JP2008017243A - 電子部品 - Google Patents
電子部品 Download PDFInfo
- Publication number
- JP2008017243A JP2008017243A JP2006187394A JP2006187394A JP2008017243A JP 2008017243 A JP2008017243 A JP 2008017243A JP 2006187394 A JP2006187394 A JP 2006187394A JP 2006187394 A JP2006187394 A JP 2006187394A JP 2008017243 A JP2008017243 A JP 2008017243A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- inductor
- holes
- electronic component
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
【課題】スルーホールを用いて構成されたインダクタを含む共振器を備えた電子部品において、特性の変化や外面の変形が生じることを防止する。
【解決手段】電子部品51は、積層基板70と、積層基板70内に設けられた共振器を備えている。共振器はインダタク60を有している。電子部品51は、更に、緩衝用導体層95およびキャパシタ用導体層93を備えている。インダタク60は、積層基板70内に設けられスルーホールによって構成され、このスルーホールの中心軸方向に延びている。緩衝用導体層95は、スルーホールの中心軸方向におけるインダタク60の一端部に接続されている。キャパシタ用導体層93は、緩衝用導体層95に対向するように配置されている。緩衝用導体層95とキャパシタ用導体層93は、複数のスルーホール90によって複数箇所で接続されている。
【選択図】図3
【解決手段】電子部品51は、積層基板70と、積層基板70内に設けられた共振器を備えている。共振器はインダタク60を有している。電子部品51は、更に、緩衝用導体層95およびキャパシタ用導体層93を備えている。インダタク60は、積層基板70内に設けられスルーホールによって構成され、このスルーホールの中心軸方向に延びている。緩衝用導体層95は、スルーホールの中心軸方向におけるインダタク60の一端部に接続されている。キャパシタ用導体層93は、緩衝用導体層95に対向するように配置されている。緩衝用導体層95とキャパシタ用導体層93は、複数のスルーホール90によって複数箇所で接続されている。
【選択図】図3
Description
本発明は、共振器を備えた電子部品に関する。
ブルートゥース規格の通信装置や無線LAN(ローカルエリアネットワーク)用の通信装置では、小型化、薄型化の要求が強いことから、それに用いられる電子部品の小型化、薄型化が要求されている。上記通信装置における電子部品の一つに、受信信号を濾波するバンドパスフィルタがある。このバンドパスフィルタにおいても、小型化、薄型化が要求されている。そこで、上記の通信装置における使用周波数帯域に対応でき、且つ小型化、薄型化を実現可能なバンドパスフィルタとして、例えば特許文献1に示されるように、積層基板における導体層を用いて構成された複数の共振器を備えた積層型のフィルタが提案されている。このフィルタにおいて、隣接する共振器同士は電磁界結合している。特許文献1に記載されたフィルタでは、3本の共振用電極が、同じ誘電体層上に並べて配置されている。
特許文献1に記載されているような導体層を用いて構成された共振器を備えた積層型のフィルタでは、フィルタのQを大きくするためには、共振器を構成する導体層の表面積を大きくして、共振器のQを大きくすることが有効である。しかし、フィルタの小型化、薄型化を図る場合には、共振器を構成する導体層の表面積を大きくすることによってフィルタのQを大きくすることは難しい。また、この積層型のフィルタでは、共振器とグランド用の導体層が比較的近接した状態で配置されため、これらの間に発生する浮遊容量によって共振器のQが低下するという問題点もある。
一方、特許文献2ないし4には、積層基板に設けられたビアホールによってインダクタを形成した積層型LCフィルタが記載されている。特許文献2に記載されているように、ビアホールによってインダクタを形成することにより、インダクタのQを大きくして、LCフィルタのQを大きくすることが可能である。
以下、特許文献2ないし4に記載されているような、積層基板に設けられたビアホールによって形成されたインダクタを含む電子部品における問題点について説明する。この電子部品における積層基板は、ビアホールや導体層が形成された複数の誘電体層が積層されて構成される。この積層基板において、ビアホールによって形成されたインダクタの端部には、例えば、キャパシタを形成するための導体層や、積層基板の外面またはその近傍に配置されたグランド用の導体層が接続される。ところで、誘電体層を構成する誘電体材料とビアホールを構成する導電材料とでは、積層基板を製造する際の焼成時における収縮率が異なる場合が多い。そのため、ビアホールによって形成されたインダクタを含む積層基板では、ビアホールによって形成されたインダクタの端部が位置する誘電体層の面において、インダクタの端部が、その周辺よりも突出したり凹んだりする変形が発生しやすい。
このように、インダクタの端部が位置する誘電体層の面において変形が発生すると、インダクタの端部に接続された導体層も変形する。インダクタの端部に、キャパシタを形成するための導体層が接続されている場合には、この導体層が変形すると、キャパシタのキャパシタンスが変化して、電子部品の特性が変化してしまう。インダクタの端部に、グランド用の導体層が接続されている場合には、この導体層が変形すると、積層基板の外面も変形して、電子部品の実装に支障をきたすおそれがある。
本発明はかかる問題点に鑑みてなされたもので、その目的は、スルーホールを用いて構成されたインダクタを含む共振器を備えた電子部品であって、特性の変化や外面の変形が生じることを防止できるようにした電子部品を提供することにある。
本発明の電子部品は、積層された複数の誘電体層を含む積層基板と、積層基板内に設けられた1以上の共振器とを備えている。1以上の共振器は、積層基板内に設けられた1以上の第1のスルーホールを有して第1のスルーホールの中心軸方向に延びるスルーホール型インダクタを含んでいる。電子部品は、更に、積層基板内に設けられ、第1のスルーホールの中心軸方向におけるスルーホール型インダクタの端部に接続された第1の導体層と、積層基板内において、スルーホール型インダクタとの間に第1の導体層を挟み、第1の導体層に対して間隔を開けて対向するように配置された第2の導体層と、第1の導体層と第2の導体層とを複数箇所で接続する複数の第2のスルーホールとを備えている。全ての第2のスルーホールの中心軸は、第1のスルーホールの中心軸の延長線上から外れた位置に配置されている。
本発明の電子部品では、複数の第2のスルーホールによって第1の導体層と第2の導体層とが複数箇所で接続され、且つ全ての第2のスルーホールの中心軸が第1のスルーホールの中心軸の延長線上から外れた位置に配置されている。そのため、本発明では、スルーホール型インダクタの端部に接続された第1の導体層がスルーホール型インダクタに起因して変形しても、第2の導体層が変形することは防止される。
本発明の電子部品において、第2の導体層は、キャパシタを形成するための導体層であってもよいし、グランドに接続される導体層であってもよい。
また、本発明の電子部品において、1以上の共振器はバンドパスフィルタの機能を実現していてもよい。
本発明の電子部品では、複数の第2のスルーホールによって第1の導体層と第2の導体層とが複数箇所で接続され、且つ全ての第2のスルーホールの中心軸が第1のスルーホールの中心軸の延長線上から外れた位置に配置されている。そのため、本発明では、スルーホール型インダクタの端部に接続された第1の導体層がスルーホール型インダクタに起因して変形しても、第2の導体層が変形することは防止される。従って、本発明によれば、スルーホールを用いて構成されたインダクタを含む共振器を備えた電子部品において、特性の変化や外面の変形が生じることを防止することができるという効果を奏する。
[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図4を参照して、本発明の第1の実施の形態に係る電子部品の回路構成について説明する。図4に示したように、本実施の形態に係る電子部品51は、入出力端子52と、共振器53とを備えている。共振器53は、インダクタ60とキャパシタ54とを有している。インダクタ60の一端とキャパシタ54の一端は、入出力端子52に接続されている。インダクタ60の他端とキャパシタ54の他端はグランドに接続されている。共振器53は、1/4波長共振器として機能する。
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図4を参照して、本発明の第1の実施の形態に係る電子部品の回路構成について説明する。図4に示したように、本実施の形態に係る電子部品51は、入出力端子52と、共振器53とを備えている。共振器53は、インダクタ60とキャパシタ54とを有している。インダクタ60の一端とキャパシタ54の一端は、入出力端子52に接続されている。インダクタ60の他端とキャパシタ54の他端はグランドに接続されている。共振器53は、1/4波長共振器として機能する。
本実施の形態に係る電子部品51は、入出力端子52を信号線路に接続すると、バンドパスフィルタとして機能する。インダクタ60の一端とグランドとの間にキャパシタ54を設けることにより、インダクタ60における電磁波の進行方向における長さを、バンドパスフィルタが通過させる信号の波長の1/4よりも短くすることができる。
次に、図1ないし図3を参照して、電子部品51の構造の概略について説明する。図1は、電子部品51の主要部分を示す斜視図である。図2は、電子部品51の外観を示す斜視図である。図3は、図2に示した電子部品1のA−A線断面図である。
電子部品51は、電子部品51の構成要素を一体化するための積層基板70を備えている。後で詳しく説明するが、積層基板70は、積層された複数の誘電体層と複数の導体層とを含んでいる。また、インダクタ60は、積層基板70内に設けられた1以上のスルーホールを用いて構成されている。インダクタ60は、本発明におけるスルーホール型インダクタに対応する。キャパシタ54は、積層基板70内の導体層と誘電体層を用いて構成されている。
図2に示したように、積層基板70は、上面と、底面と、4つの側面を有する直方体形状をなしている。積層基板70における互いに平行な2つの側面には、それぞれ、グランドに接続されるグランド用端子73,74が設けられている。積層基板70における他の2つの側面のうちの一方には入出力端子72が設けられている。入出力端子72は図4における入出力端子52に対応する。入出力端子72はインダクタ60に接続される。グランド用端子73,74は、キャパシタ54を介してインダクタ60の一端に接続されると共に、インダクタ60の他端に接続される。
次に、図5および図6を参照して、積層基板70における誘電体層と導体層について詳しく説明する。図5において(a)〜(c)は、それぞれ、上から1層目ないし3層目の誘電体層の上面を示している。図6において(a)〜(c)は、それぞれ、上から4層目ないし6層目の誘電体層の上面を示している。
図5(a)に示した1層目の誘電体層81の上面には導体層は形成されていない。図5(b)に示した2層目の誘電体層82の上面には、グランドに接続されるグランド用導体層92が形成されている。この導体層92は、グランド用端子73,74に接続される。
図5(c)に示した3層目の誘電体層83の上面には、キャパシタ用導体層93が形成されている。この導体層93は、入出力端子72に接続される。また、導体層93は、誘電体層82を介して導体層92に対向している。これら導体層92,93および誘電体層82は、図4におけるキャパシタ54を構成している。また、誘電体層83には、導体層93に接続された4つのスルーホール90が形成されている。4つのスルーホール90は、仮想の長方形の各頂点の位置に配置されている。
図6(a)に示した4層目の誘電体層84の上面には、緩衝用導体層95が形成されている。導体層95には、4つのスルーホール90が接続されている。また、誘電体層84には、導体層95に接続されたスルーホール61が形成されている。スルーホール61は、その中心軸の延長線が、前述の4つのスルーホール90の位置を規定した仮想の長方形の中心を通るような位置に配置されている。
図6(b)に示した5層目の誘電体層85には、スルーホール61に接続されたスルーホール62が形成されている。なお、誘電体層85は、同様の構成の複数の誘電体層が積層されて構成されていてもよい。スルーホール61,62は、直列に接続されて、インダクタ60を構成している。スルーホール61,62の各中心軸は、同一直線上に配置されている。
図6(c)に示した6層目の誘電体層86の上面には、グランドに接続されるグランド用導体層96が形成されている。この導体層96には、スルーホール62が接続されている。また、導体層96は、グランド用端子73,74に接続される。
上述の1層目ないし6層目の誘電体層81〜86および導体層が積層されて積層体が形成される。図2に示した端子72〜74は、この積層体の外周面に形成される。導体層92,96およびグランド用端子73,74は、電磁気的なシールドとして機能する。
なお、本実施の形態において、積層基板70としては、誘電体層の材料として樹脂、セラミック、あるいは両者を複合した材料を用いたもの等、種々のものを用いることができる。しかし、積層基板70としては、特に、高周波特性に優れた低温同時焼成セラミック多層基板を用いることが好ましい。
以上説明したように、本実施の形態に係る電子部品51は、積層された複数の誘電体層を含む積層基板70と、積層基板70内に設けられた共振器53とを備えている。共振器53は、インダクタ60とキャパシタ54とを有している。インダクタ60は、積層基板70内に設けられたスルーホール61,62を有し、スルーホール61,62の中心軸方向に延びている。スルーホール61,62は、本発明における第1のスルーホールに対応する。
電子部品51は、更に、それぞれ積層基板70内に設けられた緩衝用導体層95とキャパシタ用導体層93とを備えている。図1および図3に示したように、緩衝用導体層95は、スルーホール61,62の中心軸方向におけるインダクタ60の一端部に接続されている。キャパシタ用導体層93は、積層基板70内において、インダクタ60との間に緩衝用導体層95を挟み、緩衝用導体層95に対して間隔を開けて対向するように配置されている。
電子部品51は、更に、緩衝用導体層95とキャパシタ用導体層93とを複数箇所で接続する複数のスルーホール90を備えている。全てのスルーホール90の中心軸は、スルーホール61,62の中心軸の延長線上から外れた位置に配置されている。緩衝用導体層95は、本発明における第1の導体層に対応する。キャパシタ用導体層93は、キャパシタ54を形成するための導体層であり、本発明における第2の導体層に対応する。スルーホール90は、本発明における第2のスルーホールに対応する。
ここで、図7および図8を参照して、本実施の形態に係る電子部品51の効果について説明する。まず、比較例の電子部品について説明する。図7は、比較例の電子部品の主要部分を示している。比較例の電子部品では、本実施の形態における緩衝用導体層95およびスルーホール90は設けられておらず、インダクタ60の一端部に直接、キャパシタ用導体層93が接続されている。
図7に示した例では、誘電体層を構成する誘電体材料とスルーホールを構成する導電材料の、積層基板の製造時における収縮率の相違に起因して、インダクタ60の一端部が位置する誘電体層の面において、インダクタ60の一端部が、その周辺よりも突出している。また、その結果、キャパシタ用導体層93のうち、インダクタ60の一端部の上方に配置された部分が押し上げられて、キャパシタ用導体層93が変形している。このようにキャパシタ用導体層93が変形すると、キャパシタ用導体層93とグランド用導体層92との間の距離が部分的に変化する。その結果、導体層92,93によって形成されるキャパシタ54のキャパシタンスが変化し、電子部品51の特性も変化する。
なお、図示しないが、インダクタ60の一端部が位置する誘電体層の面において、インダクタ60の一端部が、その周辺よりも凹み、その結果、キャパシタ用導体層93が変形する場合もある。この場合にも、導体層92,93によって形成されるキャパシタ54のキャパシタンスが変化し、電子部品51の特性も変化する。
図8は、本実施の形態に係る電子部品51の主要部分を示している。本実施の形態では、インダクタ60の一端部には、キャパシタ用導体層93が直接、接続されておらず、代わりに、緩衝用導体層95が接続されている。そして、複数のスルーホール90によって緩衝用導体層95とキャパシタ用導体層93とが複数箇所で接続されている。また、全てのスルーホール90の中心軸は、インダクタ60を構成するスルーホール61,62の中心軸の延長線上から外れた位置に配置されている。
図8に示した例では、誘電体層を構成する誘電体材料とスルーホールを構成する導電材料の、積層基板70の製造時における収縮率の相違に起因して、インダクタ60の一端部が位置する誘電体層の面において、インダクタ60の一端部が、その周辺よりも突出している。また、その結果、緩衝用導体層95のうち、インダクタ60の一端部の上方に配置された部分が押し上げられて、緩衝用導体層95が変形している。本実施の形態では、図8に示したように緩衝用導体層95が変形しても、その変形は、緩衝用導体層95とキャパシタ用導体層93との間の誘電体層83が収縮することによって吸収され、キャパシタ用導体層93には伝わりにくい。
特に、誘電体層を構成する誘電体材料がセラミックを含み、スルーホールを構成する導電材料が銀を含む場合には、銀が誘電体層を構成するセラミックの粒界に拡散して、誘電体層の焼結を促進する。そのため、この場合には、特に、誘電体層83のうち、インダクタ60の一端部の近傍の部分において、焼結が促進されて収縮が進み、上述の緩衝用導体層95の変形を誘電体層83によって吸収することができる。
また、インダクタ60の一端部が位置する誘電体層の面において、インダクタ60の一端部が、その周辺よりも突出するということは、スルーホールよりも誘電体層の方が多く収縮するということである。この場合、複数のスルーホール90の長さは、その周囲の誘電体層83の厚みよりも若干大きくなる。そのため、この場合には、誘電体層83によって緩衝用導体層95の変形を吸収しきれずに、誘電体層83のうち、インダクタ60の一端部の上方に配置された部分がキャパシタ用導体層93を若干押し上げたとしても、複数のスルーホール90もキャパシタ用導体層93を若干押し上げるため、キャパシタ用導体層93における凹凸の発生が抑制される。
なお、図示しないが、本実施の形態においてインダクタ60の一端部が位置する誘電体層の面において、インダクタ60の一端部が、その周辺よりも凹む場合には、緩衝用導体層95が変形しても、緩衝用導体層95の下の誘電体層84の上面はほぼ平坦である。そのため、この場合には、誘電体層83の上面もほぼ平坦になり、キャパシタ用導体層93が変形することは防止される。
以上のことから、本実施の形態によれば、インダクタ60に起因してキャパシタ用導体層93が変形することを防止することができる。その結果、本実施の形態によれば、導体層92,93によって形成されるキャパシタ54のキャパシタンスの変化や電子部品51の特性の変化を防止することができる。
[第2の実施の形態]
次に、図9および図10を参照して、本発明の第2の実施の形態に係る電子部品について説明する。図9は、本実施の形態に係る電子部品51の断面図である。図10は、本実施の形態における積層基板の6層目および7層目の誘電体層の上面を示す説明図である。
次に、図9および図10を参照して、本発明の第2の実施の形態に係る電子部品について説明する。図9は、本実施の形態に係る電子部品51の断面図である。図10は、本実施の形態における積層基板の6層目および7層目の誘電体層の上面を示す説明図である。
始めに、図10を参照して、本実施の形態における積層基板70の構成について説明する。本実施の形態における積層基板70の1層目ないし5層目の誘電体層の構成は、図5(a)〜(c)および図6(a),(b)に示した第1の実施の形態における1層目ないし5層目の誘電体層の構成と同じである。
図10(a)に示した6層目の誘電体層186の上面には、緩衝用導体層196が形成されている。この導体層196には、図6(b)に示した5層目の誘電体層85に形成されたスルーホール62が接続されている。また、誘電体層186には、導体層196に接続された4つのスルーホール190が形成されている。4つのスルーホール190は、仮想の長方形の各頂点の位置に配置されている。また、4つのスルーホール190は、スルーホール62の中心軸の延長線が、4つのスルーホール190の位置を規定した仮想の長方形の中心を通るような位置に配置されている。
図10(b)に示した7層目の誘電体層187の上面には、グランドに接続されるグランド用導体層197が形成されている。この導体層197には、4つのスルーホール190が接続されている。また、導体層197は、グランド用端子73,74に接続される。
上述の1層目ないし7層目の誘電体層81〜85,186,187および導体層が積層されて積層体が形成される。図2に示した端子72〜74は、この積層体の外周面に形成される。導体層92,197およびグランド用端子73,74は、電磁気的なシールドとして機能する。
図9は、図3と同様の断面を表している。図9に示したように、本実施の形態に係る電子部品51は、第1の実施の形態における緩衝用導体層95および4つのスルーホール90の他に、緩衝用導体層196および4つのスルーホール190を備えている。緩衝用導体層196は、スルーホール61,62の中心軸方向におけるインダクタ60の他端部に接続されている。グランド用導体層197は、積層基板70内において、インダクタ60との間に緩衝用導体層196を挟み、緩衝用導体層196に対して間隔を開けて対向するように配置されている。4つのスルーホール190は、緩衝用導体層196とグランド用導体層197とを複数箇所で接続している。全てのスルーホール190の中心軸は、スルーホール61,62の中心軸の延長線上から外れた位置に配置されている。緩衝用導体層196は、本発明における第1の導体層に対応する。グランド用導体層197は、グランドに接続される導体層であり、本発明における第2の導体層に対応する。スルーホール190は、本発明における第2のスルーホールに対応する。
緩衝用導体層196およびスルーホール190の作用は、第1の実施の形態で説明した緩衝用導体層95およびスルーホール90の作用と同様である。すなわち、本実施の形態では、積層基板70の製造時に、インダクタ60の他端部に接続された緩衝用導体層196が変形しても、その変形はグランド用導体層197には伝わりにくい。そのため、本実施の形態によれば、グランド用導体層197が変形することを防止することができる。その結果、本実施の形態によれば、グランド用導体層197が変形することによって積層基板70の外面(底面)が変形することを防止することができる。また、本実施の形態によれば、積層基板70の外面(底面)の変形が電子部品51の実装に支障をきたすことを防止することができる。
本実施の形態におけるその他の構成、作用および効果は、第1の実施の形態と同様である。
[第3の実施の形態]
次に、本発明の第3の実施の形態に係る電子部品について説明する。始めに、図14を参照して、本実施の形態に係る電子部品の回路構成について説明する。本実施の形態に係る電子部品1は、バンドパスフィルタの機能を有している。図14に示したように、電子部品1は、入力端子2と、出力端子3と、3つの共振器4,5,6と、キャパシタ17〜19とを備えている。
次に、本発明の第3の実施の形態に係る電子部品について説明する。始めに、図14を参照して、本実施の形態に係る電子部品の回路構成について説明する。本実施の形態に係る電子部品1は、バンドパスフィルタの機能を有している。図14に示したように、電子部品1は、入力端子2と、出力端子3と、3つの共振器4,5,6と、キャパシタ17〜19とを備えている。
共振器4は、インダクタ11とキャパシタ14とを有している。共振器5は、インダクタ12とキャパシタ15とを有している。共振器6は、インダクタ13とキャパシタ16とを有している。共振器5は、共振器4と共振器6との間に配置されている。また、インダクタ12は、インダクタ11とインダクタ13との間に配置されている。インダクタ11,12は隣接し、電磁界結合している。インダクタ12,13も隣接し、電磁界結合している。
インダクタ11の一端とキャパシタ14,17,19の各一端は、入力端子2に接続されている。インダクタ11の他端とキャパシタ14の他端はグランドに接続されている。インダクタ12の一端とキャパシタ15,18の各一端は、キャパシタ17の他端に接続されている。インダクタ12の他端とキャパシタ15の他端はグランドに接続されている。インダクタ13の一端、キャパシタ16の一端、キャパシタ19の他端および出力端子3は、キャパシタ18の他端に接続されている。インダクタ13の他端とキャパシタ16の他端はグランドに接続されている。
共振器4,5,6は、回路構成上、入力端子2と出力端子3との間に設けられ、バンドパスフィルタの機能を実現する。共振器4,5,6はいずれも、一端が開放され、他端が短絡された1/4波長共振器である。
本実施の形態に係る電子部品1では、入力端子2に信号が入力されると、そのうちの所定の周波数帯域内の周波数の信号が選択的に、共振器4,5,6を用いて構成されたバンドパスフィルタを通過し、出力端子3から出力される。
次に、図11および図12を参照して、電子部品1の構造の概略について説明する。図11は、電子部品1の主要部分を示す斜視図である。図12は、電子部品1の外観を示す斜視図である。
電子部品1は、電子部品1の構成要素を一体化するための積層基板20を備えている。後で詳しく説明するが、積層基板20は、積層された複数の誘電体層と複数の導体層とを含んでいる。インダクタ11,13は、積層基板20内の1つ以上の導体層を用いて構成されている。インダクタ12は、積層基板20内に設けられた1つ以上のスルーホールを用いて構成されている。インダクタ12は、本発明におけるスルーホール型インダクタに対応する。キャパシタ14〜19は、積層基板20内の導体層と誘電体層を用いて構成されている。
図12に示したように、積層基板20は、上面と、底面と、4つの側面を有する直方体形状をなしている。積層基板20における互いに平行な2つの側面には、それぞれ、入力端子22、出力端子23が設けられている。入力端子22は図14における入力端子2に対応し、出力端子23は図14における出力端子3に対応する。積層基板20における他の2つの側面には、それぞれ、グランドに接続されるグランド用端子24,25が設けられている。
次に、図15ないし図18を参照して、積層基板20における誘電体層と導体層について詳しく説明する。図15において(a)〜(d)は、それぞれ、上から1層目ないし4層目の誘電体層の上面を示している。図16において(a)〜(c)は、それぞれ、上から5層目ないし7層目の誘電体層の上面を示している。図17において(a)〜(c)は、それぞれ、上から8層目ないし10層目の誘電体層の上面を示している。図18において(a)〜(c)は、それぞれ、上から11層目ないし13層目の誘電体層の上面を示している。
図15(a)に示した1層目の誘電体層31の上面には導体層は形成されていない。図15(b)に示した2層目の誘電体層32の上面には、グランドに接続されるグランド用導体層321が形成されている。この導体層321は、グランド用端子24,25に接続される。
図15(c)に示した3層目の誘電体層33の上面には、矩形のキャパシタ用導体層331が形成されている。この導体層331は、誘電体層32を介して導体層321に対向している。これら導体層321,331および誘電体層32は、図14におけるキャパシタ15を構成している。また、誘電体層33には、導体層331に接続された4つのスルーホール330が形成されている。4つのスルーホール330は、導体層331における四隅に配置されている。
図15(d)に示した4層目の誘電体層34の上面には、緩衝用導体層341が形成されている。また、誘電体層34には、導体層341に接続された4つのスルーホール121A,121B,121C,342が形成されている。スルーホール121A,121B,121C,342は、一方向に並べて配列されている。前述の4つのスルーホール330の中心軸は、スルーホール121A,121B,121C,342の中心軸の延長線上から外れた位置に配置されている。
図16(a)に示した5層目の誘電体層35の上面には、キャパシタ用導体層351が形成されている。この導体層351には、スルーホール342が接続されている。また、誘電体層35には、それぞれスルーホール121A,121B,121Cに接続されたスルーホール122A,122B,122Cが形成されている。
図16(b)に示した6層目の誘電体層36の上面には、キャパシタ用導体層361,362が形成されている。この導体層361,362は、グランド用端子24に接続される。また、誘電体層36には、それぞれスルーホール122A,122B,122Cに接続されたスルーホール123A,123B,123Cが形成されている。
図16(c)に示した7層目の誘電体層37の上面には、インダクタ用導体層111,131が形成されている。導体層111は、一方向に長い本体部111aと、本体部111aにおける一端部近傍から側方に延びる接続部111bと、本体部111aにおける一端部近傍から接続部111bとは反対側に突出する突出部111cとを有している。本体部111aの他端部はグランド用端子25に接続される。接続部111bは入力端子22に接続される。導体層131は、一方向に長い本体部131aと、本体部131aにおける一端部近傍から側方に延びる接続部131bと、本体部131aにおける一端部近傍から接続部131bとは反対側に突出する突出部131cとを有している。本体部131aの他端部はグランド用端子25に接続される。接続部131bは出力端子23に接続される。突出部111cの端部と突出部131cの端部は対向するように配置されている。
また、誘電体層37には、本体部111aにおける一端部近傍に接続されたスルーホール371と、本体部131aにおける一端部近傍に接続されたスルーホール372が形成されている。誘電体層37には、更に、それぞれスルーホール123A,123B,123Cに接続されたスルーホール124A,124B,124Cが形成されている。
図16(a)に示した導体層351は、誘電体層35,36を介して突出部111c,131cに対向している。導体層351、突出部111cおよび誘電体層35,36は、図14におけるキャパシタ17を構成している。また、導体層351、突出部131cおよび誘電体層35,36は、図14におけるキャパシタ18を構成している。
また、図16(b)に示した導体層361は、誘電体層36を介して本体部111aにおける一端部近傍に対向している。導体層361、本体部111aおよび誘電体層36は、図14におけるキャパシタ14の一部を構成している。また、図16(b)に示した導体層362は、誘電体層36を介して本体部131aにおける一端部近傍に対向している。導体層362、本体部131aおよび誘電体層36は、図14におけるキャパシタ16の一部を構成している。
図17(a)に示した8層目の誘電体層38の上面には、インダクタ用導体層112,132が形成されている。導体層112は、一方向に長い本体部112aと、本体部112aにおける一端部近傍から側方に延びる接続部112bと、本体部112aにおける一端部近傍から接続部112bとは反対側に突出する突出部112cとを有している。本体部112aの他端部はグランド用端子25に接続される。接続部112bは入力端子22に接続される。導体層132は、一方向に長い本体部132aと、本体部132aにおける一端部近傍から側方に延びる接続部132bと、本体部132aにおける一端部近傍から接続部132bとは反対側に突出する突出部132cとを有している。本体部132aの他端部はグランド用端子25に接続される。接続部132bは出力端子23に接続される。突出部112cの端部と突出部132cの端部は対向するように配置されている。
また、誘電体層38には、本体部112aにおける一端部近傍に接続されたスルーホール381と、本体部132aにおける一端部近傍に接続されたスルーホール382が形成されている。誘電体層38には、更に、それぞれスルーホール124A,124B,124Cに接続されたスルーホール125A,125B,125Cが形成されている。
図17(b)に示した9層目の誘電体層39の上面には、インダクタ用導体層113,133が形成されている。導体層113は、一方向に長い本体部113aと、本体部113aにおける一端部近傍から側方に延びる接続部113bと、本体部113aにおける一端部近傍から接続部113bとは反対側に突出する突出部113cとを有している。本体部113aの他端部はグランド用端子25に接続される。接続部113bは入力端子22に接続される。導体層133は、一方向に長い本体部133aと、本体部133aにおける一端部近傍から側方に延びる接続部133bと、本体部133aにおける一端部近傍から接続部133bとは反対側に突出する突出部133cとを有している。本体部133aの他端部はグランド用端子25に接続される。接続部133bは出力端子23に接続される。突出部113cの端部と突出部133cの端部は対向するように配置されている。
また、誘電体層38には、それぞれスルーホール125A,125B,125Cに接続されたスルーホール126A,126B,126Cが形成されている。
インダクタ用導体層111,112,113は、スルーホール371,381によって接続されて、図14に示したインダクタ11を構成する。インダクタ用導体層131,132,133は、スルーホール372,382によって接続されて、図14に示したインダクタ13を構成する。
図17(c)に示した10層目の誘電体層40の上面には、キャパシタ用導体層401が形成されている。この導体層401は、誘電体層39を介して導体層113の突出部113cおよび導体層133の突出部133cに対向している。これら突出部113c,133c、導体層401および誘電体層39は、図14におけるキャパシタ19を構成している。また、誘電体層40には、それぞれスルーホール126A,126B,126Cに接続されたスルーホール127A,127B,127Cが形成されている。
図18(a)に示した11層目の誘電体層41の上面には、キャパシタ用導体層411,412が形成されている。この導体層411,412は、グランド用端子24に接続される。導体層411は、誘電体層39,40を介して本体部113aにおける一端部近傍に対向している。導体層411、本体部113aおよび誘電体層39,40は、図14におけるキャパシタ14の他の一部を構成している。また、導体層412は、誘電体層39,40を介して本体部133aにおける一端部近傍に対向している。導体層412、本体部133aおよび誘電体層39,40は、図14におけるキャパシタ16の他の一部を構成している。また、誘電体層41には、それぞれスルーホール127A,127B,127Cに接続されたスルーホール128A,128B,128Cが形成されている。
図18(b)に示した12層目の誘電体層42には、それぞれスルーホール128A,128B,128Cに接続されたスルーホール129A,129B,129Cが形成されている。なお、誘電体層42は、同様の構成の複数の誘電体層が積層されて構成されていてもよい。
図18(c)に示した13層目の誘電体層43の上面には、グランドに接続されるグランド用導体層431が形成されている。この導体層431は、グランド用端子24,25に接続される。また、導体層431には、スルーホール129A,129B,129Cが接続されている。
上述の1層目ないし13層目の誘電体層31〜43および導体層が積層されて積層体が形成される。図12に示した端子22〜25は、この積層体の外周面に形成される。導体層321,431およびグランド用端子24,25は、電磁気的なシールドとして機能する。
スルーホール121A,122A,123A,124A,125A,126A,127A,128A,129Aは、直列に接続されて、図11に示した1つのスルーホール列12Aを形成している。同様に、スルーホール121B,122B,123B,124B,125B,126B,127B,128B,129Bは、直列に接続されて、図11に示した1つのスルーホール列12Bを形成している。また、スルーホール121C,122C,123C,124C,125C,126C,127C,128C,129C、直列に接続されて、図11に示した1つのスルーホール列12Cを形成している。
スルーホール列12A,12B,12Cの各一端部は、導体層341によって接続されている。スルーホール列12A,12B,12Cの各他端部は、導体層431によって接続されている。従って、スルーホール列12A,12B,12Cは、互いに並列に接続されている。インダクタ12は、このように並列に接続されたスルーホール列12A,12B,12Cによって構成されている。スルーホール列12A,12B,12Cは、誘電体層の積層方向に直交する一方向に並べて配置されている。
スルーホール列12A,12B,12Cを構成する複数のスルーホールの径(直径)は等しい。このスルーホールの径は、50〜200μmの範囲内であることが好ましい。スルーホールの径が50μmよりも小さいと、後述するインダクタ12のQを大きくすることができるという効果が小さくなる。また、スルーホールの径が200μmを超えると、積層基板20にクラックが発生するおそれがある。
スルーホール列12A,12B,12Cを構成する複数のスルーホールのうち、同じ誘電体層に形成されて隣接する2つのスルーホールの間隔は、スルーホールの径と等しいか、スルーホールの径に近いことが好ましい。
なお、本実施の形態において、積層基板20としては、誘電体層の材料として樹脂、セラミック、あるいは両者を複合した材料を用いたもの等、種々のものを用いることができる。しかし、積層基板20としては、特に、高周波特性に優れた低温同時焼成セラミック多層基板を用いることが好ましい。
次に、図11および図13を参照して、インダクタ11,12,13の構成と位置関係について詳しく説明する。図13は、電子部品1の断面図である。インダクタ12は、インダクタ11とインダクタ13の間に配置されている。インダクタ11は、積層基板20内において誘電体層の面に沿って設けられた導体層111,112,113を用いて構成されている。インダクタ12は、並列に接続されたスルーホール列12A,12B,12Cによって構成されている。スルーホール列12A,12B,12Cは、それぞれ、積層基板20内に設けられた複数のスルーホールを有している。インダクタ13は、積層基板20内において誘電体層の面に沿って設けられた導体層131,132,133を用いて構成されている。
インダクタ11における電磁波の進行方向は、導体層111,112,113の長手方向であり、これは、導体層111,112,113の面に平行な方向であり、誘電体層の積層方向に直交する方向である。インダクタ12における電磁波の進行方向は、インダクタ12を構成するスルーホールの中心軸方向、すなわち誘電体層の積層方向である。インダクタ13における電磁波の進行方向は、導体層131,132,133の長手方向であり、これは、導体層131,132,133の面に平行な方向であり、誘電体層の積層方向に直交する方向である。
本実施の形態では、インダクタ11,12,13は、インダクタ11における電磁波の進行方向とインダクタ12における電磁波の進行方向が非平行になり、インダクタ12における電磁波の進行方向とインダクタ13における電磁波の進行方向が非平行になるように配置されている。本実施の形態では、特に、インダクタ11における電磁波の進行方向とインダクタ13における電磁波の進行方向は平行であり、インダクタ12における電磁波の進行方向は、インダクタ11,13における電磁波の進行方向に対して垂直な方向になっている。
本実施の形態によれば、3つのインダクタにおける電磁波の進行方向が平行になっている場合に比べて、隣接するインダクタ11,12の結合、および隣接するインダクタ12,13の結合が弱くなる。そのため、本実施の形態によれば、電子部品1の小型化に伴って、隣接するインダクタ間の結合が強くなりすぎることを防止することができる。本実施の形態では、特に、インダクタ12における電磁波の進行方向は、インダクタ11,13における電磁波の進行方向に対して垂直な方向になっている。この場合には、特に上述の効果が顕著になる。
ところで、一般に、それぞれ導体層を用いて構成されたインダクタを有する3つの共振器を備え、バンドパスフィルタの機能を実現する電子部品では、3つの共振器のうちの真中に配置された共振器は他の2つの共振器に比べて、共振器のQが小さくなりやすい。これは、真中に配置された共振器におけるインダクタは、他の2つの共振器におけるインダクタに比べて、グランドに接続される導体層との間で浮遊容量を発生させやすいためである。
これに対し、本実施の形態では、3つの共振器4,5,6のうちの真中に配置された共振器5は、スルーホールを用いて構成されたインダクタ12を有している。スルーホールの面は、グランドに接続される導体層の面に平行にはならず、グランドに接続される導体層の面に平行な仮想の面に対して直交する。そのため、インダクタ12は、グランドに接続される導体層との間で浮遊容量を発生させにくい。更に、スルーホールを用いて構成されたインダクタ12では、導体層を用いて構成されたインダクタに比べて、表面積を大きくすることが可能である。これらのことから、本実施の形態によれば、インダクタ12のQを大きくすることができ、その結果、共振器5のQを大きくすることができる。これにより、本実施の形態によれば、電子部品1が実現するバンドパスフィルタのQも大きくすることができる。
本実施の形態に係る電子部品1は、それぞれ積層基板20内に設けられた緩衝用導体層341とキャパシタ用導体層331とを備えている。図13に示したように、緩衝用導体層341は、インダクタ12を構成するスルーホールの中心軸方向におけるインダクタ12の一端部に接続されている。キャパシタ用導体層331は、積層基板20内において、インダクタ12との間に緩衝用導体層341を挟み、緩衝用導体層341に対して間隔を開けて対向するように配置されている。
電子部品1は、更に、緩衝用導体層341とキャパシタ用導体層331とを複数箇所で接続する複数のスルーホール330を備えている。全てのスルーホール330の中心軸は、インダクタ12を構成するスルーホールの中心軸の延長線上から外れた位置に配置されている。緩衝用導体層341は、本発明における第1の導体層に対応する。キャパシタ用導体層331は、キャパシタ15を形成するための導体層であり、本発明における第2の導体層に対応する。スルーホール330は、本発明における第2のスルーホールに対応する。
本実施の形態において、緩衝用導体層341およびスルーホール330の作用は、第1の実施の形態で説明した緩衝用導体層95およびスルーホール90の作用と同様である。すなわち、本実施の形態では、積層基板20の製造時に、インダクタ12を構成するスルーホール列12A,12B,12Cの各一端部に接続された緩衝用導体層341が変形しても、その変形はキャパシタ用導体層331には伝わりにくい。そのため、本実施の形態によれば、キャパシタ用導体層331が変形することを防止することができる。その結果、本実施の形態によれば、導体層321,331によって形成されるキャパシタ15のキャパシタンスの変化や電子部品1の特性の変化を防止することができる。
なお、第2の実施の形態と同様に、本実施の形態においても、インダクタ12の他端部を直接、グランド用導体層431に接続せずに、インダクタ12の他端部に接続された緩衝用導体層と、この緩衝用導体層とグランド用導体層431とを接続する複数のスルーホールとを設けてもよい。
なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、各実施の形態には、第2のスルーホールの数が4である例を示したが、第2のスルーホールは複数であればよい。
また、本発明の電子部品は、バンドパスフィルタに限らず、共振器を備えた電子部品全般に適用することができる。電子部品に含まれる共振器は、2つでもよいし、4つ以上であってもよい。
また、第3の実施の形態におけるインダクタ12は、並列に接続された複数のスルーホール列の代わりに、1つのスルーホールまたは1つのスルーホール列を有するものであってもよいし、並列に接続された複数のスルーホールを有するものであってもよい。また、第3の実施の形態におけるインダクタ12において、並列に接続されたスルーホール列またはスルーホールの数は、2でもよいし、4以上であってもよい。
また、第3の実施の形態では、インダクタ11,13をそれぞれ3つの導体層によって構成したが、インダクタ11,13は、それぞれ、1つまたは2つの導体層によって構成してもよいし、4つ以上の導体層によって構成してもよい。
本発明の電子部品は、ブルートゥース規格の通信装置や無線LAN用の通信装置において用いられるフィルタ、特にバンドパスフィルタとして有用である。
51…電子部品、52…入出力端子、53…共振器、54…キャパシタ、60…インダクタ、61,62…スルーホール(第1のスルーホール)、70…積層基板、90…スルーホール(第2のスルーホール)、92,96…グランド用導体層、93…キャパシタ用導体層、95…緩衝用導体層。
Claims (4)
- 積層された複数の誘電体層を含む積層基板と、
前記積層基板内に設けられた1以上の共振器とを備えた電子部品であって、
前記1以上の共振器は、前記積層基板内に設けられた1以上の第1のスルーホールを有して前記第1のスルーホールの中心軸方向に延びるスルーホール型インダクタを含み、
電子部品は、更に、
前記積層基板内に設けられ、前記第1のスルーホールの中心軸方向における前記スルーホール型インダクタの端部に接続された第1の導体層と、
前記積層基板内において、前記スルーホール型インダクタとの間に前記第1の導体層を挟み、前記第1の導体層に対して間隔を開けて対向するように配置された第2の導体層と、
前記第1の導体層と第2の導体層とを複数箇所で接続する複数の第2のスルーホールとを備え、
全ての第2のスルーホールの中心軸は、前記第1のスルーホールの中心軸の延長線上から外れた位置に配置されていることを特徴とする電子部品。 - 前記第2の導体層は、キャパシタを形成するための導体層であることを特徴とする請求項1記載の電子部品。
- 前記第2の導体層は、グランドに接続される導体層であることを特徴とする請求項1記載の電子部品。
- 前記1以上の共振器はバンドパスフィルタの機能を実現することを特徴とする請求項1ないし3のいずれかに記載の電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006187394A JP2008017243A (ja) | 2006-07-07 | 2006-07-07 | 電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006187394A JP2008017243A (ja) | 2006-07-07 | 2006-07-07 | 電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008017243A true JP2008017243A (ja) | 2008-01-24 |
Family
ID=39073850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006187394A Withdrawn JP2008017243A (ja) | 2006-07-07 | 2006-07-07 | 電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008017243A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012209767A (ja) * | 2011-03-30 | 2012-10-25 | Tdk Corp | 積層型バンドパスフィルタ |
JP2013143675A (ja) * | 2012-01-11 | 2013-07-22 | Tdk Corp | 積層型バンドパスフィルタ |
CN103985946A (zh) * | 2014-05-09 | 2014-08-13 | 南京理工大学 | 一种新结构微型并联谐振器 |
JP2016019123A (ja) * | 2014-07-08 | 2016-02-01 | Tdk株式会社 | 伝送線路および電子部品 |
CN113273029A (zh) * | 2018-12-20 | 2021-08-17 | 阿维科斯公司 | 包括与至少两个过孔连接的电容器的多层滤波器 |
US11509276B2 (en) | 2018-12-20 | 2022-11-22 | KYOCERA AVX Components Corporation | Multilayer filter including a return signal reducing protrusion |
US11563414B2 (en) | 2018-12-20 | 2023-01-24 | KYOCERA AVX Components Corporation | Multilayer electronic device including a capacitor having a precisely controlled capacitive area |
US11595013B2 (en) | 2018-12-20 | 2023-02-28 | KYOCERA AVX Components Corporation | Multilayer electronic device including a high precision inductor |
-
2006
- 2006-07-07 JP JP2006187394A patent/JP2008017243A/ja not_active Withdrawn
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012209767A (ja) * | 2011-03-30 | 2012-10-25 | Tdk Corp | 積層型バンドパスフィルタ |
JP2013143675A (ja) * | 2012-01-11 | 2013-07-22 | Tdk Corp | 積層型バンドパスフィルタ |
CN103985946A (zh) * | 2014-05-09 | 2014-08-13 | 南京理工大学 | 一种新结构微型并联谐振器 |
JP2016019123A (ja) * | 2014-07-08 | 2016-02-01 | Tdk株式会社 | 伝送線路および電子部品 |
CN113273029A (zh) * | 2018-12-20 | 2021-08-17 | 阿维科斯公司 | 包括与至少两个过孔连接的电容器的多层滤波器 |
US11336249B2 (en) | 2018-12-20 | 2022-05-17 | KYOCERA AVX Components Corporation | Multilayer filter including a capacitor connected with at least two vias |
CN113273029B (zh) * | 2018-12-20 | 2022-08-02 | 京瓷Avx元器件公司 | 包括电容器的多层滤波器和形成多层滤波器的方法 |
US11509276B2 (en) | 2018-12-20 | 2022-11-22 | KYOCERA AVX Components Corporation | Multilayer filter including a return signal reducing protrusion |
US11563414B2 (en) | 2018-12-20 | 2023-01-24 | KYOCERA AVX Components Corporation | Multilayer electronic device including a capacitor having a precisely controlled capacitive area |
US11595013B2 (en) | 2018-12-20 | 2023-02-28 | KYOCERA AVX Components Corporation | Multilayer electronic device including a high precision inductor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6183456B2 (ja) | 高周波モジュール | |
JP6249020B2 (ja) | 高周波モジュール | |
JP4530181B2 (ja) | 積層型ローパスフィルタ | |
JP2008017243A (ja) | 電子部品 | |
JP6074653B2 (ja) | コモンモードノイズフィルタ | |
TWI659522B (zh) | Electronic parts | |
JP2009182376A (ja) | 積層型ローパスフィルタ | |
JP2007325047A (ja) | 電子部品 | |
JP4605404B2 (ja) | 電子部品 | |
JP5994108B2 (ja) | コモンモードノイズフィルタ | |
JP2008017242A (ja) | 電子部品 | |
WO2017188062A1 (ja) | 弾性波フィルタ装置およびマルチプレクサ | |
JP4867838B2 (ja) | 誘電体共振部品 | |
JP4415279B2 (ja) | 電子部品 | |
JP4012923B2 (ja) | 受動部品 | |
JP4636280B2 (ja) | バンドパスフィルタ | |
US20120001703A1 (en) | Electronic component | |
JPH11225033A (ja) | 積層型バンドパスフィルタ | |
JP4457362B2 (ja) | 電子部品 | |
JP4775395B2 (ja) | 積層型電子部品 | |
JP4453085B2 (ja) | 電子部品 | |
JP2023147842A (ja) | 積層型フィルタ装置 | |
JP2007208688A (ja) | リング共振器型フィルタ | |
JP2005167624A (ja) | 積層型電子部品、無線装置 | |
JP2007243797A (ja) | 平衡不平衡変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20091006 |