JP4605404B2

JP4605404B2 - 電子部品

Info

Publication number: JP4605404B2
Application number: JP2007292819A
Authority: JP
Inventors: 重光戸蒔; 識顕大塚; 好和津谷; 一成信田
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2007-11-12
Filing date: 2007-11-12
Publication date: 2011-01-05
Anticipated expiration: 2027-11-12
Also published as: JP2009124211A; CN101436694A; CN101436694B; US8120446B2; US20090121807A1

Description

本発明は、積層基板内に設けられた複数の共振器を備えた電子部品に関する。

ブルートゥース規格の通信装置や無線ＬＡＮ（ローカルエリアネットワーク）用の通信装置等の、近距離無線通信用の通信装置では、小型化、薄型化の要求が強いことから、それに用いられる電子部品の小型化、薄型化が要求されている。上記通信装置における電子部品の一つに、受信信号を濾波するバンドパスフィルタがある。このバンドパスフィルタにおいても、小型化、薄型化が要求されている。そこで、上記の通信装置における使用周波数帯域に対応でき、且つ小型化、薄型化を実現可能なバンドパスフィルタとして、例えば特許文献１ないし４に示されるように、積層基板における導体層を用いて構成された複数の共振器を備えた積層型のフィルタが提案されている。以下、共振器を構成する導体層を共振器用導体層という。

特許文献１には、少なくとも２つの共振器を備えた積層型バンドパスフィルタが記載されている。このバンドパスフィルタにおいて、各共振器は、短絡端と開放端の位置関係が互いに反対であって、積層方向に交互に配列された２種類の内部電極を有している。

特許文献２には、それぞれ複数のインダクタ用導体を有する複数個のフィルタを備えた積層型フィルタモジュールが記載されている。このモジュールにおいて、各フィルタは、インダクタ用導体を用いて構成された３つの共振器を有している。このモジュールでは、隣り合うフィルタのインダクタ用導体は、全長に渡って平行に並走する部分を有していない。

特許文献３の図７には、４つの共振器を備えたバンドパスフィルタが記載されている。このバンドパスフィルタにおいて、各共振器は、短絡端と開放端の位置関係が互いに反対であって、積層方向に交互に配列された２種類の静電容量形成電極を有している。また、特許文献３の図１には、３つの共振器Ｑ１、Ｑ２、Ｑ３を備えたバンドパスフィルタが記載されている。このバンドパスフィルタにおいて、共振器Ｑ１、Ｑ２、Ｑ３は、それぞれインダクタ用ストリップラインを有している。共振器Ｑ１、Ｑ２のインダクタ用ストリップラインはコムライン結合し、共振器Ｑ２、Ｑ３のインダクタ用ストリップラインはインターディジタル結合している。

特許文献４には、同じ誘電体層上に並べて配置された３個の共振器電極を備えた積層型バンドパスフィルタが記載されている。このバンドパスフィルタにおいて、３個の共振器電極は、コムライン型またはインターディジタル型に配置されている。

特開平９−１４８８０２号公報特開２００１−１１９２０９号公報特開２００５−１２２５８号公報特開２００５−１５９５１２号公報

一般的に、複数の共振器を備えたバンドパスフィルタでは、共振器の数を多くすると、通過帯域幅が広くなると共に減衰極が急峻になる。

ところで、複数の共振器を備えた従来の積層型のバンドパスフィルタでは、小型化、薄型化する場合には、隣接する共振器間の距離を短くせざるを得ない。すると、隣接する共振器間の誘導性結合が強くなりすぎて、所望のバンドパスフィルタの特性を実現することが困難になるという問題が発生する。具体的には、隣接する共振器間の誘導性結合が強くなりすぎると、バンドパスフィルタの通過帯域幅が広くなりすぎることになる。

積層型のバンドパスフィルタにおいて、小型化、薄型化を妨げずに、隣接する共振器間の誘導性結合を小さくするために、共振器用導体層の幅を小さくして、その分、隣接する共振器間の距離を大きくすることが考えられる。しかし、そうすると、全ての共振器のＱが小さくなるという問題が発生する。

共振器のＱを大きくするには、共振器用導体層の表面積を大きくすることが有効である。そこで、共振器のＱを低下させずに、隣接する共振器間の距離をある程度大きくするために、各共振器を、複数の共振器用導体層を用いて構成することが考えられる。この場合、特許文献１または特許文献３に記載されているように、短絡端と開放端の位置関係が互いに反対であって、積層方向に交互に配列された２種類の共振器用導体層を用いて、各共振器を構成することが考えられる。この場合、積層方向に交互に配列された２種類の共振器用導体層は、インターディジタル結合して、インダクタとキャパシタを含む共振器を構成する。

しかしながら、上述のように、インターディジタル結合する２種類の共振器用導体層を用いて全ての共振器を構成すると、隣接する共振器間の誘導性結合が強くなりすぎて、所望のバンドパスフィルタの特性を実現することが困難になるという問題が発生する。

本発明はかかる問題点に鑑みてなされたもので、その目的は、積層基板内に設けられた複数の共振器を備えた電子部品であって、全ての共振器のＱが低下することを防止しながら、小型化に伴って、隣接する共振器間の誘導性結合が強くなりすぎることを防止できるようにした電子部品を提供することにある。

本発明の電子部品は、積層された複数の誘電体層を含む積層基板と、隣接する２つの共振器同士が誘導性結合するように積層基板内に設けられた複数の共振器とを備えている。この電子部品では、複数の共振器のうちの一部の共振器のみが、それぞれ短絡端と開放端とを含むと共に短絡端と開放端の位置関係が互いに反対である第１および第２の種類の共振器用導体層を有している。第１の種類の共振器用導体層と第２の種類の共振器用導体層とは、互いに隣接するように複数の誘電体層の積層方向に配列されている。

本発明の電子部品では、複数の共振器の全てではなく複数の共振器のうちの一部の共振器のみが第１および第２の種類の共振器用導体層を有している。そのため、本発明の電子部品では、必ず、第１および第２の種類の共振器用導体層を有する共振器とそれ以外の共振器とが隣接する部分が存在する。

本発明の電子部品において、複数の共振器は、第１の共振器、第２の共振器および第３の共振器を含み、第２の共振器は、第１の共振器に隣接して第１の共振器と誘導性結合すると共に、第３の共振器に隣接して第３の共振器と誘導性結合し、第１ないし第３の共振器のうち第２の共振器のみが、第１および第２の種類の共振器用導体層を有していてもよい。

また、本発明の電子部品において、複数の共振器は、第１の共振器、第２の共振器および第３の共振器を含み、第２の共振器は、第１の共振器に隣接して第１の共振器と誘導性結合すると共に、第３の共振器に隣接して第３の共振器と誘導性結合し、第１ないし第３の共振器のうち第１および第３の共振器のみが、第１および第２の種類の共振器用導体層を有していてもよい。

また、本発明の電子部品において、複数の共振器のうち、第１および第２の種類の共振器用導体層を有する共振器以外の少なくとも１つの共振器は、積層基板内に設けられたスルーホールを用いて構成されたスルーホール型インダクタを有していてもよい。

また、本発明の電子部品において、複数の共振器は、いずれも、一端が開放され他端が短絡された１／４波長共振器であってもよい。

また、本発明の電子部品は、更に、積層基板の外周部に配置された入力端子および出力端子を備え、複数の共振器は、回路構成上、入力端子と出力端子との間に設けられ、バンドパスフィルタの機能を実現してもよい。なお、本出願において、「回路構成上」という表現は、物理的な構成における配置ではなく、回路図上での配置を指すために用いている。

本発明の電子部品では、複数の共振器の全てではなく複数の共振器のうちの一部の共振器のみが第１および第２の種類の共振器用導体層を有している。そのため、本発明では、必ず、第１および第２の種類の共振器用導体層を有する共振器とそれ以外の共振器とが隣接する部分が存在する。この部分では、第１および第２の種類の共振器用導体層を有する共振器同士が隣接する場合に比べて、共振器間の誘導性結合を弱めることが可能になる。従って、本発明によれば、全ての共振器のＱが低下することを防止しながら、小型化に伴って、隣接する共振器間の誘導性結合が強くなりすぎることを防止することができるという効果を奏する。

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図４を参照して、本発明の第１の実施の形態に係る電子部品の回路構成について説明する。本実施の形態に係る電子部品１は、バンドパスフィルタの機能を有している。図４に示したように、電子部品１は、入力端子２と、出力端子３と、３つの共振器４，５，６と、キャパシタ１７〜１９とを備えている。

共振器４は、インダクタ１１とキャパシタ１４とを有している。共振器５は、インダクタ１２とキャパシタ１５とを有している。共振器６は、インダクタ１３とキャパシタ１６とを有している。回路構成上、共振器５は、共振器４と共振器６との間に配置されている。共振器５は、共振器４に隣接して共振器４と誘導性結合すると共に、共振器６に隣接して共振器６と誘導性結合する。また、インダクタ１２は、インダクタ１１と誘導性結合すると共に、インダクタ１３と誘導性結合する。図４では、インダクタ１１，１２間の誘導性結合と、インダクタ１２，１３間の誘導性結合を、それぞれ記号Ｍを付した曲線で表している。

インダクタ１１の一端とキャパシタ１４，１７，１９の各一端は、入力端子２に接続されている。インダクタ１１の他端とキャパシタ１４の他端はグランドに接続されている。インダクタ１２の一端とキャパシタ１５，１８の各一端は、キャパシタ１７の他端に接続されている。インダクタ１２の他端とキャパシタ１５の他端はグランドに接続されている。インダクタ１３の一端、キャパシタ１６の一端、キャパシタ１９の他端および出力端子３は、キャパシタ１８の他端に接続されている。インダクタ１３の他端とキャパシタ１６の他端はグランドに接続されている。共振器５は、前述のように共振器４と誘導性結合すると共に、キャパシタ１７を介して共振器４と容量性結合する。また、共振器５は、前述のように共振器６と誘導性結合すると共に、キャパシタ１８を介して共振器６と容量性結合する。

共振器４，５，６は、回路構成上、入力端子２と出力端子３との間に設けられ、バンドパスフィルタの機能を実現する。共振器４，５，６はいずれも、一端が開放され他端が短絡された１／４波長共振器である。共振器４，５，６は、それぞれ本発明における第１の共振器、第２の共振器、第３の共振器に対応する。

本実施の形態に係る電子部品１では、入力端子２に信号が入力されると、そのうちの所定の周波数帯域内の周波数の信号が選択的に、共振器４，５，６を用いて構成されたバンドパスフィルタを通過し、出力端子３から出力される。

次に、図１ないし図３を参照して、電子部品１の構造の概略について説明する。図１は、電子部品１の主要部分を示す斜視図である。図２は、電子部品１の外観を示す斜視図である。図３は、図１におけるＡ方向から見た電子部品１の主要部分を示す説明図である。

電子部品１は、電子部品１の構成要素を一体化するための積層基板２０を備えている。後で詳しく説明するが、積層基板２０は、積層された複数の誘電体層と複数の導体層とを含んでいる。インダクタ１１，１３は、それぞれ、積層基板２０内の１つ以上のスルーホールを用いて構成されたスルーホール型インダクタである。インダクタ１２は、積層基板２０内の複数の導体層を用いて構成されている。キャパシタ１４〜１９は、積層基板２０内の複数の導体層と１以上の誘電体層を用いて構成されている。

図２に示したように、積層基板２０は、外周部として上面２０Ａと底面２０Ｂと４つの側面２０Ｃ〜２０Ｆとを有する直方体形状をなしている。上面２０Ａと底面２０Ｂは平行であり、側面２０Ｃ，２０Ｄも平行であり、側面２０Ｅ，２０Ｆも平行である。側面２０Ｃ〜２０Ｆは、上面２０Ａおよび底面２０Ｂに対して垂直になっている。積層基板２０において、底面２０Ｂから側面２０Ｅにかけて入力端子２２が設けられ、底面２０Ｂから側面２０Ｆにかけて出力端子２３が設けられている。また、底面２０Ｂと上面２０Ａには、それぞれグランド用端子２４，２５が設けられている。入力端子２２は図４における入力端子２に対応し、出力端子２３は図４における出力端子３に対応する。グランド用端子２４，２５はグランドに接続される。

積層基板２０において、側面２０Ｃ，２０Ｄに垂直な方向が、複数の誘電体層の積層方向である。図１ないし図３において、記号Ｔを付した矢印は、複数の誘電体層の積層方向を表している。

次に、図５ないし図７を参照して、積層基板２０における誘電体層と導体層について詳しく説明する。図５において（ａ）〜（ｃ）は、それぞれ、上から１層目ないし３層目の誘電体層の上面を示している。図６において（ａ）〜（ｃ）は、それぞれ、上から４層目ないし６層目の誘電体層の上面を示している。図７において（ａ）〜（ｃ）は、それぞれ、上から７層目ないし９層目の誘電体層の上面を示している。

図５（ａ）に示した１層目の誘電体層３１の上面には、グランド用導体層３１１が形成されている。この導体層３１１は、グランド用端子２４に接続される。また、誘電体層３１には、導体層３１１に接続された２つのスルーホール３１４，３１６が形成されている。

図５（ｂ）に示した２層目の誘電体層３２の上面には、グランド用導体層３２１が形成されている。この導体層３２１は、グランド用端子２４，２５に接続される。また、誘電体層３２には、それぞれスルーホール３１４，３１６に接続されたスルーホール３２４，３２６が形成されている。

図５（ｃ）に示した３層目の誘電体層３３の上面には、キャパシタ用導体層３３１が形成されている。この導体層３３１は、グランド用端子２４に接続される。また、誘電体層３３には、それぞれスルーホール３２４，３２６に接続されたスルーホール３３４，３３６が形成されている。

図６（ａ）に示した４層目の誘電体層３４の上面には、キャパシタ用導体層３４１，３４２が形成されている。導体層３４１は入力端子２２に接続され、導体層３４２は出力端子２３に接続される。また、導体層３４１にはスルーホール３３４が接続され、導体層３４２にはスルーホール３３６が接続されている。

図６（ｂ）に示した５層目の誘電体層３５の上面には、キャパシタ用導体層３５１が形成されている。

図６（ｃ）に示した６層目の誘電体層３６の上面には、共振器用導体層３６１が形成されている。この導体層３６１は、短絡端３６１ａと、その反対側の開放端３６１ｂとを含んでいる。短絡端３６１ａは、グランド用端子２５に接続される。

図７（ａ）に示した７層目の誘電体層３７の上面には、共振器用導体層３７１が形成されている。この導体層３７１は、短絡端３７１ａと、その反対側の開放端３７１ｂとを含んでいる。短絡端３７１ａは、グランド用端子２４に接続される。

図７（ｂ）に示した８層目の誘電体層３８の上面には、共振器用導体層３８１が形成されている。この導体層３８１は、短絡端３８１ａと、その反対側の開放端３８１ｂとを含んでいる。短絡端３８１ａは、グランド用端子２５に接続される。

図７（ｃ）に示した９層目の誘電体層３９の上面には、共振器用導体層３９１が形成されている。この導体層３９１は、短絡端３９１ａと、その反対側の開放端３９１ｂとを含んでいる。短絡端３９１ａは、グランド用端子２４に接続される。誘電体層３９の下面には、導体層は形成されていない。

スルーホール３１４，３２４，３３４は、直列に接続されて、図１および図３に示したスルーホール列１１０を形成している。同様に、スルーホール３１６，３２６，３３６は、直列に接続されて、図１および図３に示したスルーホール列１３０を形成している。スルーホール列１１０は共振器４のインダクタ１１を構成し、スルーホール列１３０は共振器６のインダクタ１３を構成する。

導体層３６１，３７１，３８１，３９１は、それぞれ短絡端と開放端とを含み、短絡端と開放端の位置関係が交互に反対になるように、複数の誘電体層の積層方向に配列されている。導体層３６１と導体層３８１における短絡端と開放端の位置関係は同じである。この導体層３６１，３８１を第１の種類の共振器用導体層と呼ぶ。また、導体層３７１と導体層３９１における短絡端と開放端の位置関係は同じである。この導体層３７１，３９１を第２の種類の共振器用導体層と呼ぶ。第１の種類の共振器用導体層である導体層３６１，３８１における短絡端と開放端の位置関係と、第２の種類の共振器用導体層である導体層３７１，３９１における短絡端と開放端の位置関係は、互いに反対である。従って、短絡端と開放端の位置関係が互いに反対である第１の種類の共振器用導体層と第２の種類の共振器用導体層とは、互いに隣接するように複数の誘電体層の積層方向に交互に配列されている。

第１の種類の共振器用導体層である導体層３６１，３８１と、第２の種類の共振器用導体層である導体層３７１，３９１は、インターディジタル結合して、共振器５のインダクタ１２を構成する。本実施の形態では、共振器４，５，６のうち共振器５のみが、インターディジタル結合する第１および第２の種類の共振器用導体層を有している。

導体層３３１，３４１および誘電体層３３は、共振器４のキャパシタ１４を構成している。導体層３３１，３４２および誘電体層３３は、共振器６のキャパシタ１６を構成している。導体層３６１，３７１，３８１，３９１および誘電体層３６，３７，３８は、共振器５のキャパシタ１５を構成している。

導体層３４１，３６１および誘電体層３４，３５は、図４におけるキャパシタ１７を構成している。導体層３４２，３６１および誘電体層３４，３５は、図４におけるキャパシタ１８を構成している。導体層３４１，３４２，３５１および誘電体層３４は、図４におけるキャパシタ１９を構成している。

上述の１層目ないし９層目の誘電体層３１〜３９および導体層が積層されて、図１ないし図３に示した積層基板２０が形成される。図２に示した端子２２〜２５は、この積層基板２０の外周部に形成される。

なお、本実施の形態において、積層基板２０としては、誘電体層の材料として樹脂、セラミック、あるいは両者を複合した材料を用いたもの等、種々のものを用いることができる。しかし、積層基板２０としては、特に、高周波特性に優れた低温同時焼成セラミック多層基板を用いることが好ましい。

本実施の形態では、共振器４，５，６のうち共振器５のみが、インターディジタル結合する第１および第２の種類の共振器用導体層によって構成されたインダクタ１２を有している。本実施の形態では、共振器５のインダクタが１つの共振器用導体層のみによって構成されている場合に比べて、インダクタ１２のＱを大きくすることができ、その結果、共振器５のＱを大きくすることができる。

ところで、一般に、３つの共振器を備え、バンドパスフィルタの機能を実現する電子部品では、３つの共振器のうちの真中に配置された共振器は他の２つの共振器に比べて、共振器のＱが小さくなりやすい。これは、真中に配置された共振器は、他の２つの共振器に比べて、グランドに接続される導体層との間で電界損失を発生させやすいためである。本実施の形態では、共振器４，５，６のうち、真中に配置された共振器５が、インターディジタル結合する第１および第２の種類の共振器用導体層を有していることから、特にＱが低下しやすい共振器５のＱの低下を防止することができる。

また、本実施の形態では、共振器４，５，６のうち、第１および第２の種類の共振器用導体層を有する共振器５以外の共振器４，６は、それぞれ、積層基板２０内に設けられたスルーホールを用いて構成されたスルーホール型のインダクタ１１，１３を有している。スルーホール型インダクタは、１つの共振器用導体層のみによって構成されたインダクタに比べて表面積を大きくして、Ｑを大きくすることができる。そのため、本実施の形態では、共振器４，６の各インダクタがそれぞれ１つの共振器用導体層のみによって構成されている場合に比べて、インダクタ１１，１３のＱを大きくすることができ、その結果、共振器４，６のＱを大きくすることができる。

ところで、共振器４，５，６の全てがインターディジタル結合する第１および第２の種類の共振器用導体層を有する場合には、共振器４，５間の誘導性結合および共振器５，６間の誘導性結合が強くなりすぎる。これに対し、本実施の形態では、共振器４，５，６のうち、共振器５のみがインターディジタル結合する第１および第２の種類の共振器用導体層を有し、共振器５と誘導性結合する他の共振器４，６はインターディジタル結合する第１および第２の種類の共振器用導体層を有していない。そのため、本実施の形態では、共振器４，５，６の全てがインターディジタル結合する第１および第２の種類の共振器用導体層を有する場合に比べて、共振器４，５間の誘導性結合および共振器５，６間の誘導性結合をそれぞれ弱めることができる。

特に、本実施の形態では、共振器４，６のインダクタ１１，１３における電磁波の進行方向と共振器５のインダクタ１２における電磁波の進行方向は、互いに直交する。これにより、共振器４，５間の誘導性結合および共振器５，６間の誘導性結合をそれぞれ、より一層弱めることができる。

これらのことから、本実施の形態によれば、全ての共振器４，５，６のＱが低下することを防止しながら、小型化に伴って、隣接する共振器間の誘導性結合が強くなりすぎることを防止することができる。また、本実施の形態によれば、電子部品１の小型化、薄型化に伴って隣接する共振器間の距離を短くせざるを得ない場合であっても、隣接する共振器間の誘導性結合の大きさを小さくすることができるので、電子部品１の小型化、薄型化が容易になる。

本実施の形態に係る電子部品１は、例えば、通過帯域がおよそ２．４〜２．５ＧＨｚのバンドパスフィルタとして機能するように設計される。なお、２．４〜２．５ＧＨｚという周波数帯域は、ブルートゥース規格の通信装置や無線ＬＡＮ用の通信装置において用いられるバンドパスフィルタの通過帯域に対応する。

ここで、図８および図９を参照して、本実施の形態に係る電子部品１と比較例の電子部品とについて、シミュレーションによって求めた通過・減衰特性の一例について説明する。このシミュレーションでは、本実施の形態に係る電子部品１と比較例の電子部品は、いずれも、通過帯域がおよそ２．４〜２．５ＧＨｚのバンドパスフィルタとして機能するように設計されている。比較例の電子部品の回路構成は、本実施の形態に係る電子部品１と同じである。比較例の電子部品において、各共振器のインダクタは、積層された３つの共振器用導体層を有している。この３つの共振器用導体層は、それぞれの一方の端部の近傍の部分で互いに接続されている。３つの共振器用導体層の他方の端部はグランドに接続されている。

図８は、本実施の形態に係る電子部品１と比較例の電子部品の通過・減衰特性を示している。図９は、図８における一部を拡大して示している。図８および図９において、実線の曲線は本実施の形態に係る電子部品１の特性を示し、点線の曲線は比較例の電子部品の特性を示している。図９から分かるように、比較例の電子部品に比べて、本実施の形態に係る電子部品１では、通過帯域（２．４〜２．５ＧＨｚ）における減衰量が小さい。これは、本実施の形態における共振器４，５，６のインダクタ１１，１２，１３のそれぞれのＱが大きいことによると考えられる。

［第２の実施の形態］
次に、本発明の第２の実施の形態に係る電子部品について説明する。本実施の形態に係る電子部品１の回路構成は、第１の実施の形態と同じであり、図４に示した通りである。

図１０は、本実施の形態に係る電子部品１の主要部分を示す斜視図である。図１１は、本実施の形態に係る電子部品１の外観を示す斜視図である。図１２は、図１０におけるＢ方向から見た電子部品１の主要部分を示す説明図である。

電子部品１は、電子部品１の構成要素を一体化するための積層基板２０を備えている。後で詳しく説明するが、積層基板２０は、積層された複数の誘電体層と複数の導体層とを含んでいる。インダクタ１１，１３は、それぞれ、積層基板２０内の複数の導体層を用いて構成されている。インダクタ１２は、積層基板２０内の１つ以上のスルーホールを用いて構成されたスルーホール型インダクタである。キャパシタ１４〜１９は、積層基板２０内の複数の導体層と１以上の誘電体層を用いて構成されている。

図１１に示したように、積層基板２０は、外周部として上面２０Ａと底面２０Ｂと４つの側面２０Ｃ〜２０Ｆとを有する直方体形状をなしている。上面２０Ａと底面２０Ｂは平行であり、側面２０Ｃ，２０Ｄも平行であり、側面２０Ｅ，２０Ｆも平行である。側面２０Ｃ〜２０Ｆは、上面２０Ａおよび底面２０Ｂに対して垂直になっている。積層基板２０において、底面２０Ｂには、入力端子２２、出力端子２３およびグランド用端子２６が設けられている。底面２０Ｂにおいて、入力端子２２は側面２０Ｅに近い位置に配置され、出力端子２３は側面２０Ｆに近い位置に配置され、グランド用端子２６は入力端子２２と出力端子２３の間に配置されている。また、上面２０Ａにはグランド用端子２７，２８が設けられている。入力端子２２は図４における入力端子２に対応し、出力端子２３は図４における出力端子３に対応する。グランド用端子２６，２７，２８はグランドに接続される。

積層基板２０において、側面２０Ｃ，２０Ｄに垂直な方向が、複数の誘電体層の積層方向である。図１０ないし図１２において、記号Ｔを付した矢印は、複数の誘電体層の積層方向を表している。

次に、図１３ないし図１５を参照して、積層基板２０における誘電体層と導体層について詳しく説明する。図１３において（ａ）〜（ｃ）は、それぞれ、上から１層目ないし３層目の誘電体層の上面を示している。図１４において（ａ）〜（ｃ）は、それぞれ、上から４層目ないし６層目の誘電体層の上面を示している。図１５において（ａ）〜（ｃ）は、それぞれ、上から７層目ないし９層目の誘電体層の上面を示している。

図１３（ａ）に示した１層目の誘電体層４１の上面には、グランド用導体層４１１が形成されている。この導体層４１１は、グランド用端子２６，２７，２８に接続される。

図１３（ｂ）に示した２層目の誘電体層４２の上面には、グランド用導体層４２１が形成されている。この導体層４２１は、グランド用端子２６に接続される。また、誘電体層４２には、導体層４２１に接続されたスルーホール４２２が形成されている。

図１３（ｃ）に示した３層目の誘電体層４３の上面には、キャパシタ用導体層４３１が形成されている。また、誘電体層４３には、スルーホール４２２に接続されたスルーホール４３２が形成されている。

図１４（ａ）に示した４層目の誘電体層４４の上面には、キャパシタ用導体層４４１が形成されている。導体層４４１は、グランド用端子２６に接続される。また、誘電体層４４には、スルーホール４３２に接続されたスルーホール４４２が形成されている。

図１４（ｂ）に示した５層目の誘電体層４５の上面には、キャパシタ用導体層４５１が形成されている。この導体層４５１には、スルーホール４４２が接続されている。

図１４（ｃ）に示した６層目の誘電体層４６の上面には、共振器用導体層４６１，４６２が形成されている。導体層４６１は、短絡端４６１ａと、その反対側の開放端４６１ｂとを含んでいる。短絡端４６１ａは、グランド用端子２６に接続される。導体層４６２は、短絡端４６２ａと、その反対側の開放端４６２ｂとを含んでいる。短絡端４６２ａは、グランド用端子２６に接続される。

図１５（ａ）に示した７層目の誘電体層４７の上面には、共振器用導体層４７１，４７２が形成されている。導体層４７１は、本体部４７１ｃと接続部４７１ｄとを含んでいる。なお、図１５（ａ）では、本体部４７１ｃと接続部４７１ｄの境界を点線で示している。本体部４７１ｃは、短絡端４７１ａと、その反対側の開放端４７１ｂとを含んでいる。短絡端４７１ａは、グランド用端子２７に接続される。接続部４７１ｄの一端は、本体部４７１ｃにおける開放端４７１ｂの近傍の部分に接続されている。接続部４７１ｄの他端は、入力端子２２に接続される。

導体層４７２は、本体部４７２ｃと接続部４７２ｄとを含んでいる。なお、図１５（ａ）では、本体部４７２ｃと接続部４７２ｄの境界を点線で示している。本体部４７２ｃは、短絡端４７２ａと、その反対側の開放端４７２ｂとを含んでいる。短絡端４７２ａは、グランド用端子２８に接続される。接続部４７２ｄの一端は、本体部４７２ｃにおける開放端４７２ｂの近傍の部分に接続されている。接続部４７２ｄの他端は、出力端子２３に接続される。

図１５（ｂ）に示した８層目の誘電体層４８の上面には、共振器用導体層４８１，４８２が形成されている。導体層４８１は、短絡端４８１ａと、その反対側の開放端４８１ｂとを含んでいる。短絡端４８１ａは、グランド用端子２６に接続される。導体層４８２は、短絡端４８２ａと、その反対側の開放端４８２ｂとを含んでいる。短絡端４８２ａは、グランド用端子２６に接続される。

図１５（ｃ）に示した９層目の誘電体層４９の上面には、キャパシタ用導体層４９１が形成されている。

スルーホール４２２，４３２，４４２は、直列に接続されて、図１０および図１２に示したスルーホール列１２０を形成している。スルーホール列１２０は共振器５のインダクタ１２を構成する。

導体層４６１，４７１，４８１は、それぞれ短絡端と開放端とを含み、短絡端と開放端の位置関係が交互に反対になるように、複数の誘電体層の積層方向に配列されている。導体層４６１と導体層４８１における短絡端と開放端の位置関係は同じである。この導体層４６１，４８１を第１の種類の共振器用導体層と呼ぶ。また、導体層４７１を第２の種類の共振器用導体層と呼ぶ。第１の種類の共振器用導体層である導体層４６１，４８１における短絡端と開放端の位置関係と、第２の種類の共振器用導体層である導体層４７１における短絡端と開放端の位置関係は、互いに反対である。従って、短絡端と開放端の位置関係が互いに反対である第１の種類の共振器用導体層と第２の種類の共振器用導体層とは、互いに隣接するように複数の誘電体層の積層方向に交互に配列されている。第１の種類の共振器用導体層である導体層４６１，４８１と、第２の種類の共振器用導体層である導体層４７１は、インターディジタル結合して、共振器４のインダクタ１１を構成する。

導体層４６２，４７２，４８２は、それぞれ短絡端と開放端とを含み、短絡端と開放端の位置関係が交互に反対になるように、複数の誘電体層の積層方向に配列されている。導体層４６２と導体層４８２における短絡端と開放端の位置関係は同じである。この導体層４６２，４８２を第１の種類の共振器用導体層と呼ぶ。また、導体層４７２を第２の種類の共振器用導体層と呼ぶ。第１の種類の共振器用導体層である導体層４６２，４８２における短絡端と開放端の位置関係と、第２の種類の共振器用導体層である導体層４７２における短絡端と開放端の位置関係は、互いに反対である。従って、短絡端と開放端の位置関係が互いに反対である第１の種類の共振器用導体層と第２の種類の共振器用導体層とは、互いに隣接するように複数の誘電体層の積層方向に交互に配列されている。第１の種類の共振器用導体層である導体層４６２，４８２と、第２の種類の共振器用導体層である導体層４７２は、インターディジタル結合して、共振器６のインダクタ１３を構成する。

本実施の形態では、共振器４，５，６のうち共振器４，６のみが、インターディジタル結合する第１および第２の種類の共振器用導体層を有している。

導体層４６１，４７１，４８１および誘電体層４６，４７は、共振器４のキャパシタ１４を構成している。導体層４６２，４７２，４８２および誘電体層４６，４７は、共振器６のキャパシタ１６を構成している。導体層４３１，４４１，４５１および誘電体層４３，４４は、共振器５のキャパシタ１５を構成している。

導体層４５１，４６１および誘電体層４６は、図４におけるキャパシタ１７を構成している。導体層４５１，４６２および誘電体層４６は、図４におけるキャパシタ１８を構成している。導体層４８１，４８２，４９１および誘電体層４８は、図４におけるキャパシタ１９を構成している。

上述の１層目ないし９層目の誘電体層４１〜４９および導体層が積層されて、図１０ないし図１２に示した積層基板２０が形成される。図１１に示した端子２２，２３，２６〜２８は、この積層基板２０の外周部に形成される。

第１の実施の形態と同様に、本実施の形態においても、積層基板２０としては、誘電体層の材料として樹脂、セラミック、あるいは両者を複合した材料を用いたもの等、種々のものを用いることができる。しかし、積層基板２０としては、特に、高周波特性に優れた低温同時焼成セラミック多層基板を用いることが好ましい。

本実施の形態では、共振器４，５，６のうち共振器４，６のみが、それぞれ、インターディジタル結合する第１および第２の種類の共振器用導体層によって構成されたインダクタ１１，１３を有している。本実施の形態では、共振器４，６のインダクタがそれぞれ１つの共振器用導体層のみによって構成されている場合に比べて、インダクタ１１，１３のＱを大きくすることができ、その結果、共振器４，６のＱを大きくすることができる。

また、本実施の形態では、共振器４，５，６のうち、第１および第２の種類の共振器用導体層を有する共振器４，６以外の共振器５は、積層基板２０内に設けられたスルーホールを用いて構成されたスルーホール型のインダクタ１２を有している。スルーホール型インダクタは、１つの共振器用導体層のみによって構成されたインダクタに比べて表面積を大きくして、Ｑを大きくすることができる。そのため、本実施の形態では、共振器５のインダクタが１つの共振器用導体層のみによって構成されている場合に比べて、インダクタ１２のＱを大きくすることができ、その結果、共振器５のＱを大きくすることができる。

共振器４，５，６の全てがインターディジタル結合する第１および第２の種類の共振器用導体層を有する場合には、共振器４，５間の誘導性結合および共振器５，６間の誘導性結合が強くなりすぎる。これに対し、本実施の形態では、共振器４，５，６のうち、共振器４，６のみがインターディジタル結合する第１および第２の種類の共振器用導体層を有し、共振器４，６と誘導性結合する他の共振器５はインターディジタル結合する第１および第２の種類の共振器用導体層を有していない。そのため、本実施の形態では、共振器４，５，６の全てがインターディジタル結合する第１および第２の種類の共振器用導体層を有する場合に比べて、共振器４，５間の誘導性結合および共振器５，６間の誘導性結合をそれぞれ弱めることができる。

第１の実施の形態と同様に、本実施の形態に係る電子部品１は、例えば、通過帯域がおよそ２．４〜２．５ＧＨｚのバンドパスフィルタとして機能するように設計される。本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。

なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、各実施の形態のように電子部品１が３つの共振器４，５，６を備えている場合、インターディジタル結合する第１および第２の種類の共振器用導体層を有する共振器は、共振器４または共振器６のみでもよいし、共振器４，５のみでもよいし、共振器５，６のみでもよい。また、本発明の電子部品は、少なくとも２つの共振器を備えていればよく、電子部品に含まれる共振器の数は、２でもよいし、４以上であってもよい。本発明によれば、複数の共振器の全てではなく複数の共振器のうちの一部の共振器のみが第１および第２の種類の共振器用導体層を有することにより、必ず、第１および第２の種類の共振器用導体層を有する共振器とそれ以外の共振器とが隣接する部分が存在するため、この部分において、第１および第２の種類の共振器用導体層を有する共振器同士が隣接する場合に比べて、共振器間の誘導性結合を弱めることが可能になる。

また、本発明において、第１の種類の共振器用導体層の数と第２の種類の共振器用導体層の数は、それぞれ１でもよいし、２以上であってもよい。

また、本発明において、第１および第２の種類の共振器用導体層を有する共振器以外の少なくとも１つの共振器は、スルーホール型インダクタを有するものに限らず、１種類の共振器用導体層によって構成されたインダクタを有するものであってもよい。

また、本発明の電子部品は、バンドパスフィルタに限らず、複数の共振器を備えた電子部品全般に適用することができる。

本発明の電子部品は、ブルートゥース規格の通信装置や無線ＬＡＮ用の通信装置において用いられるフィルタ、特にバンドパスフィルタとして有用である。

本発明の第１の実施の形態に係る電子部品の主要部分を示す斜視図である。本発明の第１の実施の形態に係る電子部品の外観を示す斜視図である。図１におけるＡ方向から見た電子部品の主要部分を示す説明図である。本発明の第１の実施の形態に係る電子部品の回路構成を示す回路図である。本発明の第１の実施の形態における積層基板の１層目ないし３層目の誘電体層の上面を示す説明図である。本発明の第１の実施の形態における積層基板の４層目ないし６層目の誘電体層の上面を示す説明図である。本発明の第１の実施の形態における積層基板の７層目ないし９層目の誘電体層の上面を示す説明図である。本発明の第１の実施の形態に係る電子部品と比較例の電子部品の通過・減衰特性を示す特性図である。図８における一部を拡大して示す特性図である。本発明の第２の実施の形態に係る電子部品の主要部分を示す斜視図である。本発明の第２の実施の形態に係る電子部品の外観を示す斜視図である。図１０におけるＢ方向から見た電子部品の主要部分を示す説明図である。本発明の第２の実施の形態における積層基板の１層目ないし３層目の誘電体層の上面を示す説明図である。本発明の第２の実施の形態における積層基板の４層目ないし６層目の誘電体層の上面を示す説明図である。本発明の第２の実施の形態における積層基板の７層目ないし９層目の誘電体層の上面を示す説明図である。

符号の説明

１…電子部品、２…入力端子、３…出力端子、４〜６…共振器、１１〜１３…インダクタ、１４〜１９…キャパシタ、２０…積層基板、３６１，３７１，３８１，３９１…共振器用導体層。

Claims

積層された複数の誘電体層を含む積層基板と、隣接する２つの共振器同士が誘導性結合するように前記積層基板内に設けられた複数の共振器とを備えた電子部品であって、
前記複数の共振器は、それぞれインダクタを有し、
前記複数の共振器のうちの一部の共振器のインダクタのみが、それぞれ短絡端と開放端とを含むと共に前記短絡端と開放端の位置関係が互いに反対である第１および第２の種類の共振器用導体層によって構成され、
前記第１の種類の共振器用導体層と第２の種類の共振器用導体層とは、互いに隣接するように前記複数の誘電体層の積層方向に配列され、
前記一部の共振器のインダクタにおける電磁波の進行方向と、前記複数の共振器のうちの前記一部の共振器に隣接する共振器のインダクタにおける電磁波の進行方向は、互いに直交することを特徴とする電子部品。
前記複数の共振器は、第１の共振器、第２の共振器および第３の共振器を含み、
前記第２の共振器は、前記第１の共振器に隣接して第１の共振器と誘導性結合すると共に、前記第３の共振器に隣接して第３の共振器と誘導性結合し、
前記第１ないし第３の共振器のインダクタのうち第２の共振器のインダクタのみが、前記第１および第２の種類の共振器用導体層によって構成されていることを特徴とする請求項１記載の電子部品。
前記複数の共振器は、第１の共振器、第２の共振器および第３の共振器を含み、
前記第２の共振器は、前記第１の共振器に隣接して第１の共振器と誘導性結合すると共に、前記第３の共振器に隣接して第３の共振器と誘導性結合し、
前記第１ないし第３の共振器のインダクタのうち第１および第３の共振器のインダクタのみが、前記第１および第２の種類の共振器用導体層によって構成されていることを特徴とする請求項１記載の電子部品。
前記複数の共振器のうちの前記一部の共振器に隣接する共振器のインダクタは、前記積層基板内に設けられたスルーホールを用いて構成されたスルーホール型インダクタであることを特徴とする請求項１ないし３のいずれかに記載の電子部品。
前記複数の共振器は、いずれも、一端が開放され他端が短絡された１／４波長共振器であることを特徴とする請求項１ないし４のいずれかに記載の電子部品。
更に、前記積層基板の外周部に配置された入力端子および出力端子を備え、
前記複数の共振器は、回路構成上、前記入力端子と出力端子との間に設けられ、バンドパスフィルタの機能を実現することを特徴とする請求項１ないし５のいずれかに記載の電子部品。