JP4487500B2

JP4487500B2 - 積層型ｌｃフィルタ

Info

Publication number: JP4487500B2
Application number: JP2003170859A
Authority: JP
Inventors: 豊増田; 博志増田; 登加藤; 喜久男脇野
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2003-06-16
Filing date: 2003-06-16
Publication date: 2010-06-23
Anticipated expiration: 2023-06-16
Also published as: JP2005012258A

Description

【０００１】
【発明の属する技術分野】
本発明は積層型ＬＣフィルタ、特に、高周波で使用される積層型ＬＣフィルタに関する。
【０００２】
【従来の技術】
一般に、特定の周波数帯の信号を通過させるバンドパスフィルタは、複数のＬＣ共振器から構成されている。このようなバンドパスフィルタの一例として、特許文献１に記載のフィルタが知られている。
【０００３】
図７は特許文献１に記載されているバンドパスフィルタ５０の分解斜視図、図８はその外観斜視図、図９は電気等価回路図である。該バンドパスフィルタ５０は、四角形状のセラミックシート８１〜９４を積層してなる積層体７０内に、第１段から第４段のＬＣ共振器Ｑ１〜Ｑ４を形成し、これらＬＣ共振器Ｑ１〜Ｑ４により、図９に示す等価回路を構成したものである。
【０００４】
第１段（入力段）のＬＣ共振器Ｑ１のキャパシタンスＣ１は、図７に示すように、帯状のホット側静電容量形成電極５１ａ，５１ｂと、これらホット側静電容量形成電極５１ａ，５１ｂにセラミックシート８４，８５，８６を介して対向している帯状のグランド側静電容量形成電極５５ａ，５５ｂにより構成されている。また、ＬＣ共振器Ｑ１のインダクタンスＬ１は、ホット側及びグランド側の静電容量形成電極５１ａ，５１ｂ，５５ａ，５５ｂ自身が有するインダクタンスにより形成される。
【０００５】
第２段のＬＣ共振器Ｑ２のキャパシタンスＣ２は、ホット側静電容量形成電極５２ａ，５２ｂとグランド側静電容量形成電極５６ａ，５６ｂにより構成されている。ＬＣ共振器Ｑ２のインダクタンスＬ２は、ホット側及びグランド側の静電容量形成電極５２ａ，５２ｂ，５６ａ，５６ｂ自身が有するインダクタンスにより形成される。
【０００６】
第３段のＬＣ共振器Ｑ３のキャパシタンスＣ３は、ホット側静電容量形成電極５３ａ，５３ｂとグランド側静電容量形成電極５７ａ，５７ｂにより構成されている。ＬＣ共振器Ｑ３のインダクタンスＬ３は、ホット側及びグランド側静電容量形成電極５３ａ，５３ｂ，５７ａ，５７ｂ自身が有するインダクタンスにより形成される。
【０００７】
第４段（出力段）のＬＣ共振器Ｑ４のキャパシタンスＣ４は、ホット側静電容量形成電極５４ａ，５４ｂとグランド側静電容量形成電極５８ａ，５８ｂにより構成されている。ＬＣ共振器Ｑ４のインダクタンスＬ４は、ホット側及びグランド側静電容量形成電極５４ａ，５４ｂ，５８ａ，５８ｂ自身が有するインダクタンスにより形成される。
【０００８】
以上の第１段から第４段のＬＣ共振器Ｑ１〜Ｑ４は、隣接するＬＣ共振器Ｑ１とＱ２、ＬＣ共振器Ｑ２とＱ３、並びに、ＬＣ共振器Ｑ３とＱ４がスペーサ用のセラミックシート８８を間にして適正な距離に配置されている。つまり、互いに隣り合うＬＣ共振器Ｑ１〜Ｑ４は、積層体７０の厚み方向において異なる高さ位置に千鳥状に（言い換えると、積層体７０の左端部から右端部に向かって千鳥状に）配置され、かつ、相互に磁気結合（Ｍ結合）している。さらに、ＬＣ共振器Ｑ１〜Ｑ４は、一端が開放で他端が接地のホット側静電容量形成電極５１ａ〜５４ｂを積層体７０内に互いに平行に配置している。そして、全てのＬＣ共振器Ｑ１〜Ｑ４は互いにコムライン結合している。
【０００９】
ホット側静電容量形成電極５１ａ〜５４ｂは、セラミックシート８５，８７，８９，９１の表面に、シートの手前の辺から奥側の辺に向かって延びるように形成されている。ホット側静電容量形成電極５１ｂの先端部は、シート８５の左側に設けた引出電極６４に接続している。ホット側静電容量形成電極５４ａの先端部は、シート９１の右側に設けた引出電極６５に接続している。
【００１０】
一方、グランド側静電容量形成電極５５ａ〜５８ｂは、セラミックシート８４，８６，９０，９２の表面に、シートの奥側の辺から手前側の辺に向かって延びるように形成されている。広面積のシールド電極６２，６３は、それぞれセラミックシート８２，９４の表面に形成されている。
【００１１】
以上の構成からなるセラミックシート８２，８４〜８７，８９〜９２，９４は、スペーサ用のセラミックシート８３，８８，９３及びカバー用のセラミックシート８１とともに積み重ねられて、図８に示すような積層体７０とされる。
【００１２】
この積層体７０には、入力端子電極６６、出力端子電極６７、シールド端子電極６８，６９が形成されている。入力端子電極６６には引出し電極６４が接続され、出力端子電極６７には引出し電極６５が接続される。ホット側静電容量形成電極５１ａ〜５４ａ，５１ｂ〜５４ｂは、シールド電極６２，６３の引出し部６２ａ，６３ａと共に、シールド端子電極６８に電気的に接続している。グランド側静電容量形成電極５５ａ〜５８ａ，５５ｂ〜５８ｂは、シールド電極６２，６３の引出し部６２ｂ，６３ｂと共に、シールド端子電極６９に電気的に接続している。
【００１３】
なお、積層体の端部ではなく中央部に配置されたＬＣ共振器が、隣接するＬＣ共振器とインターデジタル結合した積層型誘電体フィルタが特許文献２に記載されている。特許文献２の積層型誘電体フィルタは、複数の共振器を磁気結合（Ｍ結合）だけで順次結合させたものではなく、コンデンサ結合（Ｃ結合）が混在したものである。
【００１４】
【特許文献１】
特開２０００−２０１００１号公報
【特許文献２】
特開平５−２５１９０５号公報
【００１５】
【発明が解決しようとする課題】
ところが、特許文献１のバンドパスフィルタ５０において、通過帯域近傍で大きな減衰を得るには、ＬＣ共振器の数を増やすしかなかった。ＬＣ共振器の増加は損失の増大を招くので、低損失で高減衰を得ることは困難であった。
【００１６】
また、減衰極の位置やインピーダンスを変更することも容易ではなく、設計の自由度が小さかった。
【００１７】
そこで、本発明の目的は、低損失で高減衰を得ることができ、また、減衰極の位置やインピーダンスの設計の自由度が大きい積層型ＬＣフィルタを提供することにある。
【００１８】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係る積層型ＬＣフィルタは、
複数の誘電体層と一端が開放で他端が接地の複数のインダクタ用ストリップラインと複数のコンデンサ電極とを積み重ねて構成した積層体内部に、前記複数のインダクタ用ストリップラインがそれぞれ有しているインダクタンスと、前記複数のインダクタ用ストリップラインと前記複数のコンデンサ電極とが対向することにより形成される複数のキャパシタンスとで複数のＬＣ共振器が構成されており、
前記複数のＬＣ共振器のうち、前記積層体の一方端部に配置されたＬＣ共振器を構成する第１のインダクタ用ストリップラインは引出電極を介して入力端子電極に接続され、前記積層体の他方端部に配置されたＬＣ共振器を構成する第２のインダクタ用ストリップラインは引出電極を介して出力端子電極に接続され、
前記複数のＬＣ共振器のうち、前記入力端子電極および出力端子電極に接続されるＬＣ共振器とは異なるＬＣ共振器を構成する第３のインダクタ用ストリップラインを前記第１および第２のインダクタ用ストリップラインとは異なる誘電体層上に形成し、
前記第３のインダクタ用ストリップラインを前記第１のインダクタ用ストリップラインおよび前記第２のインダクタ用ストリップラインのうちのいずれか一方と前記積層体内に互いに平行に配置してコムライン結合させるとともに、他方とはインターデジタル結合させ、
前記第１のインダクタ用ストリップラインおよび前記第２のインダクタ用ストリップラインを形成した誘電体層と、前記第３のインダクタ用ストリップラインを形成した誘電体層とに挟まれる誘電体層上に前記第１のインダクタ用ストリップラインと前記第２のインダクタ用ストリップラインとを結合させる結合電極を形成し、
前記結合電極の一端および他端をそれぞれ前記第１および第２のインダクタ用ストリップラインと積層方向に対向するように配置し、前記積層体の主面から平面視したときに前記結合電極と前記第３のインダクタ用ストリップラインとが交差する部分における前記結合電極の電極幅を前記結合電極の一端および他端の電極幅よりも狭くなるように形成し、
前記第１および第２のインダクタ用ストリップラインのうち少なくとも一つがそれぞれの長手方向の途中に曲折部を有するとともに、前記曲折部近傍を境にして接地端側のライン幅が開放端側のライン幅より細いこと、
を特徴とする。
【００１９】
前記第３のインダクタ用ストリップラインは前記第１のインダクタ用ストリップラインまたは前記第２のインダクタ用ストリップラインのいずれかとインターデジタル結合しているため、通過帯域の近くに減衰極が形成される。さらに、前記複数のＬＣ共振器のうち、前記入力端子電極および出力端子電極に接続されるＬＣ共振器とは異なるＬＣ共振器を構成する第３のインダクタ用ストリップラインを前記第１および第２のインダクタ用ストリップラインとは異なる誘電体層上に形成していることにより、隣り合うＬＣ共振器のインダクタ用ストリップライン間隔を変えることができる。この結果、両者の磁気結合（Ｍ結合）が変わり、減衰極の位置が変わる。
【００２０】
また、前記第１および第２のインダクタ用ストリップラインのうち少なくとも一つに曲折部を形成することにより、ＬＣ共振器のインダクタンス値を任意に設計できる。しかも、曲折の大きさを変えることで、隣り合うＬＣ共振器のインダクタ用ストリップライン間隔が変更され、減衰極の位置を任意に設計することができる。さらに、この曲折部を間にして接地端側のライン幅を開放端側のライン幅より細くすることにより、ＬＣ共振器のインダクタンス値やインピーダンスを任意に設計できる。
【００２１】
【発明の実施の形態】
以下、本発明に係る積層型ＬＣフィルタの実施の形態について添付の図面を参照して説明する。
【００２２】
図１は積層型ＬＣフィルタ（バンドパスフィルタ）１の分解斜視図、図２はその外観斜視図、図３は断面図、図４は電気等価回路図である。該バンドパスフィルタ１は、チタン酸バリウム等のセラミック誘電体材料からなる四角形状のセラミックシート２１〜３０を積層し、一体的に焼成してなる積層体４０内に、第１から第３のＬＣ共振器Ｑ１〜Ｑ３を、適正な間隔をおいて積層体４０の積層方向に千鳥状に配置したものである。
【００２３】
第１段（入力段）のＬＣ共振器Ｑ１のキャパシタンスＣ１は、図１に示すように、一端が開放で他端が接地の帯状のインダクタ用ストリップライン２と、このインダクタ用ストリップライン２にセラミックシート２７，２８を介して対向している帯状のコンデンサ電極５ｂ，５ａとで構成されている。また、ＬＣ共振器Ｑ１のインダクタンスＬ１は、インダクタ用ストリップライン２自身が有するインダクタンスを主にして形成される。
【００２４】
第２段のＬＣ共振器Ｑ２のキャパシタンスＣ２は、一端が開放で他端が接地の帯状のインダクタ用ストリップライン３と、このインダクタ用ストリップライン３にセラミックシート２３，２４を介して対向している帯状のコンデンサ電極６ｂ，６ａとで構成されている。ＬＣ共振器Ｑ２のインダクタンスＬ２は、インダクタ用ストリップライン３自身が有するインダクタンスを主にして形成される。
【００２５】
第３段（出力段）のＬＣ共振器Ｑ３のキャパシタンスＣ３は、一端が開放で他端が接地の帯状のインダクタ用ストリップライン４と、このインダクタ用ストリップライン４にセラミックシート２７，２８を介して対向している帯状のコンデンサ電極７ｂ，７ａとで構成されている。ＬＣ共振器Ｑ３のインダクタンスＬ３は、インダクタ用ストリップライン４自身が有するインダクタンスを主にして形成される。
【００２６】
そして、互いに隣り合うＬＣ共振器Ｑ１〜Ｑ３は、積層体４０の厚み方向において異なる高さ位置に千鳥状に（言い換えると、積層体４０の左端部から右端部に向かって千鳥状に）配置され、かつ、磁気結合（Ｍ結合）している。
【００２７】
インダクタ用ストリップライン２は、セラミックシート２８の表面に、シートの左辺から右辺に向かって延びるように形成されている。インダクタ用ストリップライン２の途中には曲折部２ｃが形成されている。そして、曲折部２ｃを境にして、インダクタ用ストリップライン２の接地端２ｂ側の部分１６のライン幅が、開放端２ａ側の部分１５のライン幅より細くなっている。
【００２８】
インダクタ用ストリップライン３は、セラミックシート２４の表面に、シートの左辺から右辺に向かって延びるように形成されている。
【００２９】
インダクタ用ストリップライン４は、セラミックシート２８の表面に、シートの右辺から左辺に向かって延びるように形成されている。インダクタ用ストリップライン４の途中には曲折部４ｃが形成されている。そして、曲折部４ｃを境にして、インダクタ用ストリップライン４の接地端４ｂ側の部分１６のライン幅が、開放端４ａ側の部分１５のライン幅より細くなっている。
【００３０】
インダクタ用ストリップライン２の開放端２ａは、シート２８の奥側に設けた引出電極１１に接続している。インダクタ用ストリップライン４の開放端４ａは、シート２８の手前側に設けた引出電極１２に接続している。
【００３１】
一方、コンデンサ電極５ａ，５ｂはそれぞれ、セラミックシート２９，２７の表面に、シートの右辺から左辺に向かって延びるように形成されている。コンデンサ電極６ａ，６ｂはそれぞれ、セラミックシート２５，２３の表面に、シートの右辺から左辺に向かって延びるように形成されている。コンデンサ電極７ａ，７ｂはそれぞれ、セラミックシート２９，２７の表面に、シートの左辺から右辺に向かって延びるように形成されている。
【００３２】
また、結合コンデンサ電極８は、セラミックシート２６の表面に、シートの奥側から手前側に向かって延びるように形成されている。結合コンデンサ電極８の両端部８ａ，８ｂはそれぞれ、セラミックシート２６，２７を介してインダクタ用ストリップライン２，４に対向し、結合コンデンサＣａ，Ｃｂを形成している。この結合コンデンサＣａ，Ｃｂは、入力側のインダクタ用ストリップライン２と出力側のインダクタ用ストリップライン４との間をコンデンサ結合（Ｃ結合）している。
【００３３】
広面積のシールド電極９，１０は、それぞれセラミックシート２２，３０の表面に形成されている。シールド電極９，１０の引出し部９ａ，１０ａはシート２２，３０の右辺に露出し、引出し部９ｂ，１０ｂはシート２２，３０の左辺に露出している。
【００３４】
以上の構成からなるセラミックシート２２〜３０は、カバー用のセラミックシート２１とともに積み重ねられて、図２に示すような積層体４０とされる。
【００３５】
この積層体４０には、入力端子電極３６、出力端子電極３７、シールド端子電極３８，３９が形成されている。入力端子電極３６には引出し電極１１が接続され、出力端子電極３７には引出し電極１２が接続される。インダクタ用ストリップライン２，３は、シールド電極９，１０の引出し部９ｂ，１０ｂやコンデンサ電極７ａ，７ｂと共に、シールド端子電極３８に電気的に接続している。インダクタ用ストリップライン４は、シールド電極９，１０の引出し部９ａ，１０ａやコンデンサ電極５ａ，５ｂ，６ａ，６ｂと共に、シールド端子電極３９に電気的に接続している。
【００３６】
このような構成を有するバンドパスフィルタ１において、ＬＣ共振器Ｑ１〜Ｑ３のそれぞれを構成するインダクタ用ストリップライン２〜４は、積層体４０内に互いに平行に配置されている。そして、積層体４０の端部に配置されたＬＣ共振器Ｑ３のインダクタ用ストリップライン４だけを、図４に示すように、隣接するＬＣ共振器Ｑ２のインダクタ用ストリップライン３にインターデジタル結合している。残りのＬＣ共振器Ｑ１とＱ２のインダクタ用ストリップライン２と３はコムライン結合している。このため、通過帯域の近傍に減衰極を形成することができる（図５の円Ａを参照）。
【００３７】
さらに、図３に示すように、積層体４０の厚み方向と直交する方向に隣り合うＬＣ共振器Ｑ１の位置とＱ２の位置、並びに、Ｑ２の位置とＱ３の位置を積層体４０の厚み方向において異ならせることにより、インダクタ用ストリップライン２と３、並びに、３と４の間隔を変える。この結果、インダクタ用ストリップライン１と２の磁気結合（Ｍ結合）や、インダクタ用ストリップライン２と３の磁気結合（Ｍ結合）を任意に変えることができ、減衰極の位置を任意に設計することが可能となる。
【００３８】
また、第１段から第３段のＬＣ共振器Ｑ１〜Ｑ３のうち二つのＬＣ共振器Ｑ１，Ｑ３をそれぞれ構成するインダクタ用ストリップライン２，４に曲折部２ｃ，４ｃを形成することにより、ＬＣ共振器Ｑ１〜Ｑ３のインダクタンス値を任意に設計できる。しかも、曲折部２ｃ，４ｃの大きさを変えることで、インダクタ用ストリップライン２と３の間隔、並びに、３と４の間隔が変更され、隣り合うＬＣ共振器Ｑ１とＱ２、並びにＱ２とＱ３のそれぞれのＭ結合量を調整することができる。
【００３９】
一般に、二つのストリップラインの間隔は小さいほど良いというものではなく、最適な間隔というものが存在する。バンドパスフィルタ１の小型化に伴ってインダクタ用ストリップライン２と３の間隔、並びに、３と４の間隔が狭くなるため、その対策として前述の隣り合うＬＣ共振器Ｑ１とＱ２、およびＱ２とＱ３のそれぞれの位置が積層体４０の厚み方向において異なる構造を採用している。しかし、それでもインダクタ用ストリップライン２と３の間隔、並びに、３と４の間隔が狭い場合、曲折部２ｃ，４ｃによって部分的にインダクタ用ストリップライン２と３の間隔、並びに、３と４の間隔を広げることができる。
【００４０】
さらに、曲折部２ｃ，４ｃを間にして、接地端２ｂ，４ｂ側の部分１６のライン幅を、開放端２ａ，４ａ側の部分１５のライン幅より細くすることにより、ＬＣ共振器Ｑ１，Ｑ３のインダクタンス値やインピーダンスを任意に設計することができる。しかも、これにより、インダクタ用ストリップライン２，４の実効波長を長くできる（同じ周波数であれば、インダクタ用ストリップライン２，４の全長を短くできる）という効果がある。
【００４１】
また、高周波電流が大きく磁界が強くなる接地端２ｂ，４ｂ側の部分１６のライン幅を狭くすると、さらに電流が集中し、磁界が大きくなって、隣接するインダクタ用ストリップライン２と３、並びに、３と４のＭ結合が大きくなる。しかし、曲折部２ｃ，４ｃを形成することにより、インダクタ用ストリップライン２と３の間隔、並びに、３と４の間隔を部分的に広げることができ、最適なＭ結合量を得ることができる。
【００４２】
なお、インピーダンス調整は、インダクタ用ストリップライン２と４と引出電極１１，１２との接続位置を変えることでも可能である。
【００４３】
このように、バンドパスフィルタ１は、少ないＬＣ共振器の段数で、通過帯域近傍に大きな減衰極を得ることができる。図５はバンドパスフィルタ１の挿入損失特性（Ｓ２１）と入力反射損失特性（Ｓ１１）を示すグラフである。
【００４４】
なお、本発明は、前記実施形態に限定されるものではなく、その要旨の範囲内で種々に変更することができる。
【００４５】
例えば、図６の（Ａ）に示すように、インダクタ用ストリップライン３を表面に設けたセラミックシート２４を２枚重ねにしたり、（Ｂ）に示すように、インダクタ用ストリップライン２，４を表面に設けたセラミックシート２８を２枚重ねにしたりしてもよい。これにより、インダクタ用ストリップライン２，３，４のトータルの断面積が大きくなるので、Ｑ値が向上し、より低損失を実現することができる。
【００４６】
また、積層型ＬＣフィルタを製造する場合、電極を設けたセラミックシートを積み重ねた後、一体的に焼成する工法に必ずしも限定されない。セラミックシートは予め焼成されたものを用いてもよい。また、以下に説明する工法によって積層型ＬＣフィルタを製造してもよい。すなわち、印刷等の手法によりペースト状の誘電体材料を塗布して誘電体層を形成した後、その誘電体層の上からペースト状の導電性材料を塗布して電極を形成する。さらに、ペースト状の誘電体材料を上から塗布して誘電体層とする。こうして順に重ね塗りをすることにより、積層構造を有するＬＣフィルタが得られる。
【００４７】
【発明の効果】
以上の説明からも明らかなように、本発明によれば、積層体の端部に配置された一つのＬＣ共振器のインダクタ用ストリップラインが、隣接するＬＣ共振器のインダクタ用ストリップラインにインターデジタル結合しているため、通過帯域の近くに減衰極を形成することができる。さらに、隣り合うＬＣ共振器の位置を、積層体の厚み方向において異ならせることにより、隣り合うＬＣ共振器のインダクタ用ストリップライン間隔を変えることができる。この結果、両者の磁気結合（Ｍ結合）を変えることができ、減衰極の位置を任意に設計することが可能となる。
【００４８】
また、ＬＣ共振器の少なくとも一つを構成するインダクタ用ストリップラインに曲折部を形成することにより、ＬＣ共振器のインダクタンス値を任意に設計できる。しかも、曲折の大きさを変えることで、隣り合うＬＣ共振器のインダクタ用ストリップライン間隔が変更され、減衰極の位置を任意に設計することができる。さらに、この曲折部近傍を境にして接地端側のライン幅を開放端側のライン幅より細くすることにより、ＬＣ共振器のインダクタンス値やインピーダンスを任意に設計できる。この結果、低損失で高減衰を得ることができ、また、減衰極の位置やインピーダンスの設計の自由度が大きい積層型ＬＣフィルタを得ることができる。
【図面の簡単な説明】
【図１】本発明に係る積層型ＬＣフィルタの一つの実施形態の構成を示す分解斜視図。
【図２】図１に示した積層型ＬＣフィルタの外観を示す斜視図。
【図３】図２に示した積層型ＬＣフィルタの断面図。
【図４】図２に示した積層型ＬＣフィルタの等価回路図。
【図５】図２に示した積層型ＬＣフィルタの挿入損失特性（Ｓ２１）と入力反射損失特性（Ｓ１１）を示すグラフ。
【図６】他の実施形態を示す斜視図。
【図７】従来の積層型ＬＣフィルタの構成を示す分解斜視図。
【図８】図７に示した積層型ＬＣフィルタの外観を示す斜視図。
【図９】図７に示した積層型ＬＣフィルタの等価回路図。
【符号の説明】
１…積層型ＬＣフィルタ
２，３，４…インダクタ用ストリップライン
２ａ，３ａ，４ａ…開放端
２ｂ，３ｂ，４ｂ…接地端
２ｃ，４ｃ…曲折部
５ａ，５ｂ，６ａ，６ｂ，７ａ，７ｂ…コンデンサ電極
２１〜３０…セラミックシート
４０…積層体
Ｃ１〜Ｃ３…キャパシタンス
Ｌ１〜Ｌ３…インダクタンス
Ｍ…相互インダクタンス
Ｑ１〜Ｑ３…ＬＣ共振器

Claims

複数の誘電体層と一端が開放で他端が接地の複数のインダクタ用ストリップラインと複数のコンデンサ電極とを積み重ねて構成した積層体内部に、前記複数のインダクタ用ストリップラインがそれぞれ有しているインダクタンスと、前記複数のインダクタ用ストリップラインと前記複数のコンデンサ電極とが対向することにより形成される複数のキャパシタンスとで複数のＬＣ共振器が構成されており、
前記複数のＬＣ共振器のうち、前記積層体の一方端部に配置されたＬＣ共振器を構成する第１のインダクタ用ストリップラインは引出電極を介して入力端子電極に接続され、前記積層体の他方端部に配置されたＬＣ共振器を構成する第２のインダクタ用ストリップラインは引出電極を介して出力端子電極に接続され、
前記複数のＬＣ共振器のうち、前記入力端子電極および出力端子電極に接続されるＬＣ共振器とは異なるＬＣ共振器を構成する第３のインダクタ用ストリップラインを前記第１および第２のインダクタ用ストリップラインとは異なる誘電体層上に形成し、
前記第３のインダクタ用ストリップラインを前記第１のインダクタ用ストリップラインおよび前記第２のインダクタ用ストリップラインのうちのいずれか一方と前記積層体内に互いに平行に配置してコムライン結合させるとともに、他方とはインターデジタル結合させ、
前記第１のインダクタ用ストリップラインおよび前記第２のインダクタ用ストリップラインを形成した誘電体層と、前記第３のインダクタ用ストリップラインを形成した誘電体層とに挟まれる誘電体層上に前記第１のインダクタ用ストリップラインと前記第２のインダクタ用ストリップラインとを結合させる結合電極を形成し、
前記結合電極の一端および他端をそれぞれ前記第１および第２のインダクタ用ストリップラインと積層方向に対向するように配置し、前記積層体の主面から平面視したときに前記結合電極と前記第３のインダクタ用ストリップラインとが交差する部分における前記結合電極の電極幅を前記結合電極の一端および他端の電極幅よりも狭くなるように形成し、
前記第１および第２のインダクタ用ストリップラインのうち少なくとも一つがそれぞれの長手方向の途中に曲折部を有するとともに、前記曲折部近傍を境にして接地端側のライン幅が開放端側のライン幅より細いこと、
を特徴とする積層型ＬＣフィルタ。