JP4780476B2 - 電子部品 - Google Patents

Description

本発明は、積層基板内に設けられた共振器を備えた電子部品に関する。

ブルートゥース規格の通信装置や無線ＬＡＮ（ローカルエリアネットワーク）用の通信装置等の、近距離無線通信用の通信装置では、小型化、薄型化の要求が強いことから、それに用いられる電子部品の小型化、薄型化が要求されている。上記通信装置における電子部品の一つに、受信信号を濾波するバンドパスフィルタがある。このバンドパスフィルタにおいても、小型化、薄型化が要求されている。そこで、上記の通信装置における使用周波数帯域に対応でき、且つ小型化、薄型化を実現可能なバンドパスフィルタとして、例えば特許文献１ないし４に示されるように、積層基板における導体層を用いて構成された複数の共振器を備えた積層型のフィルタが提案されている。以下、共振器を構成する導体層を共振器用導体層という。

特許文献１には、少なくとも２つの共振器を備えた積層型バンドパスフィルタが記載されている。このバンドパスフィルタにおいて、各共振器は、短絡端と開放端の位置関係が互いに反対であって、積層方向に交互に配列された２種類の内部電極を有している。

特許文献２には、それぞれ複数のインダクタ用導体を有する複数個のフィルタを備えた積層型フィルタモジュールが記載されている。このモジュールにおいて、各フィルタは、インダクタ用導体を用いて構成された３つの共振器を有している。このモジュールでは、隣り合うフィルタのインダクタ用導体は、全長に渡って平行に並走する部分を有していない。

特許文献３の図７には、４つの共振器を備えたバンドパスフィルタが記載されている。このバンドパスフィルタにおいて、各共振器は、短絡端と開放端の位置関係が互いに反対であって、積層方向に交互に配列された２種類の静電容量形成電極を有している。また、特許文献３の図１には、３つの共振器Ｑ１、Ｑ２、Ｑ３を備えたバンドパスフィルタが記載されている。このバンドパスフィルタにおいて、共振器Ｑ１、Ｑ２、Ｑ３は、それぞれインダクタ用ストリップラインを有している。共振器Ｑ１、Ｑ２のインダクタ用ストリップラインはコムライン結合し、共振器Ｑ２、Ｑ３のインダクタ用ストリップラインはインターディジタル結合している。

特許文献４には、同じ誘電体層上に並べて配置された３個の共振器電極を備えた積層型バンドパスフィルタが記載されている。このバンドパスフィルタにおいて、３個の共振器電極は、コムライン型またはインターディジタル型に配置されている。

特開平９−１４８８０２号公報 特開２００１−１１９２０９号公報 特開２００５−１２２５８号公報 特開２００５−１５９５１２号公報

一般的に、複数の共振器を備えたバンドパスフィルタでは、共振器の数を多くすると、通過帯域幅が広くなると共に減衰極が急峻になる。

ところで、複数の共振器を備えた従来の積層型のバンドパスフィルタでは、小型化、薄型化する場合には、隣接する共振器間の距離を短くせざるを得ない。すると、隣接する共振器間の誘導性結合が強くなりすぎて、所望のバンドパスフィルタの特性を実現することが困難になるという問題が発生する。具体的には、隣接する共振器間の誘導性結合が強くなりすぎると、バンドパスフィルタの通過帯域幅が広くなりすぎることになる。

積層型のバンドパスフィルタにおいて、小型化、薄型化を妨げずに、隣接する共振器間の誘導性結合を小さくするために、共振器用導体層の幅を小さくして、その分、隣接する共振器間の距離を大きくすることが考えられる。しかし、そうすると、共振器のＱが小さくなるという問題が発生する。

共振器のＱを大きくするには、共振器用導体層の表面積を大きくすることが有効である。そこで、共振器のＱを低下させずに、隣接する共振器間の距離をある程度大きくするために、各共振器を、複数の共振器用導体層を用いて構成することが考えられる。この場合、特許文献１または特許文献３に記載されているように、短絡端と開放端の位置関係が互いに反対であって、積層方向に交互に配列された２種類の共振器用導体層を用いて、各共振器を構成することが考えられる。この場合、積層方向に交互に配列された２種類の共振器用導体層は、インターディジタル結合して、インダクタとキャパシタを含む共振器を構成する。

ところで、特許文献１に記載されている積層型バンドパスフィルタでは、入出力用外部電極に接続された引出し電極は、１つの内部電極に対して、容量性結合、誘導性結合または直接結合によって電気結合されている。また、特許文献３の図７に記載されているバンドパスフィルタでは、入力端子電極に接続された引出し電極と、出力端子電極に接続された引出し電極は、それぞれ、１つの静電容量形成電極に接続されている。このように、特許文献１または特許文献３では、短絡端と開放端の位置関係が互いに反対であって、積層方向に交互に配列された２種類の共振器用導体層のうちの一方の種類の１つの共振器用導体層に対して、信号の入力または出力のための端子を接続している。このような構成では、信号の入力または出力のための端子に接続された共振器のＱがあまり大きくならないという問題点があった。

本発明はかかる問題点に鑑みてなされたもので、その目的は、積層基板内に設けられた共振器を備えた電子部品であって、信号の入力と出力の少なくとも一方のために用いられる端子に接続された共振器のＱを大きくすることができるようにした電子部品を提供することにある。

本発明の第１の電子部品は、積層された複数の誘電体層を含む積層基板と、積層基板の外周部に配置され、信号の入力と出力の少なくとも一方のために用いられる端子と、積層基板内に設けられ、端子に接続された共振器とを備えている。共振器は、複数の第１の種類の共振器用導体層と、少なくとも１つの第２の種類の共振器用導体層とを有している。第１および第２の種類の共振器用導体層は、それぞれ短絡端と開放端とを含むと共に短絡端と開放端の位置関係が互いに反対であり、複数の誘電体層の積層方向に交互に配列されている。端子は、第１の種類の全ての共振器用導体層に直接接続されている。なお、本出願において、「直接接続されている」というのは、電磁界結合によらず、導体によって接続されていることを言う。

本発明の第１の電子部品において、共振器は、一端が開放され他端が短絡された１／４波長共振器であってもよい。

本発明の第２の電子部品は、積層された複数の誘電体層を含む積層基板と、積層基板の外周部に配置され、信号の入力のために用いられる入力端子と、積層基板の外周部に配置され、信号の出力のために用いられる出力端子と、積層基板内に設けられ、入力端子に接続された第１の共振器と、積層基板内に設けられ、出力端子に接続された第２の共振器とを備えている。第１の共振器は、複数の第１の種類の共振器用導体層と、少なくとも１つの第２の種類の共振器用導体層とを有している。第１および第２の種類の共振器用導体層は、それぞれ短絡端と開放端とを含むと共に短絡端と開放端の位置関係が互いに反対であり、複数の誘電体層の積層方向に交互に配列されている。入力端子は、第１の種類の全ての共振器用導体層に直接接続されている。第２の共振器は、複数の第３の種類の共振器用導体層と、少なくとも１つの第４の種類の共振器用導体層とを有している。第３および第４の種類の共振器用導体層は、それぞれ短絡端と開放端とを含むと共に短絡端と開放端の位置関係が互いに反対であり、複数の誘電体層の積層方向に交互に配列されている。出力端子は、第３の種類の全ての共振器用導体層に直接接続されている。

本発明の第２の電子部品において、第１および第２の共振器は、いずれも、一端が開放され他端が短絡された１／４波長共振器であってもよい。

また、本発明の第２の電子部品において、第１および第２の共振器は、回路構成上、入力端子と出力端子との間に設けられ、バンドパスフィルタの機能を実現してもよい。なお、本出願において、「回路構成上」という表現は、物理的な構成における配置ではなく、回路図上での配置を指すために用いている。

本発明の第１の電子部品では、信号の入力と出力の少なくとも一方のために用いられる端子が第１の種類の全ての共振器用導体層に直接接続されていることにより、端子に接続された共振器のＱを大きくすることが可能になるという効果を奏する。

本発明の第２の電子部品では、入力端子が第１の共振器における第１の種類の全ての共振器用導体層に直接接続され、出力端子が第２の共振器における第３の種類の全ての共振器用導体層に直接接続されていることにより、第１および第２の共振器のＱを大きくすることが可能になるという効果を奏する。

以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図３を参照して、本発明の一実施の形態に係る電子部品の回路構成について説明する。本実施の形態に係る電子部品１は、バンドパスフィルタの機能を有している。図３に示したように、電子部品１は、信号の入力のために用いられる入力端子２と、信号の出力のために用いられる出力端子３と、２つの共振器４，５と、キャパシタ１５とを備えている。

共振器４は、インダクタ１１とキャパシタ１３とを有している。共振器５は、インダクタ１２とキャパシタ１４とを有している。共振器４，５は互いに誘導性結合する。また、インダクタ１１，１２も互いに誘導性結合する。図３では、インダクタ１１，１２間の誘導性結合を、記号Ｍを付した曲線で表している。

インダクタ１１の一端とキャパシタ１３，１５の各一端は、入力端子２に接続されている。インダクタ１１の他端とキャパシタ１３の他端はグランドに接続されている。インダクタ１２の一端、キャパシタ１４の一端および出力端子３は、キャパシタ１５の他端に接続されている。インダクタ１２の他端とキャパシタ１４の他端はグランドに接続されている。

共振器４，５は、回路構成上、入力端子２と出力端子３との間に設けられ、バンドパスフィルタの機能を実現する。共振器４，５はいずれも、一端が開放され他端が短絡された１／４波長共振器である。共振器４，５は、それぞれ本発明における第１の共振器、第２の共振器に対応する。

本実施の形態に係る電子部品１では、入力端子２に信号が入力されると、そのうちの所定の周波数帯域内の周波数の信号が選択的に、共振器４，５を用いて構成されたバンドパスフィルタを通過し、出力端子３から出力される。

次に、図１および図２を参照して、電子部品１の構造の概略について説明する。図１は、電子部品１の主要部分を示す斜視図である。図２は、電子部品１の外観を示す斜視図である。

電子部品１は、電子部品１の構成要素を一体化するための積層基板２０を備えている。後で詳しく説明するが、積層基板２０は、積層された複数の誘電体層と複数の導体層とを含んでいる。インダクタ１１，１２は、それぞれ、積層基板２０内の複数の導体層を用いて構成されている。キャパシタ１３〜１５は、積層基板２０内の複数の導体層と１以上の誘電体層を用いて構成されている。

図２に示したように、積層基板２０は、外周部として上面２０Ａと底面２０Ｂと４つの側面２０Ｃ〜２０Ｆとを有する直方体形状をなしている。上面２０Ａと底面２０Ｂは平行であり、側面２０Ｃ，２０Ｄも平行であり、側面２０Ｅ，２０Ｆも平行である。側面２０Ｃ〜２０Ｆは、上面２０Ａおよび底面２０Ｂに対して垂直になっている。積層基板２０において、側面２０Ｅには入力端子２２が設けられ、側面２０Ｆには出力端子２３が設けられている。また、上面２０Ａには２つのグランド用端子２４，２５が設けられ、底面２０Ｂにはグランド用端子２６が設けられている。入力端子２２は図３における入力端子２に対応し、出力端子２３は図３における出力端子３に対応する。グランド用端子２４，２５，２６はグランドに接続される。

積層基板２０において、側面２０Ｃ，２０Ｄに垂直な方向が、複数の誘電体層の積層方向である。図１および図２において、記号Ｔを付した矢印は、複数の誘電体層の積層方向を表している。

次に、図４ないし図７を参照して、積層基板２０における誘電体層と導体層について詳しく説明する。図４において（ａ）〜（ｃ）は、それぞれ、上から１層目ないし３層目の誘電体層の上面を示している。図５において（ａ）〜（ｃ）は、それぞれ、上から４層目ないし６層目の誘電体層の上面を示している。図６において（ａ）〜（ｄ）は、それぞれ、上から７層目ないし１０層目の誘電体層の上面を示している。図７において（ａ）、（ｂ）は、それぞれ、上から１１層目、１２層目の誘電体層の上面を示している。図７において（ｃ）は、上から１２層目の誘電体層およびその下の導体層を、上から見た状態で表したものである。

図４（ａ）に示した１層目の誘電体層３１の上面には、グランド用導体層３１１が形成されている。この導体層３１１は、グランド用端子２４，２６に接続される。

図４（ｂ）に示した２層目の誘電体層３２の上面には、共振器用導体層３２１，３２２が形成されている。導体層３２１は、短絡端３２１ａと、その反対側の開放端３２１ｂとを含んでいる。短絡端３２１ａは、グランド用端子２６に接続される。導体層３２２は、短絡端３２２ａと、その反対側の開放端３２２ｂとを含んでいる。短絡端３２２ａは、グランド用端子２６に接続される。

図４（ｃ）に示した３層目の誘電体層３３の上面には、共振器用導体層３３１，３３２が形成されている。導体層３３１は、短絡端３３１ａと、その反対側の開放端３３１ｂとを含んでいる。短絡端３３１ａは、グランド用端子２４に接続される。また、導体層３３１は、インダクタ構成部３３１ｃと接続部３３１ｄとを含んでいる。インダクタ構成部３３１ｃは、短絡端３３１ａと開放端３３１ｂとを結ぶように、図４（ｃ）における上下方向に延びている。接続部３３１ｄは、インダクタ構成部３３１ｃと入力端子２２とを結ぶように図４（ｃ）における左右方向に延びている。接続部３３１ｄは、入力端子２２に接続される。導体層３３２は、短絡端３３２ａと、その反対側の開放端３３２ｂとを含んでいる。短絡端３３２ａは、グランド用端子２５に接続される。また、導体層３３２は、インダクタ構成部３３２ｃと接続部３３２ｄとを含んでいる。インダクタ構成部３３２ｃは、短絡端３３２ａと開放端３３２ｂとを結ぶように、図４（ｃ）における上下方向に延びている。接続部３３２ｄは、インダクタ構成部３３２ｃと出力端子２３とを結ぶように図４（ｃ）における左右方向に延びている。接続部３３２ｄは、出力端子２３に接続される。

図５（ａ）に示した４層目の誘電体層３４の上面には、共振器用導体層３４１，３４２が形成されている。導体層３４１は、短絡端３４１ａと、その反対側の開放端３４１ｂとを含んでいる。短絡端３４１ａは、グランド用端子２６に接続される。導体層３４２は、短絡端３４２ａと、その反対側の開放端３４２ｂとを含んでいる。短絡端３４２ａは、グランド用端子２６に接続される。

図５（ｂ）に示した５層目の誘電体層３５の上面には、共振器用導体層３５１，３５２が形成されている。導体層３５１は、短絡端３５１ａと、その反対側の開放端３５１ｂとを含んでいる。短絡端３５１ａは、グランド用端子２４に接続される。また、導体層３５１は、インダクタ構成部３５１ｃと接続部３５１ｄとを含んでいる。インダクタ構成部３５１ｃは、短絡端３５１ａと開放端３５１ｂとを結ぶように、図５（ｂ）における上下方向に延びている。接続部３５１ｄは、インダクタ構成部３５１ｃと入力端子２２とを結ぶように図５（ｂ）における左右方向に延びている。接続部３５１ｄは、入力端子２２に接続される。導体層３５２は、短絡端３５２ａと、その反対側の開放端３５２ｂとを含んでいる。短絡端３５２ａは、グランド用端子２５に接続される。また、導体層３５２は、インダクタ構成部３５２ｃと接続部３５２ｄとを含んでいる。インダクタ構成部３５２ｃは、短絡端３５２ａと開放端３５２ｂとを結ぶように、図５（ｂ）における上下方向に延びている。接続部３５２ｄは、インダクタ構成部３５２ｃと出力端子２３とを結ぶように図５（ｂ）における左右方向に延びている。接続部３５２ｄは、出力端子２３に接続される。

図５（ｃ）に示した６層目の誘電体層３６の上面には、共振器用導体層３６１，３６２が形成されている。導体層３６１は、短絡端３６１ａと、その反対側の開放端３６１ｂとを含んでいる。短絡端３６１ａは、グランド用端子２６に接続される。導体層３６２は、短絡端３６２ａと、その反対側の開放端３６２ｂとを含んでいる。短絡端３６２ａは、グランド用端子２６に接続される。

図６（ａ）に示した７層目の誘電体層３７の上面には、共振器用導体層３７１，３７２が形成されている。導体層３７１は、短絡端３７１ａと、その反対側の開放端３７１ｂとを含んでいる。短絡端３７１ａは、グランド用端子２４に接続される。また、導体層３７１は、インダクタ構成部３７１ｃと接続部３７１ｄとキャパシタ構成部３７１ｅとを含んでいる。インダクタ構成部３７１ｃは、短絡端３７１ａと開放端３７１ｂとを結ぶように、図６（ａ）における上下方向に延びている。接続部３７１ｄは、インダクタ構成部３７１ｃと入力端子２２とを結ぶように図６（ａ）における左右方向に延びている。接続部３７１ｄは、入力端子２２に接続される。キャパシタ構成部３７１ｅは、インダクタ構成部３７１ｃから、接続部３７１ｄとは反対側に延びている。導体層３７２は、短絡端３７２ａと、その反対側の開放端３７２ｂとを含んでいる。短絡端３７２ａは、グランド用端子２５に接続される。また、導体層３７２は、インダクタ構成部３７２ｃと接続部３７２ｄとを含んでいる。インダクタ構成部３７２ｃは、短絡端３７２ａと開放端３７２ｂとを結ぶように、図６（ａ）における上下方向に延びている。接続部３７２ｄは、インダクタ構成部３７２ｃと出力端子２３とを結ぶように図６（ａ）における左右方向に延びている。接続部３７２ｄは、出力端子２３に接続される。

図６（ｂ）に示した８層目の誘電体層３８の上面には、共振器用導体層３８１，３８２が形成されている。導体層３８１は、短絡端３８１ａと、その反対側の開放端３８１ｂとを含んでいる。短絡端３８１ａは、グランド用端子２６に接続される。導体層３８２は、短絡端３８２ａと、その反対側の開放端３８２ｂとを含んでいる。短絡端３８２ａは、グランド用端子２６に接続される。

図６（ｃ）に示した９層目の誘電体層３９の上面には、共振器用導体層３９１，３９２が形成されている。導体層３９１は、短絡端３９１ａと、その反対側の開放端３９１ｂとを含んでいる。短絡端３９１ａは、グランド用端子２４に接続される。また、導体層３９１は、インダクタ構成部３９１ｃと接続部３９１ｄとを含んでいる。インダクタ構成部３９１ｃは、短絡端３９１ａと開放端３９１ｂとを結ぶように、図６（ｃ）における上下方向に延びている。接続部３９１ｄは、インダクタ構成部３９１ｃと入力端子２２とを結ぶように図６（ｃ）における左右方向に延びている。接続部３９１ｄは、入力端子２２に接続される。導体層３９２は、短絡端３９２ａと、その反対側の開放端３９２ｂとを含んでいる。短絡端３９２ａは、グランド用端子２５に接続される。また、導体層３９２は、インダクタ構成部３９２ｃと接続部３９２ｄとキャパシタ構成部３９２ｅとを含んでいる。インダクタ構成部３９２ｃは、短絡端３９２ａと開放端３９２ｂとを結ぶように、図６（ｃ）における上下方向に延びている。接続部３９２ｄは、インダクタ構成部３９２ｃと出力端子２３とを結ぶように図６（ｃ）における左右方向に延びている。接続部３９２ｄは、出力端子２３に接続される。キャパシタ構成部３９２ｅは、インダクタ構成部３９２ｃから、接続部３９２ｄとは反対側に延びている。

図６（ｄ）に示した１０層目の誘電体層４０の上面には、共振器用導体層４０１，４０２が形成されている。導体層４０１は、短絡端４０１ａと、その反対側の開放端４０１ｂとを含んでいる。短絡端４０１ａは、グランド用端子２６に接続される。導体層４０２は、短絡端４０２ａと、その反対側の開放端４０２ｂとを含んでいる。短絡端４０２ａは、グランド用端子２６に接続される。

図７（ａ）に示した１１層目の誘電体層４１の上面には、共振器用導体層４１１，４１２が形成されている。導体層４１１は、短絡端４１１ａと、その反対側の開放端４１１ｂとを含んでいる。短絡端４１１ａは、グランド用端子２４に接続される。また、導体層４１１は、インダクタ構成部４１１ｃと接続部４１１ｄとを含んでいる。インダクタ構成部４１１ｃは、短絡端４１１ａと開放端４１１ｂとを結ぶように、図７（ａ）における上下方向に延びている。接続部４１１ｄは、インダクタ構成部４１１ｃと入力端子２２とを結ぶように図７（ａ）における左右方向に延びている。接続部４１１ｄは、入力端子２２に接続される。導体層４１２は、短絡端４１２ａと、その反対側の開放端４１２ｂとを含んでいる。短絡端４１２ａは、グランド用端子２５に接続される。また、導体層４１２は、インダクタ構成部４１２ｃと接続部４１２ｄとを含んでいる。インダクタ構成部４１２ｃは、短絡端４１２ａと開放端４１２ｂとを結ぶように、図７（ａ）における上下方向に延びている。接続部４１２ｄは、インダクタ構成部４１２ｃと出力端子２３とを結ぶように図７（ａ）における左右方向に延びている。接続部４１２ｄは、出力端子２３に接続される。

図７（ｂ）に示した１２層目の誘電体層４２の上面には、共振器用導体層４２１，４２２が形成されている。導体層４２１は、短絡端４２１ａと、その反対側の開放端４２１ｂとを含んでいる。短絡端４２１ａは、グランド用端子２６に接続される。導体層４２２は、短絡端４２２ａと、その反対側の開放端４２２ｂとを含んでいる。短絡端４２２ａは、グランド用端子２６に接続される。

図７（ｃ）に示したように、誘電体層４２の下面には、グランド用導体層４２３が形成されている。この導体層４２３は、グランド用端子２５，２６に接続される。

導体層３２１，３３１，３４１，３５１，３６１，３７１，３８１，３９１，４０１，４１１は、それぞれ短絡端と開放端とを含み、短絡端と開放端の位置関係が交互に反対になるように、複数の誘電体層の積層方向に配列されている。導体層３３１，３５１，３７１，３９１，４１１における短絡端と開放端の位置関係は同じである。これらの導体層３３１，３５１，３７１，３９１，４１１を第１の種類の共振器用導体層と呼ぶ。また、導体層３２１，３４１，３６１，３８１，４０１，４２１における短絡端と開放端の位置関係は同じである。これらの導体層３２１，３４１，３６１，３８１，４０１，４２１を第２の種類の共振器用導体層と呼ぶ。第１の種類の共振器用導体層である導体層３３１，３５１，３７１，３９１，４１１における短絡端と開放端の位置関係と、第２の種類の共振器用導体層である導体層３２１，３４１，３６１，３８１，４０１，４２１における短絡端と開放端の位置関係は、互いに反対である。従って、短絡端と開放端の位置関係が互いに反対である２種類の共振器用導体層、すなわち第１の種類の共振器用導体層と第２の種類の共振器用導体層は、異なる種類の共振器用導体層同士が互いに隣接するように、複数の誘電体層の積層方向に交互に配列されている。

また、第１の種類の共振器用導体層である導体層３３１，３５１，３７１，３９１，４１１は、それぞれ、入力端子２２に接続された接続部３３１ｄ，３５１ｄ，３７１ｄ，３９１ｄ，４１１ｄを含んでいる。従って、入力端子２２は、第１の種類の全ての共振器用導体層３３１，３５１，３７１，３９１，４１１に直接接続されている。

第１の種類の共振器用導体層である導体層３３１，３５１，３７１，３９１，４１１と、第２の種類の共振器用導体層である導体層３２１，３４１，３６１，３８１，４０１，４２１は、インターディジタル結合して、共振器４のインダクタ１１を構成する。また、導体層３１１，３２１，３３１，３４１，３５１，３６１，３７１，３８１，３９１，４０１，４１１，４２１とこれらの間の誘電体層は、共振器４のキャパシタ１３を構成する。

導体層３２２，３３２，３４２，３５２，３６２，３７２，３８２，３９２，４０２，４１２は、それぞれ短絡端と開放端とを含み、短絡端と開放端の位置関係が交互に反対になるように、複数の誘電体層の積層方向に配列されている。導体層３３２，３５２，３７２，３９２，４１２における短絡端と開放端の位置関係は同じである。これらの導体層３３２，３５２，３７２，３９２，４１２を第３の種類の共振器用導体層と呼ぶ。また、導体層３２２，３４２，３６２，３８２，４０２，４２２における短絡端と開放端の位置関係は同じである。これらの導体層３２２，３４２，３６２，３８２，４０２，４２２を第４の種類の共振器用導体層と呼ぶ。第３の種類の共振器用導体層である導体層３３２，３５２，３７２，３９２，４１２における短絡端と開放端の位置関係と、第４の種類の共振器用導体層である導体層３２２，３４２，３６２，３８２，４０２，４２２における短絡端と開放端の位置関係は、互いに反対である。従って、短絡端と開放端の位置関係が互いに反対である２種類の共振器用導体層、すなわち第３の種類の共振器用導体層と第４の種類の共振器用導体層は、異なる種類の共振器用導体層同士が互いに隣接するように、複数の誘電体層の積層方向に交互に配列されている。

また、第３の種類の共振器用導体層である導体層３３２，３５２，３７２，３９２，４１２は、それぞれ、出力端子２３に接続された接続部３３２ｄ，３５２ｄ，３７２ｄ，３９２ｄ，４１２ｄを含んでいる。従って、出力端子２３は、第３の種類の全ての共振器用導体層３３２，３５２，３７２，３９２，４１２に直接接続されている。

第３の種類の共振器用導体層である導体層３３２，３５２，３７２，３９２，４１２と、第４の種類の共振器用導体層である導体層３２２，３４２，３６２，３８２，４０２，４２２は、インターディジタル結合して、共振器５のインダクタ１２を構成する。また、導体層３２２，３３２，３４２，３５２，３６２，３７２，３８２，３９２，４０２，４１２，４２２，４２３とこれらの間の誘電体層は、共振器５のキャパシタ１４を構成する。

導体層３７１のキャパシタ構成部３７１ｅ、導体層３９２のキャパシタ構成部３９２ｅおよび誘電体層３７，３８は、図３におけるキャパシタ１５を構成する。

上述の１層目ないし１２層目の誘電体層３１〜４２および導体層が積層されて、図１および図２に示した積層基板２０が形成される。図２に示した端子２２〜２６は、この積層基板２０の外周部に形成される。

なお、本実施の形態において、積層基板２０としては、誘電体層の材料として樹脂、セラミック、あるいは両者を複合した材料を用いたもの等、種々のものを用いることができる。しかし、積層基板２０としては、特に、高周波特性に優れた低温同時焼成セラミック多層基板を用いることが好ましい。

本実施の形態では、共振器４，５は、それぞれ、インターディジタル結合する２種類の共振器用導体層によって構成されたインダクタ１１，１２を有している。本実施の形態では、共振器４，５の各インダクタが１つの共振器用導体層のみによって構成されている場合に比べて、インダクタ１１，１２のＱを大きくすることができ、その結果、共振器４，５のＱを大きくすることができる。

また、本実施の形態では、第１の種類の共振器用導体層である導体層３３１，３５１，３７１，３９１，４１１は、それぞれ、インダクタ構成部３３１ｃ，３５１ｃ，３７１ｃ，３９１ｃ，４１１ｃと入力端子２２とを接続する接続部３３１ｄ，３５１ｄ，３７１ｄ，３９１ｄ，４１１ｄを含んでいる。また、第３の種類の共振器用導体層である導体層３３２，３５２，３７２，３９２，４１２は、それぞれ、インダクタ構成部３３２ｃ，３５２ｃ，３７２ｃ，３９２ｃ，４１２ｃと出力端子２３とを接続する接続部３３２ｄ，３５２ｄ，３７２ｄ，３９２ｄ，４１２ｄを含んでいる。このように、インダクタ構成部と入力端子２２または出力端子２３とを接続部によって接続する構成とすることにより、電子部品１の設計段階において、入力端子２２または出力端子２３から見た共振器用導体層のインピーダンスの調整が容易になり、その結果、入力端子２２または出力端子２３における整合を図ることが容易になる。以下、このことを、第１のシミュレーションの結果を参照して説明する。

図８は、第１のシミュレーションで使用したモデルを示す説明図である。このモデルでは、短絡端５０ａと開放端５０ｂとを有する長さ３００μｍの共振器用導体層５０において、短絡端５０ａからＬμｍの位置に端子５１を接続している。共振器用導体層５０の長さは、端子５１に入力される信号の波長の１／４である。

ここで、図９を参照して、図８に示したモデルにおける端子５１から見た共振器用導体層５０のインピーダンスについて説明する。図９は、インピーダンスのスミス図表を簡略化して表したものである。図８に示したモデルにおいて、端子５１を短絡端５０ａに接続した場合、すなわちＬが０（μｍ）である場合には、原理的には、端子５１から見た共振器用導体層５０のインピーダンスＺinは、図９における点６１で表される。図９に示したスミス図表において、点６１はインピーダンスが０であることを表す。また、図８に示したモデルにおいて、端子５１を開放端５０ｂに接続した場合、すなわちＬが３００（μｍ）である場合には、原理的には、インピーダンスＺinは、図９における点６２で表される。図９に示したスミス図表において、点６２はインピーダンスが無限大であることを表す。図８に示したモデルにおいて、Ｌを０（μｍ）から３００（μｍ）まで変化させると、図９に示したスミス図表において、インピーダンスＺinを表す点は、点６１から点６２へ移動する。すなわち、Ｌを０（μｍ）から３００（μｍ）まで変化させると、インピーダンスＺinは、０から無限大まで変化する。

図１０は、第１のシミュレーションで求めた長さＬとインピーダンスＺinとの関係を示す特性図である。図１０から分かるように、図８に示したモデルでは、長さＬが大きくなるに従って、インピーダンスＺinが大きくなる。

上記の第１のシミュレーションの結果から分かるように、本実施の形態では、第１の種類の共振器用導体層において、短絡端と開放端の間で、インダクタ構成部に対する接続部の接続位置に変えることにより、入力端子２２から見た第１の種類の共振器用導体層のインピーダンスを変えることができる。同様に、本実施の形態では、第３の種類の共振器用導体層において、短絡端と開放端の間で、インダクタ構成部に対する接続部の接続位置に変えることにより、出力端子２３から見た第３の種類の共振器用導体層のインピーダンスを変えることができる。従って、本実施の形態によれば、電子部品１の設計段階において、入力端子２２または出力端子２３から見た共振器用導体層のインピーダンスの調整が容易になり、その結果、入力端子２２または出力端子２３における整合を図ることが容易になる。

なお、図４ないし図７では、第１または第３の種類の共振器用導体層において、接続部は、その一端部が短絡端と一致する位置に配置されている。しかし、上述の原理によって入力端子２２または出力端子２３から見た共振器用導体層のインピーダンスを調整するために、接続部を、短絡端と開放端の間の任意の位置においてインダクタ構成部に接続してもよい。

また、本実施の形態では、入力端子２２は、第１の種類の全ての共振器用導体層３３１，３５１，３７１，３９１，４１１に直接接続されている。同様に、出力端子２３は、第３の種類の全ての共振器用導体層３３２，３５２，３７２，３９２，４１２に直接接続されている。以下、これらによる効果について、第２のシミュレーションの結果を参照して説明する。

図１１ないし図１４は、第２のシミュレーションで使用した第１ないし第４のモデルを示す説明図である。第１ないし第４のモデルは、いずれも、第１の種類の共振器用導体層１１１，１１２，１１３，１１４と、第２の種類の共振器用導体層１２１，１２２，１２３とを有している。第１の種類の共振器用導体層と第２の種類の共振器用導体層は、異なる種類の共振器用導体層同士が互いに隣接するように、複数の誘電体層の積層方向に交互に配列されている。

図１１に示した第１のモデルでは、第１の種類の共振器用導体層１１１，１１２，１１３，１１４のうち、導体層１１２のみが、接続部１１２ｄを有し、入力端子２２に接続されている。

図１２に示した第２のモデルでは、第１の種類の共振器用導体層１１１，１１２，１１３，１１４のうち、導体層１１２，１１３のみが、それぞれ接続部１１２ｄ，１１３ｄを有し、入力端子２２に接続されている。

図１３に示した第３のモデルでは、第１の種類の共振器用導体層１１１，１１２，１１３，１１４のうち、導体層１１２，１１３，１１４のみが、それぞれ接続部１１２ｄ，１１３ｄ，１１４ｄを有し、入力端子２２に接続されている。

図１４に示した第４のモデルでは、第１の種類の全ての共振器用導体層１１１，１１２，１１３，１１４が、それぞれ接続部１１１ｄ，１１２ｄ，１１３ｄ，１１４ｄを有し、入力端子２２に接続されている。

第２のシミュレーションでは、上記の第１ないし第４のモデルについて、第１の種類の共振器用導体層と第２の種類の共振器用導体層によって構成されるインダクタの無負荷のＱ（以下、Ｑｕと記す。）を求めた。その結果を図１５に示す。図１５において、横軸の「引き出し数」というのは接続部の数を指す。従って、第１ないし第４のモデルにおける引き出し数は、それぞれ１，２，３，４である。図１５から、引き出し数が多くなるほど、インダクタのＱｕが大きくなることが分かる。特に、引き出し数が４の場合、すなわち、入力端子２２が第１の種類の全ての共振器用導体層に直接接続されている場合には、それ以外の場合に比べて、インダクタのＱｕが顕著に大きくなる。

第２のシミュレーションの結果から分かるように、本実施の形態によれば、入力端子２２が第１の種類の全ての共振器用導体層に直接接続されていることにより、第１および第２の種類の共振器用導体層によって構成されるインダクタのＱを大きくすることができ、その結果、入力端子２２に接続された共振器４のＱを大きくすることが可能になる。

同様に、本実施の形態によれば、出力端子２３が第３の種類の全ての共振器用導体層に直接接続されていることにより、第３および第４の種類の共振器用導体層によって構成されるインダクタのＱを大きくすることができ、その結果、出力端子２３に接続された共振器５のＱを大きくすることが可能になる。

本実施の形態に係る電子部品１は、例えば、通過帯域がおよそ２．４〜２．５ＧＨｚのバンドパスフィルタとして機能するように設計される。なお、２．４〜２．５ＧＨｚという周波数帯域は、ブルートゥース規格の通信装置や無線ＬＡＮ用の通信装置において用いられるバンドパスフィルタの通過帯域に対応する。図１６は、シミュレーションによって得られた本実施の形態に係る電子部品１の通過・減衰特性の一例を示している。このシミュレーションでは、電子部品１は、通過帯域がおよそ２．４〜２．５ＧＨｚのバンドパスフィルタとして機能するように設計されている。

なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、本発明において、第１の種類の共振器用導体層と第３の種類の共振器用導体層は、それぞれ複数必要であるが、第２の種類の共振器用導体層と第４の種類の共振器用導体層は、それぞれ１つであってもよい。

また、本発明の電子部品は、バンドパスフィルタに限らず、１以上の共振器を備えた電子部品全般に適用することができる。例えば、本発明に係る電子部品は、１つの共振器と、この共振器に接続され、信号の入力および出力のために用いられる端子とを備えたノッチフィルタであってもよい。また、本発明に係る電子部品は、隣接する２つの共振器同士が誘導性結合するように積層基板内に設けられた３つ以上の共振器を備えていてもよい。

本発明の電子部品は、ブルートゥース規格の通信装置や無線ＬＡＮ用の通信装置において用いられるフィルタ、特にバンドパスフィルタとして有用である。

本発明の一実施の形態に係る電子部品の主要部分を示す斜視図である。 本発明の一実施の形態に係る電子部品の外観を示す斜視図である。 本発明の一実施の形態に係る電子部品の回路構成を示す回路図である。 本発明の一実施の形態における積層基板の１層目ないし３層目の誘電体層の上面を示す説明図である。 本発明の一実施の形態における積層基板の４層目ないし６層目の誘電体層の上面を示す説明図である。 本発明の一実施の形態における積層基板の７層目ないし１０層目の誘電体層の上面を示す説明図である。 本発明の一実施の形態における積層基板の１１層目および１２層目の誘電体層の上面および１２層目の誘電体層の下面を示す説明図である。 第１のシミュレーションで使用したモデルを示す説明図である。 インピーダンスのスミス図表を簡略化して表す説明図である。 第１のシミュレーションの結果を示す特性図である。 第２のシミュレーションで使用した第１のモデルを示す説明図である。 第２のシミュレーションで使用した第２のモデルを示す説明図である。 第２のシミュレーションで使用した第３のモデルを示す説明図である。 第２のシミュレーションで使用した第４のモデルを示す説明図である。 第２のシミュレーションの結果を示す特性図である。 本発明の一実施の形態に係る電子部品の通過・減衰特性を示す特性図である。

符号の説明

１…電子部品、２…入力端子、３…出力端子、４，５…共振器、１１，１２…インダクタ、１３〜１５…キャパシタ、２０…積層基板、３３１，３５１，３７１，３９１，４１１…第１の種類の共振器用導体層、３２１，３４１，３６１，３８１，４０１，４２１…第２の種類の共振器用導体層、３３２，３５２，３７２，３９２，４１２…第３の種類の共振器用導体層、３２２，３４２，３６２，３８２，４０２，４２２…第４の種類の共振器用導体層。

Claims (4)

1. 積層された複数の誘電体層を含む積層基板と、
   前記積層基板の外周部に配置され、信号の入力のために用いられる入力端子と、
   前記積層基板の外周部に配置され、信号の出力のために用いられる出力端子と、
   前記積層基板内に設けられ、前記入力端子に接続された第１の共振器と、
   前記積層基板内に設けられ、前記出力端子に接続された第２の共振器と、
   一端が前記入力端子に接続され、他端が前記出力端子に接続されたキャパシタとを備えた電子部品であって、
   前記第１の共振器は、複数の第１の種類の共振器用導体層と、少なくとも１つの第２の種類の共振器用導体層とを有し、前記第１および第２の種類の共振器用導体層は、それぞれ短絡端と開放端とを含むと共に前記短絡端と開放端の位置関係が互いに反対であり、前記複数の誘電体層の積層方向に交互に配列され、
   前記入力端子は、前記第１の種類の全ての共振器用導体層に直接接続され、
   前記第２の共振器は、複数の第３の種類の共振器用導体層と、少なくとも１つの第４の種類の共振器用導体層とを有し、前記第３および第４の種類の共振器用導体層は、それぞれ短絡端と開放端とを含むと共に前記短絡端と開放端の位置関係が互いに反対であり、前記複数の誘電体層の積層方向に交互に配列され、
   前記出力端子は、前記第３の種類の全ての共振器用導体層に直接接続され、
   前記第１の種類の共振器用導体層の１つは、第１のインダクタ構成部および第１のキャパシタ構成部を含み、
   前記第３の種類の共振器用導体層の１つは、第２のインダクタ構成部および第２のキャパシタ構成部を含み、
   前記第１のインダクタ構成部および第１のキャパシタ構成部を含む第１の種類の共振器用導体層と前記第２のインダクタ構成部および第２のキャパシタ構成部を含む第３の種類の共振器用導体層は、互いに異なる誘電体層の上に配置され、
   前記第１のインダクタ構成部と第２のインダクタ構成部は、それらの間の誘電体層を介して対向しておらず、前記第１のキャパシタ構成部と第２のキャパシタ構成部は、それらの間の誘電体層を介して対向しており、
   前記キャパシタは、前記第１のキャパシタ構成部と第２のキャパシタ構成部とそれらの間の誘電体層とによって構成されていることを特徴とする電子部品。
2. 前記第１および第２の共振器は、いずれも、一端が開放され他端が短絡された１／４波長共振器であることを特徴とする請求項１記載の電子部品。
3. 前記第１および第２の共振器は、回路構成上、前記入力端子と出力端子との間に設けられ、バンドパスフィルタの機能を実現することを特徴とする請求項１または２記載の電子部品。
4. 前記積層基板の外周部は、前記複数の誘電体層の各面に対して垂直な底面を有し、
   電子部品は、更に、前記底面に設けられたグランド用端子を備え、
   前記第１ないし第４の種類の全ての共振器用導体層は、前記グランド用端子に対して垂直であることを特徴とする請求項１ないし３のいずれかに記載の電子部品。

Images