[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、本発明の第1の実施の形態に係る積層型電子部品の構成について説明する。図1は、本実施の形態に係る積層型電子部品の構造を示す斜視図である。
図1に示したように、本実施の形態に係る積層型電子部品1は、積層体50を備えている。後で詳しく説明するが、積層体50は、積層された複数の誘電体層と複数の導体層とを含んでいる。
ここで、図1に示したように、X方向、Y方向およびZ方向を定義する。X方向、Y方向およびZ方向は、互いに直交する。本実施の形態では、複数の誘電体層の積層方向に平行な方向をZ方向とする。
積層体50は、直方体形状を有している。積層体50は、Z方向における積層体50の両端に位置する底面50Aおよび上面50Bと、底面50Aと上面50Bを接続する4つの側面50C,50D,50E,50Fを有している。側面50C,50Dは、Y方向における積層体50の両端に位置している。側面50E,50Fは、X方向における積層体50の両端に位置している。
積層型電子部品1は、積層体50の底面50Aに配置された第1の入出力端子11、第2の入出力端子12およびグランド導体層13を備えている。グランド導体層13は、グランドに接続される。
図2は、本実施の形態に係る積層型電子部品1の回路構成を示す回路図である。図2に示したように、積層型電子部品1は、更に、第1の帯域阻止フィルタ20Aと、第2の帯域阻止フィルタ20Bと、1つのフィルタ部30とを備えている。第1および第2の帯域阻止フィルタ20A,20Bおよびフィルタ部30は、積層体50を用いて構成されている。フィルタ部30は、第1および第2の帯域阻止フィルタ20A,20Bに電気的に接続されている。フィルタ部30は、帯域阻止フィルタ以外の何らかのフィルタである。本実施の形態では特に、フィルタ部30は、バンドパスフィルタである。
フィルタ部30は、回路構成上、第1の入出力端子11に最も近い第1の入出力端30aと、回路構成上、第2の入出力端子12に最も近い第2の入出力端30bとを有している。第1の帯域阻止フィルタ20Aは、回路構成上、第1の入出力端子11とフィルタ部30の第1の入出力端30aとの間に設けられている。第2の帯域阻止フィルタ20Bは、回路構成上、第2の入出力端子12とフィルタ部30の第2の入出力端30bとの間に設けられている。
フィルタ部30は、電磁結合する2つの共振器31,32と、2つのキャパシタ33,34と、1つのインダクタ35とを有している。共振器31,32の各々は、回路構成上、互いに反対側に位置する第1端と第2端を有している。回路構成上、キャパシタ33はフィルタ部30の第1の入出力端30aと共振器31の第1端との間に設けられ、キャパシタ34はフィルタ部30の第2の入出力端30bと共振器32の第1端との間に設けられている。共振器31,32の第2端は互いに電気的に接続されている。回路構成上、インダクタ35は、共振器31,32の第2端とグランドとの間に設けられている。インダクタ35は、共振器31,32間の磁気結合の大きさを調整する役割を有している。
第1の帯域阻止フィルタ20Aは、第1の入出力端20Aaと、第2の入出力端20Abと、第1の入出力端20Aaと第2の入出力端20Abとを接続する接続経路21Aと、接続経路21Aに結合した共振器22Aとを有している。共振器22Aは、本発明における第1の共振器に対応する。第1の入出力端20Aaは第1の入出力端子11に電気的に接続され、第2の入出力端20Abはフィルタ部30の第1の入出力端30aに電気的に接続されている。接続経路21Aは、インピーダンス変成器24Aを含んでいる。インピーダンス変成器24Aは、インピーダンス整合のための伝送線路である。
共振器22Aは、第1の帯域阻止フィルタ20Aにおける第1の分布定数線路を構成する第1の導体線路23Aを含んでいる。インピーダンス変成器24Aは、第1の帯域阻止フィルタ20Aにおける第2の分布定数線路を構成する第2の導体線路25Aと、第2の導体線路25Aに直列に接続されたスルーホール線路部26Aとを含んでいる。第1の導体線路23Aと第2の導体線路25Aの各々は、積層体50の複数の導体層のうちの少なくとも1つによって構成されている。スルーホール線路部26Aは、積層体50内に設けられた少なくとも1つのスルーホールを含んでいる。
第1の導体線路23Aは、回路構成上、接続経路21Aに最も近い第1端23Aaと、回路構成上、接続経路21Aから最も遠い第2端23Abとを有している。
第2の導体線路25Aは、回路構成上、第1の入出力端20Aaに最も近い第1端25Aaと、回路構成上、第1の入出力端20Aaから最も遠い第2端25Abとを有している。
帯域阻止フィルタ20Aは、更に、共振器22Aを接続経路21Aに結合させるためのキャパシタ27Aを有している。接続経路21Aに対する共振器22Aの結合の強さは、キャパシタ27Aのキャパシタンスによって調整することができる。
キャパシタ27Aは、回路構成上、互いに反対側に位置する第1端27Aaと第2端27Abを有している。キャパシタ27Aの第1端27Aaは、接続経路21Aに電気的に接続されている。キャパシタ27Aの第2端27Abは、第1の導体線路23Aの第1端23Aaに電気的に接続されている。第1の導体線路23Aの第2端23Abは、グランドに接続されている。
スルーホール線路部26Aは、回路構成上、互いに反対側に位置する第1端26Aaと第2端26Abを有している。キャパシタ27Aの第1端27Aaは、スルーホール線路部26Aの第1端26Aaに電気的に接続されている。キャパシタ27Aの第1端27Aaとスルーホール線路部26Aの第1端26Aaは、第1の入出力端20Aaに電気的に接続されている。
スルーホール線路部26Aの第2端26Abは、第2の導体線路25Aの第1端25Aaに電気的に接続されている。第2の導体線路25Aの第2端25Abは、第2の入出力端20Abに電気的に接続されている。
第2の帯域阻止フィルタ20Bは、第1の入出力端20Baと、第2の入出力端20Bbと、第1の入出力端20Baと第2の入出力端20Bbとを接続する接続経路21Bと、接続経路21Bに結合した共振器22Bとを有している。共振器22Bは、本発明における第1の共振器に対応する。第1の入出力端20Baは第2の入出力端子12に電気的に接続され、第2の入出力端20Bbはフィルタ部30の第2の入出力端30bに電気的に接続されている。接続経路21Bは、インピーダンス変成器24Bを含んでいる。インピーダンス変成器24Bは、インピーダンス整合のための伝送線路である。
共振器22Bは、第2の帯域阻止フィルタ20Bにおける第1の分布定数線路を構成する第1の導体線路23Bを含んでいる。インピーダンス変成器24Bは、第2の帯域阻止フィルタ20Bにおける第2の分布定数線路を構成する第2の導体線路25Bと、第2の導体線路25Bに直列に接続されたスルーホール線路部26Bとを含んでいる。第1の導体線路23Bと第2の導体線路25Bの各々は、積層体50の複数の導体層のうちの少なくとも1つによって構成されている。スルーホール線路部26Bは、積層体50内に設けられた少なくとも1つのスルーホールを含んでいる。
第1の導体線路23Bは、回路構成上、接続経路21Bに最も近い第1端23Baと、回路構成上、接続経路21Bから最も遠い第2端23Bbとを有している。
第2の導体線路25Bは、回路構成上、第1の入出力端20Baに最も近い第1端25Baと、回路構成上、第1の入出力端20Baから最も遠い第2端25Bbとを有している。
帯域阻止フィルタ20Bは、更に、共振器22Bを接続経路21Bに結合させるためのキャパシタ27Bを有している。接続経路21Bに対する共振器22Bの結合の強さは、キャパシタ27Bのキャパシタンスによって調整することができる。
キャパシタ27Bは、回路構成上、互いに反対側に位置する第1端27Baと第2端27Bbを有している。キャパシタ27Bの第1端27Baは、接続経路21Bに電気的に接続されている。キャパシタ27Bの第2端27Bbは、第1の導体線路23Bの第1端23Baに電気的に接続されている。第1の導体線路23Bの第2端23Bbは、グランドに接続されている。
スルーホール線路部26Bは、回路構成上、互いに反対側に位置する第1端26Baと第2端26Bbを有している。キャパシタ27Bの第1端27Baは、スルーホール線路部26Bの第1端26Baに電気的に接続されている。キャパシタ27Bの第1端27Baとスルーホール線路部26Bの第1端26Baは、第1の入出力端20Baに電気的に接続されている。
スルーホール線路部26Bの第2端26Bbは、第2の導体線路25Bの第1端25Baに電気的に接続されている。第2の導体線路25Bの第2端25Bbは、第2の入出力端20Bbに電気的に接続されている。
本実施の形態では、共振器22A,22Bは、いずれも1/4波長共振器である。共振器22Aの共振周波数は、第1の帯域阻止フィルタ20Aの阻止帯域の中心周波数と一致するかそれに近い周波数である。共振器22Bの共振周波数は、第2の帯域阻止フィルタ20Bの阻止帯域の中心周波数と一致するかそれに近い周波数である。
共振器22Aの共振周波数は、キャパシタ27Aのキャパシタンスを考慮して決定される。この場合、キャパシタ27Aがない場合と比べて、同じ共振周波数が得られる第1の導体線路23Aの長さは短くなる。そのため、第1の導体線路23Aの長さは、第1の帯域阻止フィルタ20Aの阻止帯域の中心周波数に対応する波長の1/4よりも短い。
同様に、共振器22Bの共振周波数は、キャパシタ27Bのキャパシタンスを考慮して決定される。この場合、キャパシタ27Bがない場合と比べて、同じ共振周波数が得られる第1の導体線路23Bの長さは短くなる。そのため、第1の導体線路23Bの長さは、第2の帯域阻止フィルタ20Bの阻止帯域の中心周波数に対応する波長の1/4よりも短い。
なお、第1の帯域阻止フィルタ20Aの阻止帯域と第2の帯域阻止フィルタ20Bの阻止帯域は、一致していてもよいし、異なっていてもよい。
インピーダンス変成器24Aにおける最短の電流経路の長さと、インピーダンス変成器24Bにおける最短の電流経路の長さは、いずれも、バンドパスフィルタであるフィルタ部30の通過帯域の中心周波数に対応する波長の1/4またはそれに近い長さである。
本実施の形態では、バンドパスフィルタであるフィルタ部30の通過帯域と第1の帯域阻止フィルタ20Aの阻止帯域と第2の帯域阻止フィルタ20Bの阻止帯域は、いずれも、10〜30GHzの準ミリ波帯または30〜300GHzのミリ波帯に存在している。また、第1の帯域阻止フィルタ20Aの阻止帯域と第2の帯域阻止フィルタ20Bの阻止帯域は、いずれも、フィルタ部30の通過帯域よりも高い周波数領域に存在している。積層型電子部品1全体は、バンドパスフィルタの機能を有している。
次に、図3ないし図10を参照して、積層体50を構成する複数の誘電体層と、この複数の誘電体層に形成された複数の導体層および複数のスルーホールの構成について説明する。積層体50は、積層された16層の誘電体層を有している。以下、この16層の誘電体層を、下から順に1層目ないし16層目の誘電体層と呼ぶ。
図3は、1層目の誘電体層51のパターン形成面を示している。誘電体層51のパターン形成面には、第1の入出力端子11と第2の入出力端子12とグランド導体層13が形成されている。
また、誘電体層51には、第1の入出力端子11に接続されたスルーホール51T1と、第2の入出力端子12に接続されたスルーホール51T2と、グランド導体層13に接続された41個のスルーホールが形成されている。グランド導体層13に接続された41個のスルーホールは、第1の帯域阻止フィルタ20Aに属するスルーホール51T3と、第2の帯域阻止フィルタ20Bに属するスルーホール51T4と、フィルタ部30に属する6つのスルーホール51T5と、33個のグランド用スルーホールからなる。図3において、33個のグランド用スルーホールは、符号が付与されていない円で表している。
図4は、2層目の誘電体層52のパターン形成面を示している。誘電体層52のパターン形成面には、キャパシタ用の導体層521,522と、導体層523,524が形成されている。導体層521,522,523,524には、それぞれ図3に示したスルーホール51T1,51T2,51T3,51T4が接続されている。
また、誘電体層52には、スルーホール線路部用のスルーホール52T1,52T2と、スルーホール52T3,52T4が形成されている。スルーホール52T1,52T2,52T3,52T4は、それぞれ導体層521,522,523,524に接続されている。
誘電体層52には、更に、図3に示した6つのスルーホール51T5に接続された6つのスルーホール52T5と、図3に示した33個のグランド用スルーホールに接続された33個のグランド用スルーホールが形成されている。図4において、33個のグランド用スルーホールは、符号が付与されていない二重円で表している。これは、図5ないし図9においても同様である。
図5は、3層目の誘電体層53のパターン形成面を示している。誘電体層53のパターン形成面には、導体層531,532が形成されている。
導体層531は、キャパシタ構成部531Cと共振器構成部531Rとを有している。キャパシタ構成部531Cは、誘電体層52を介して、図4に示した導体層521に対向している。共振器構成部531Rは、X方向に長い形状を有している。共振器構成部531Rは、X方向の両端に位置する第1端と第2端を有している。共振器構成部531Rの第1端は、キャパシタ構成部531Cに接続されている。共振器構成部531Rの第2端の近傍の部分には、図4に示したスルーホール52T3が接続されている。
導体層532は、キャパシタ構成部532Cと共振器構成部532Rとを有している。キャパシタ構成部532Cは、誘電体層52を介して、図4に示した導体層522に対向している。共振器構成部532Rは、X方向に長い形状を有している。共振器構成部532Rは、X方向の両端に位置する第1端と第2端を有している。共振器構成部532Rの第1端は、キャパシタ構成部532Cに接続されている。共振器構成部532Rの第2端の近傍の部分には、図4に示したスルーホール52T4が接続されている。
また、誘電体層53には、スルーホール線路部用のスルーホール53T1,53T2が形成されている。スルーホール53T1,53T2には、それぞれ図4に示したスルーホール52T1,52T2が接続されている。
誘電体層53には、更に、図4に示した6つのスルーホール52T5に接続された6つのスルーホール53T5と、図4に示した33個のグランド用スルーホールに接続された33個のグランド用スルーホールが形成されている。
図6は、4層目ないし6層目の誘電体層54〜56のパターン形成面を示している。誘電体層54〜56の各々には、スルーホール線路部用のスルーホール54T1,54T2と、6つのスルーホール54T5と、33個のグランド用スルーホールが形成されている。
4層目の誘電体層54に形成されたスルーホール54T1,54T2には、それぞれ図5に示したスルーホール53T1,53T2が接続されている。4層目の誘電体層54に形成された6つのスルーホール54T5には、図5に示した6つのスルーホール53T5が接続されている。4層目の誘電体層54に形成された33個のグランド用スルーホールには、図5に示した33個のグランド用スルーホールが接続されている。誘電体層54〜56では、上下に隣接するスルーホール同士が互いに接続されている。
図7は、7層目の誘電体層57のパターン形成面を示している。誘電体層57のパターン形成面には、スルーホール線路部用の導体層571,572と、キャパシタ用の導体層573,574が形成されている。導体層571,572には、それぞれ6層目の誘電体層56(図6参照)に形成されたスルーホール54T1,54T2が接続されている。
また、誘電体層57には、導体層571に接続されたスルーホール57T1と、導体層572に接続されたスルーホール57T2と、6つのスルーホール57T5と、33個のグランド用スルーホールが形成されている。6つのスルーホール57T5には、6層目の誘電体層56(図6参照)に形成された6つのスルーホール54T5が接続されている。誘電体層57に形成された33個のグランド用スルーホールには、6層目の誘電体層56(図6参照)に形成された33個のグランド用スルーホールが接続されている。
図8は、8層目の誘電体層58のパターン形成面を示している。誘電体層58のパターン形成面には、導体層581,582,583が形成されている。導体層581は、第1の帯域阻止フィルタ20Aにおける第2の導体線路25Aを構成する。導体層582は、第2の帯域阻止フィルタ20Bにおける第2の導体線路25Bを構成する。
導体層581,582は、いずれもX方向に長い形状を有している。導体層581は、X方向の両端に位置する第1端581aと第2端581bを有している。第1端581aは、第2の導体線路25Aの第1端25Aaに対応する。第2端581bは、第2の導体線路25Aの第2端25Abに対応する。導体層582は、X方向の両端に位置する第1端582aと第2端582bを有している。第1端582aは、第2の導体線路25Bの第1端25Baに対応する。第2端582bは、第2の導体線路25Bの第2端25Bbに対応する。
図7に示したスルーホール57T1は、導体層581の第1端581aの近傍の部分に接続されている。図7に示したスルーホール57T2は、導体層582の第1端582aの近傍の部分に接続されている。
導体層583は、共振器31を構成する共振器構成部583Aと、共振器32を構成する共振器構成部583Bと、共振器構成部583A,583Bを連結する連結部583Cとを有している。図8では、連結部583Cと共振器構成部583Aの境界と、連結部583Cと共振器構成部583Bの境界を、それぞれ点線で示している。
図7に示した導体層573の一部は、誘電体層57を介して、導体層581の第2端581bの近傍の部分に対向している。導体層573の他の一部は、誘電体層57を介して、共振器構成部583Aの一部に対向している。
図7に示した導体層574の一部は、誘電体層57を介して、導体層582の第2端582bの近傍の部分に対向している。導体層574の他の一部は、誘電体層57を介して、共振器構成部583Bの一部に対向している。
また、誘電体層58には、導体層583の連結部583Cに接続された6つのスルーホール58T5と、33個のグランド用スルーホールが形成されている。6つのスルーホール58T5には、図7に示した6つのスルーホール57T5が接続されている。誘電体層58に形成された33個のグランド用スルーホールには、図7に示した誘電体層57に形成された33個のグランド用スルーホールが接続されている。
図9は、9層目ないし14層目の誘電体層59〜64のパターン形成面を示している。誘電体層59〜64の各々には、6つのスルーホール59T5と、33個のグランド用スルーホールが形成されている。
9層目の誘電体層59に形成された6つのスルーホール59T5には、図8に示した6つのスルーホール58T5が接続されている。9層目の誘電体層59に形成された33個のグランド用スルーホールには、図8に示した33個のグランド用スルーホールが接続されている。誘電体層58〜64では、上下に隣接するスルーホール同士が互いに接続されている。
図10は、15層目の誘電体層65のパターン形成面を示している。誘電体層65には、グランド導体層651が形成されている。14層目の誘電体層64(図9参照)に形成された6つのスルーホール59T5と33個のグランド用スルーホールは、グランド導体層651に接続されている。
図示しないが、16層目の誘電体層のパターン形成面には、マークとして用いられる導体層が形成されている。
積層体50は、1層目の誘電体層51のパターン形成面が底面50Aになるように、1層目ないし15層目の誘電体層51〜65および16層目の誘電体層が積層されて構成される。16層目の誘電体層におけるパターン形成面とは反対側の面は、積層体50の上面50Bになる。
以下、図2に示した積層型電子部品1の回路の構成要素と、図3ないし図10に示した積層体50の構成要素との対応関係について説明する。
始めに、第1の帯域阻止フィルタ20Aに関して説明する。キャパシタ27Aは、図4に示した導体層521と、図5に示した導体層531のキャパシタ構成部531Cと、これらの間の誘電体層52によって構成されている。導体層521は、スルーホール51T1を介して第1の入出力端子11に接続されている。
共振器22Aの第1の導体線路23Aは、図5に示した導体層531の共振器構成部531Rによって構成されている。共振器構成部531Rの第1端は、キャパシタ構成部531Cに接続されている。共振器構成部531Rの第2端の近傍の部分は、スルーホール52T3、導体層523およびスルーホール51T3を介して図3に示したグランド導体層13に接続されている。
スルーホール線路部26Aは、スルーホール52T1,53T1と、誘電体層54〜56に形成された3つのスルーホール54T1と、導体層571と、スルーホール57T1によって構成されている。スルーホール52T1,53T1と3つのスルーホール54T1は、それらの中心軸が同一直線上にあるように配置されて、図1に示したスルーホール列26ATを構成している。スルーホール52T1は、キャパシタ27Aを構成する導体層521に接続されている。
図3に示した第1の入出力端子11とスルーホール51T1との接続点が、図2に示した第1の入出力端20Aaに対応する。
第2の導体線路25Aは、図8に示した導体層581によって構成されている。導体層581の第1端581aの近傍の部分は、スルーホール線路部26Aの端に位置するスルーホール57T1に接続されている。
導体層581の第2端581bの近傍の部分は、図2に示した第2の入出力端20Abに対応する。
次に、第2の帯域阻止フィルタ20Bに関して説明する。キャパシタ27Bは、図4に示した導体層522と、図5に示した導体層532のキャパシタ構成部532Cと、これらの間の誘電体層52によって構成されている。導体層522は、スルーホール51T2を介して第2の入出力端子12に接続されている。
共振器22Bの第1の導体線路23Bは、図5に示した導体層532の共振器構成部532Rによって構成されている。共振器構成部532Rの第1端は、キャパシタ構成部532Cに接続されている。共振器構成部532Rの第2端の近傍の部分は、スルーホール52T4、導体層524およびスルーホール51T4を介して図3に示したグランド導体層13に接続されている。
スルーホール線路部26Bは、スルーホール52T2,53T2と、誘電体層54〜56に形成された3つのスルーホール54T2と、導体層572と、スルーホール57T2によって構成されている。スルーホール52T2,53T2と3つのスルーホール54T2は、それらの中心軸が同一直線上にあるように配置されて、図1に示したスルーホール列26BTを構成している。スルーホール52T2は、キャパシタ27Bを構成する導体層522に接続されている。
図3に示した第2の入出力端子12とスルーホール51T2との接続点が、図2に示した第1の入出力端20Baに対応する。
第2の導体線路25Bは、図8に示した導体層582によって構成されている。導体層582の第1端582aの近傍の部分は、スルーホール線路部26Bの端に位置するスルーホール57T2に接続されている。
導体層582の第2端582bの近傍の部分は、図2に示した第2の入出力端20Bbに対応する。
次に、フィルタ部30に関して説明する。共振器31は、図8に示した導体層583の共振器構成部583Aによって構成されている。共振器32は、導体層583の共振器構成部583Bによって構成されている。インダクタ35は、導体層583の連結部583Cと、スルーホール51T5,52T5,53T5,54T5,57T5,58T5,59T5によって構成されている。
図7に示した導体層573の一部は、誘電体層57を介して、図8に示した導体層581の第2端581bの近傍の部分に対向し、導体層573の他の一部は、誘電体層57を介して、共振器構成部583Aの一部に対向している。これにより、キャパシタ33が構成されている。
同様に、図7に示した導体層574の一部は、誘電体層57を介して、図8に示した導体層582の第2端582bの近傍の部分に対向し、導体層574の他の一部は、誘電体層57を介して、共振器構成部583Bの一部に対向している。これにより、キャパシタ34が構成されている。
グランド導体層13,651と複数のグランド用スルーホールは、互いに電気的に接続され、グランド部を構成している。第1の導体線路23A,23B、第2の導体線路25A,25Bおよび共振器31,32は、グランド部によって囲まれている。第1の帯域阻止フィルタ20Aにおける第1の分布定数線路は、第1の導体線路23Aとグランド部とによって構成されている。第1の帯域阻止フィルタ20Aにおける第2の分布定数線路は、第2の導体線路25Aとグランド部とによって構成されている。第2の帯域阻止フィルタ20Bにおける第1の分布定数線路は、第1の導体線路23Bとグランド部とによって構成されている。第2の帯域阻止フィルタ20Bにおける第2の分布定数線路は、第2の導体線路25Bとグランド部とによって構成されている。
次に、本実施の形態に係る積層型電子部品1の作用および効果について説明する。積層型電子部品1は、第1の帯域阻止フィルタ20Aと、第2の帯域阻止フィルタ20Bと、バンドパスフィルタであるフィルタ部30とを備えている。回路構成上、第1の帯域阻止フィルタ20Aは、第1の入出力端子11とフィルタ部30の間に配置され、第2の帯域阻止フィルタ20Bは、第2の入出力端子12とフィルタ部30の間に配置されている。
フィルタ部30の通過帯域と第1の帯域阻止フィルタ20Aの阻止帯域と第2の帯域阻止フィルタ20Bの阻止帯域は、いずれも、10〜30GHzの準ミリ波帯または30〜300GHzのミリ波帯に存在している。第1の帯域阻止フィルタ20Aの阻止帯域と第2の帯域阻止フィルタ20Bの阻止帯域は、いずれも、フィルタ部30の通過帯域よりも高い周波数領域に存在している。本実施の形態に係る積層型電子部品1によれば、第1および第2の帯域阻止フィルタ20A,20Bを含まない場合に比べて、通過帯域よりも高周波側の阻止帯域における減衰特性が優れたバンドパスフィルタを実現することができる。
第1の帯域阻止フィルタ20Aにおいて、共振器22Aは第1の分布定数線路を構成する第1の導体線路23Aを含み、インピーダンス変成器24Aは第2の分布定数線路を構成する第2の導体線路25Aを含んでいる。同様に、第2の帯域阻止フィルタ20Bにおいて、共振器22Bは第1の分布定数線路を構成する第1の導体線路23Bを含み、インピーダンス変成器24Bは第2の分布定数線路を構成する第2の導体線路25Bを含んでいる。導体線路23A,25A,23B,25Bは、LC回路に用いられる渦巻き形状のインダクタに比べて、積層体50を用いて精度よく作製することが可能である。そのため、本実施の形態によれば、第1および第2の帯域阻止フィルタ20A,20Bの特性のばらつきを抑制することができる。
また、インピーダンス変成器24Aは、第2の導体線路25Aの他に、第2の導体線路25Aに直列に接続されたスルーホール線路部26Aを含んでいる。スルーホール線路部26Aは、積層体50内に設けられた少なくとも1つのスルーホールを含んでいる。同様に、インピーダンス変成器24Bは、第2の導体線路25Bの他に、第2の導体線路25Bに直列に接続されたスルーホール線路部26Bを含んでいる。スルーホール線路部26Bは、積層体50内に設けられた少なくとも1つのスルーホールを含んでいる。本実施の形態によれば、複数のスルーホールを含む積層体50の構造上の特徴を活かして、インピーダンス変成器24A,24Bを容易に設計および作製することができる。
ところで、阻止帯域が準ミリ波帯やミリ波帯に存在する帯域阻止フィルタを、積層体を用いて構成されたLC回路によって実現する場合には、インダクタを構成する導体層と他の導体層との間に浮遊のキャパシタンスが顕著に発生する。そのため、実際に作製されたインダクタの特性は、集中定数素子として設計されたインダクタの特性とは大きく異なる場合がある。その結果、実際に製造された帯域阻止フィルタの特性が設計された帯域阻止フィルタの特性と大きく異なる場合がある。
これに対し、本実施の形態では、共振器22Aとインピーダンス変成器24Aは、第1および第2の導体線路23A,25Aに沿って分布するキャパシタンスを考慮して設計される。同様に、共振器22Bとインピーダンス変成器24Bは、第1および第2の導体線路23B,25Bに沿って分布するキャパシタンスを考慮して設計される。そのため、本実施の形態によれば、実際に製造された帯域阻止フィルタ20A,20Bの特性が設計された帯域阻止フィルタ20A,20Bの特性と大きく異なることを防止することができる。
以上のことから、本実施の形態によれば、積層体50を用いて構成され、阻止帯域が準ミリ波帯やミリ波帯に存在する帯域阻止フィルタ20A,20Bを容易に実現することが可能になる。
また、本実施の形態によれば、インピーダンス変成器24A,24Bを、それぞれスルーホールを含まない構成にした場合に比べて、積層体50を小型化することができる。
また、本実施の形態によれば、インピーダンス変成器24Aが第2の導体線路25Aとスルーホール線路部26Aを含み、インピーダンス変成器24Bが第2の導体線路25Bとスルーホール線路部26Bを含むことにより、インピーダンス変成器24A,24Bのそれぞれにおける最短の電流経路の長さを容易に調整することが可能になる。以下、これについて、図11ないし図13を参照して説明する。図11ないし図13は、それぞれ、インピーダンス変成器24Aの構造の第1ないし第3の例を示す側面図である。
図11に示した第1の例は、スルーホール52T1,53T1,54T1,57T1と導体層571,581が、図4ないし図8に示した通りの配置になっている例である。この第1の例では、スルーホール52T1,53T1と3つのスルーホール54T1は、それらの中心軸が同一直線上にあるように配置されている。スルーホール57T1は、その中心軸が、スルーホール52T1,53T1と3つのスルーホール54T1の中心軸とは同一直線上にないように配置されている。スルーホール57T1の中心軸は、スルーホール52T1,53T1と3つのスルーホール54T1の中心軸よりも、導体層581の第2端581bにより近い位置にある。
図12に示した第2の例では、6層目の誘電体層56のパターン形成面に導体層561が設けられている。また、誘電体層56に、スルーホール54T1の代わりに、導体層561に接続されたスルーホール56T1が形成されている。スルーホール56T1は、導体層571に接続されている。また、5層目の誘電体層55に形成されたスルーホール54T1は、導体層561に接続されている。
第2の例では、スルーホール52T1,53T1と2つのスルーホール54T1は、それらの中心軸が同一直線上にあるように配置されている。また、第2の例では、第1の例に比べて、スルーホール57T1の中心軸は、導体層581の第2端581bにより近い位置にある。また、スルーホール56T1の中心軸は、スルーホール52T1,53T1と2つのスルーホール54T1の中心軸よりも、導体層581の第2端581bにより近く、スルーホール57T1の中心軸よりも、導体層581の第2端581bからより遠い位置にある。また、第2の例では、第1の例に比べて、導体層581が短い。
図13に示した第3の例では、導体層571が設けられておらず、スルーホール線路部26Aを構成するスルーホール52T1,53T1,54T1,57T1の全てが、それらの中心軸が同一直線上にあるように配置されている。また、第3の例では、第1の例に比べて、導体層581が長い。
第1ないし第3の例では、インピーダンス変成器24Aの一方の端にあるスルーホール52T1の位置と、インピーダンス変成器24Aの他方の端にある導体層581の第2端581bの位置は変わっていない。
インピーダンス変成器24Aにおける最短の電流経路の長さは、第2の例では第1の例よりも短く、第3の例では第1の例よりも長い。
第1ないし第3の例から理解されるように、本実施の形態では、スルーホール線路部26Aを構成する複数のスルーホールのうちの少なくとも1つの位置を変えることによって、インピーダンス変成器24Aの両端の物理的な位置を変えることなく、インピーダンス変成器24Aにおける最短の電流経路の長さを容易に調整することができる。これにより、本実施の形態によれば、わずかな設計の変更によって、インピーダンス変成器24Aの特性を容易に調整することができる。インピーダンス変成器24Bについても同様である。
次に、積層型電子部品1の特性の一例について説明する。図14は、積層型電子部品1の特性の一例を示している。具体的には、図14は、積層型電子部品1の挿入損失の周波数特性と反射損失の周波数特性を示している。以下、挿入損失の値と反射損失の値を総称して減衰量と言う。図14において、横軸は周波数を示し、縦軸は減衰量を示している。図14では、挿入損失の周波数特性を、符号71ILを付した曲線で示し、反射損失の周波数特性を、符号71RLを付した曲線で示している。
図15は、積層型電子部品1の特性と、積層型電子部品1内のフィルタ部30の特性を示している。図15において、横軸は周波数を示し、縦軸は挿入損失を示している。図15では、積層型電子部品1の挿入損失の周波数特性を、符号71ILを付した曲線で示し、フィルタ部30の挿入損失の周波数特性を、符号72ILを付した曲線で示している。
図15から理解されるように、本実施の形態に係る積層型電子部品1によれば、第1および第2の帯域阻止フィルタ20A,20Bを含まない場合に比べて、通過帯域よりも高周波側の阻止帯域における減衰特性が優れたバンドパスフィルタを実現することができる。
[第2の実施の形態]
次に、本発明の第2の実施の形態に係る積層型電子部品について説明する。図16は、本実施の形態に係る積層型電子部品81の構造を示す斜視図である。図17は、本実施の形態に係る積層型電子部品81の回路構成を示す回路図である。
以下、本実施の形態に係る積層型電子部品81が第1の実施の形態に係る積層型電子部品1と異なる点について説明する。積層型電子部品81では、共振器22A,22Bは、いずれも1/2波長共振器である。第1の導体線路23Aの第2端23Abと、第1の導体線路23Bの第2端23Bbは、いずれも、グランドに接続されずに開放されている。
共振器22Aの共振周波数は、第1の帯域阻止フィルタ20Aの阻止帯域の中心周波数と一致するかそれに近い周波数である。共振器22Bの共振周波数は、第2の帯域阻止フィルタ20Bの阻止帯域の中心周波数と一致するかそれに近い周波数である。
共振器22Aの共振周波数は、キャパシタ27Aのキャパシタンスを考慮して決定される。この場合、キャパシタ27Aがない場合と比べて、同じ共振周波数が得られる第1の導体線路23Aの長さは短くなる。そのため、第1の導体線路23Aの長さは、第1の帯域阻止フィルタ20Aの阻止帯域の中心周波数に対応する波長の1/2よりも短い。
同様に、共振器22Bの共振周波数は、キャパシタ27Bのキャパシタンスを考慮して決定される。この場合、キャパシタ27Bがない場合と比べて、同じ共振周波数が得られる第1の導体線路23Bの長さは短くなる。そのため、第1の導体線路23Bの長さは、第2の帯域阻止フィルタ20Bの阻止帯域の中心周波数に対応する波長の1/2よりも短い。
次に、図18ないし図25を参照して、本実施の形態における積層体50を構成する複数の誘電体層と、この複数の誘電体層に形成された複数の導体層および複数のスルーホールの構成について説明する。第1の実施の形態と同様に、積層体50は、1層目ないし16層目の誘電体層を有している。
図18は、1層目の誘電体層51のパターン形成面を示している。誘電体層51のパターン形成面には、第1の実施の形態と同様に、第1の入出力端子11と第2の入出力端子12とグランド導体層13が形成されている。
また、誘電体層51には、第1の入出力端子11に接続されたスルーホール51T1と、第2の入出力端子12に接続されたスルーホール51T2と、グランド導体層13に接続された39個のスルーホールが形成されている。グランド導体層13に接続された39個のスルーホールは、フィルタ部30に属する6つのスルーホール51T5と、33個のグランド用スルーホールからなる。図18において、33個のグランド用スルーホールは、符号が付与されていない円で表している。
図19は、2層目の誘電体層52のパターン形成面を示している。誘電体層52のパターン形成面には、キャパシタ用の導体層521,522が形成されている。導体層521,522には、それぞれ図18に示したスルーホール51T1,51T2が接続されている。
また、誘電体層52には、スルーホール線路部用のスルーホール52T1,52T2が形成されている。スルーホール52T1,52T2は、それぞれ導体層521,522に接続されている。
誘電体層52には、更に、図18に示した6つのスルーホール51T5に接続された6つのスルーホール52T5と、図18に示した33個のグランド用スルーホールに接続された33個のグランド用スルーホールが形成されている。図19において、33個のグランド用スルーホールは、符号が付与されていない二重円で表している。これは、図20ないし図24においても同様である。
図20は、3層目の誘電体層53のパターン形成面を示している。誘電体層53のパターン形成面には、導体層531,532が形成されている。
導体層531は、キャパシタ構成部531Cと共振器構成部531Rとを有している。キャパシタ構成部531Cは、誘電体層52を介して、図19に示した導体層521に対向している。共振器構成部531Rは、X方向に長い形状を有している。共振器構成部531Rは、X方向の両端に位置する第1端と第2端を有している。共振器構成部531Rの第1端は、キャパシタ構成部531Cに接続されている。
導体層532は、キャパシタ構成部532Cと共振器構成部532Rとを有している。キャパシタ構成部532Cは、誘電体層52を介して、図19に示した導体層522に対向している。共振器構成部532Rは、X方向に長い形状を有している。共振器構成部532Rは、X方向の両端に位置する第1端と第2端を有している。共振器構成部532Rの第1端は、キャパシタ構成部532Cに接続されている。
また、誘電体層53には、スルーホール線路部用のスルーホール53T1,53T2が形成されている。スルーホール53T1,53T2には、それぞれ図19に示したスルーホール52T1,52T2が接続されている。
誘電体層53には、更に、図19に示した6つのスルーホール52T5に接続された6つのスルーホール53T5と、図19に示した33個のグランド用スルーホールに接続された33個のグランド用スルーホールが形成されている。
図21は、4層目ないし6層目の誘電体層54〜56のパターン形成面を示している。誘電体層54〜56の各々には、スルーホール線路部用のスルーホール54T1,54T2と、6つのスルーホール54T5と、33個のグランド用スルーホールが形成されている。
4層目の誘電体層54に形成されたスルーホール54T1,54T2には、それぞれ図20に示したスルーホール53T1,53T2が接続されている。4層目の誘電体層54に形成された6つのスルーホール54T5には、図20に示した6つのスルーホール53T5が接続されている。4層目の誘電体層54に形成された33個のグランド用スルーホールには、図20に示した33個のグランド用スルーホールが接続されている。誘電体層54〜56では、上下に隣接するスルーホール同士が互いに接続されている。
図22は、7層目の誘電体層57のパターン形成面を示している。誘電体層57のパターン形成面には、スルーホール線路部用の導体層571,572と、キャパシタ用の導体層573,574が形成されている。導体層571,572には、それぞれ6層目の誘電体層56(図21参照)に形成されたスルーホール54T1,54T2が接続されている。
また、誘電体層57には、導体層571に接続されたスルーホール57T1と、導体層572に接続されたスルーホール57T2と、6つのスルーホール57T5と、33個のグランド用スルーホールが形成されている。6つのスルーホール57T5には、6層目の誘電体層56(図21参照)に形成された6つのスルーホール54T5が接続されている。誘電体層57に形成された33個のグランド用スルーホールには、6層目の誘電体層56(図21参照)に形成された33個のグランド用スルーホールが接続されている。
図23は、8層目の誘電体層58のパターン形成面を示している。誘電体層58のパターン形成面には、第1の実施の形態と同様の導体層581,582,583が形成されている。
図22に示したスルーホール57T1は、導体層581の第1端581aの近傍の部分に接続されている。図22に示したスルーホール57T2は、導体層582の第1端582aの近傍の部分に接続されている。
図22に示した導体層573の一部は、誘電体層57を介して、導体層581の第2端581bの近傍の部分に対向している。導体層573の他の一部は、誘電体層57を介して、共振器構成部583Aの一部に対向している。
図22に示した導体層574の一部は、誘電体層57を介して、導体層582の第2端582bの近傍の部分に対向している。導体層574の他の一部は、誘電体層57を介して、共振器構成部583Bの一部に対向している。
また、誘電体層58には、導体層583の連結部583Cに接続された6つのスルーホール58T5と、33個のグランド用スルーホールが形成されている。6つのスルーホール58T5には、図22に示した6つのスルーホール57T5が接続されている。誘電体層58に形成された33個のグランド用スルーホールには、図22に示した誘電体層57に形成された33個のグランド用スルーホールが接続されている。
図24は、9層目ないし14層目の誘電体層59〜64のパターン形成面を示している。誘電体層59〜64の各々には、6つのスルーホール59T5と、33個のグランド用スルーホールが形成されている。
9層目の誘電体層59に形成された6つのスルーホール59T5には、図23に示した6つのスルーホール58T5が接続されている。9層目の誘電体層59に形成された33個のグランド用スルーホールには、図23に示した33個のグランド用スルーホールが接続されている。誘電体層58〜64では、上下に隣接するスルーホール同士が互いに接続されている。
図25は、15層目の誘電体層65のパターン形成面を示している。誘電体層65には、グランド導体層651が形成されている。14層目の誘電体層64(図24参照)に形成された6つのスルーホール59T5と33個のグランド用スルーホールは、グランド導体層651に接続されている。
図示しないが、16層目の誘電体層のパターン形成面には、マークとして用いられる導体層が形成されている。
積層体50は、1層目の誘電体層51のパターン形成面が底面50Aになるように、1層目ないし15層目の誘電体層51〜65および16層目の誘電体層が積層されて構成される。16層目の誘電体層におけるパターン形成面とは反対側の面は、積層体50の上面50Bになる。
共振器22Aの第1の導体線路23Aは、図20に示した導体層531の共振器構成部531Rによって構成されている。共振器構成部531Rの第1端は、キャパシタ構成部531Cに接続されている。共振器構成部531Rの第2端は開放されている。
共振器22Bの第1の導体線路23Bは、図20に示した導体層532の共振器構成部532Rによって構成されている。共振器構成部532Rの第1端は、キャパシタ構成部532Cに接続されている。共振器構成部532Rの第2端は開放されている。
グランド導体層13,651と複数のグランド用スルーホールは、互いに電気的に接続され、グランド部を構成している。第1の導体線路23A,23Bは、グランド部によって囲まれている。第1の帯域阻止フィルタ20Aにおける第1の分布定数線路は、第1の導体線路23Aとグランド部とによって構成されている。第2の帯域阻止フィルタ20Bにおける第1の分布定数線路は、第1の導体線路23Bとグランド部とによって構成されている。
次に、積層型電子部品81の特性の一例について説明する。図26は、積層型電子部品81の特性の一例を示している。具体的には、図26は、積層型電子部品81の挿入損失の周波数特性と反射損失の周波数特性を示している。図26において、横軸は周波数を示し、縦軸は減衰量を示している。図26では、挿入損失の周波数特性を、符号91ILを付した曲線で示し、反射損失の周波数特性を、符号91RLを付した曲線で示している。
本実施の形態におけるその他の構成、作用および効果は、第1の実施の形態と同様である。
[第3の実施の形態]
次に、本発明の第3の実施の形態に係る積層型電子部品について説明する。図27は、本実施の形態に係る積層型電子部品101の構造を示す斜視図である。図28は、図27に示した積層型電子部品101の断面図である。図29は、本実施の形態に係る積層型電子部品101の回路構成を示す回路図である。
図27および図28に示したように、本実施の形態に係る積層型電子部品101は、積層体150を備えている。後で詳しく説明するが、積層体150は、積層された複数の誘電体層と複数の導体層とを含んでいる。
ここで、図27に示したように、X方向、Y方向およびZ方向を定義する。X方向、Y方向およびZ方向は、互いに直交する。本実施の形態では、複数の誘電体層の積層方向に平行な方向を、Z方向とする。
積層体150は、直方体形状を有している。積層体150は、Z方向における積層体150の両端に位置する底面150Aおよび上面150Bと、底面150Aと上面150Bを接続する4つの側面150C,150D,150E,150Fを有している。側面150C,150Dは、Y方向における積層体150の両端に位置している。側面150E,150Fは、X方向における積層体150の両端に位置している。
積層型電子部品101は、積層体150の底面150Aに配置された第1の入出力端子111、第2の入出力端子112およびグランド導体層113を備えている。グランド導体層113は、グランドに接続される。
積層型電子部品101は、積層体150を用いて構成された帯域阻止フィルタ120を備えている。積層型電子部品101は、帯域阻止フィルタ120以外のフィルタを含んでいない。
図29に示したように、帯域阻止フィルタ120は、第1の入出力端120aと、第2の入出力端120bと、第1の入出力端120aと第2の入出力端120bとを接続する接続経路121とを有している。第1の入出力端120aは、第1の入出力端子111によって構成されている。第2の入出力端120bは、第2の入出力端子112によって構成されている。
帯域阻止フィルタ120は、更に、接続経路121に結合した複数の共振器を有している。本実施の形態では特に、帯域阻止フィルタ120は、3つの共振器122A,122B,122Cを有している。3つの共振器122A,122B,122Cは、それぞれ接続点130A,130B,130Cにおいて接続経路121に結合している。回路構成上、接続点130Bは、接続点130A,130Cの間に位置している。
共振器122A,122Cは、本発明における第1の共振器に対応する。共振器122Bは、本発明における第2の共振器に対応する。接続点130A,130Cは、本発明における第1点に対応する。接続点130Bは、本発明における第2点に対応する。
帯域阻止フィルタ120は、更に、共振器122Aを接続経路121に結合させるためのキャパシタ127Aと、共振器122Bを接続経路121に結合させるためのキャパシタ127Bと、共振器122Cを接続経路121に結合させるためのキャパシタ127Cとを有している。接続経路121に対する共振器122A,122B,122Cの結合の強さは、それぞれキャパシタ127A,127B,127Cのキャパシタンスによって調整することができる。
共振器122A,122Cは、それぞれ第1の分布定数線路を構成する第1の導体線路123A,123Cを含んでいる。第1の導体線路123A,123Cの各々は、積層体150の複数の導体層のうちの少なくとも1つによって構成されている。
導体線路123Aは、回路構成上、接続経路121に最も近い第1端123Aaと、回路構成上、接続経路121から最も遠い第2端123Abとを有している。導体線路123Cは、回路構成上、接続経路121に最も近い第1端123Caと、回路構成上、接続経路121から最も遠い第2端123Cbとを有している。
キャパシタ127Aは、回路構成上、互いに反対側に位置する第1端127Aaと第2端127Abを有している。キャパシタ127Aの第1端127Aaは、接続経路121の接続点130Aに電気的に接続されている。キャパシタ127Aの第2端127Abは、導体線路123Aの第1端123Aaに電気的に接続されている。導体線路123Aの第2端123Abは、グランドに接続されている。
キャパシタ127Cは、回路構成上、互いに反対側に位置する第1端127Caと第2端127Cbを有している。キャパシタ127Cの第1端127Caは、接続経路121の接続点130Cに電気的に接続されている。キャパシタ127Cの第2端127Cbは、導体線路123Cの第1端123Caに電気的に接続されている。導体線路123Cの第2端123Cbは、グランドに接続されている。
共振器122Bは、スルーホール列122BTによって構成されている。スルーホール列122BTは、直列に接続された複数のスルーホールによって構成されている。共振器122Bは、回路構成上、接続経路121に最も近い第1端122Baと、回路構成上、接続経路121から最も遠い第2端122Bbとを有している。回路構成上、キャパシタ127Bは、共振器122Bの第1端122Baと接続点130Bとの間に設けられている。共振器122Bの第2端122Bbはグランドに接続されている。
接続経路121は、2つのインピーダンス変成器124A,124Bを含んでいる。インピーダンス変成器124Aは、回路構成上、接続点130A,130Bの間に配置されている。インピーダンス変成器124Bは、回路構成上、接続点130B,130Cの間に配置されている。
インピーダンス変成器124Aは、第2の分布定数線路を構成する第2の導体線路125Aと、第2の導体線路125Aに直列に接続されたスルーホール線路部126Aとを含んでいる。インピーダンス変成器124Bは、第2の分布定数線路を構成する第2の導体線路125Bと、第2の導体線路125Bに直列に接続されたスルーホール線路部126Bとを含んでいる。
第2の導体線路125A,125Bの各々は、積層体150の複数の導体層のうちの少なくとも1つによって構成されている。スルーホール線路部126A,126Bの各々は、積層体150内に設けられた少なくとも1つのスルーホールを含んでいる。
キャパシタ127Aの第1端127Aaとスルーホール線路部126Aの第1端126Aaは、第1の入出力端120aに電気的に接続されている。スルーホール線路部126Aの第2端126Abは、第2の導体線路125Aの第1端125Aaに電気的に接続されている。第2の導体線路125Aの第2端125Abは、接続点130Bに電気的に接続されている。
キャパシタ127Bの第1端127Baとスルーホール線路部126Bの第1端126Baは、第2の入出力端120bに電気的に接続されている。スルーホール線路部126Bの第2端126Bbは、第2の導体線路125Bの第1端125Baに電気的に接続されている。第2の導体線路125Bの第2端125Bbは、接続点130Bに電気的に接続されている。
本実施の形態では、共振器122A,122B,122Cは、いずれも1/4波長共振器である。共振器122A,122B,122Cの各々の共振周波数は、帯域阻止フィルタ120の阻止帯域の中心周波数と一致するかそれに近い周波数である。本実施の形態では、帯域阻止フィルタ120の阻止帯域は、10〜30GHzの準ミリ波帯または30〜300GHzのミリ波帯に存在している。
共振器122A,122B,122Cの共振周波数は、それぞれキャパシタ127A,127B,127Cのキャパシタンスを考慮して決定される。この場合、キャパシタ127A,127Cがない場合と比べて、同じ共振周波数が得られる第1の導体線路123A,123Cの各々の長さは短くなる。そのため、第1の導体線路123A,123Cの各々の長さは、帯域阻止フィルタ120の阻止帯域の中心周波数に対応する波長の1/4よりも短い。また、キャパシタ127Bがない場合と比べて、同じ共振周波数が得られるスルーホール列122BTの長さは短くなる。そのため、スルーホール列122BTの長さは、帯域阻止フィルタ120の阻止帯域の中心周波数に対応する波長の1/4よりも短い。
次に、図30ないし図37を参照して、積層体150を構成する複数の誘電体層と、この複数の誘電体層に形成された複数の導体層および複数のスルーホールの構成について説明する。積層体150は、積層された16層の誘電体層を有している。以下、この16層の誘電体層を、下から順に1層目ないし16層目の誘電体層と呼ぶ。
図30は、1層目の誘電体層151のパターン形成面を示している。誘電体層151のパターン形成面には、第1の入出力端子111と第2の入出力端子112とグランド導体層113が形成されている。
また、誘電体層151には、第1の入出力端子111に接続されたスルーホール151T1と、第2の入出力端子112に接続されたスルーホール151T2と、グランド導体層113に接続された27個のスルーホールが形成されている。グランド導体層113に接続された27個のスルーホールは、スルーホール151T3,151T4,151T5と、24個のグランド用スルーホールからなる。図30において、24個のグランド用スルーホールは、符号が付与されていない円で表している。
図31は、2層目の誘電体層152のパターン形成面を示している。誘電体層152のパターン形成面には、キャパシタ用の導体層1521,1522と、導体層1523,1524が形成されている。導体層1521,1522,1523,1524には、それぞれ図30に示したスルーホール151T1,151T2,151T3,151T4が接続されている。
また、誘電体層152には、スルーホール線路部用のスルーホール152T1,152T2と、スルーホール152T3,152T4,152T5が形成されている。スルーホール152T1,152T2,152T3,152T4は、それぞれ導体層1521,1522,1523,1524に接続されている。スルーホール152T5には、図30に示したスルーホール151T5が接続されている。
誘電体層152には、更に、図30に示した24個のグランド用スルーホールに接続された24個のグランド用スルーホールが形成されている。図31において、24個のグランド用スルーホールは、符号が付与されていない二重円で表している。これは、図32ないし図36においても同様である。
図32は、3層目の誘電体層153のパターン形成面を示している。誘電体層153のパターン形成面には、導体層1531,1532が形成されている。
導体層1531は、キャパシタ構成部1531Cと共振器構成部1531Rとを有している。キャパシタ構成部1531Cは、誘電体層152を介して、図31に示した導体層1521に対向している。共振器構成部1531Rは、X方向に長い形状を有している。共振器構成部1531Rは、X方向の両端に位置する第1端と第2端を有している。共振器構成部1531Rの第1端は、キャパシタ構成部1531Cに接続されている。共振器構成部1531Rの第2端の近傍の部分には、図31に示したスルーホール152T3が接続されている。
導体層1532は、キャパシタ構成部1532Cと共振器構成部1532Rとを有している。キャパシタ構成部1532Cは、誘電体層152を介して、図31に示した導体層1522に対向している。共振器構成部1532Rは、X方向に長い形状を有している。共振器構成部1532Rは、X方向の両端に位置する第1端と第2端を有している。共振器構成部1532Rの第1端は、キャパシタ構成部1532Cに接続されている。共振器構成部1532Rの第2端の近傍の部分には、図31に示したスルーホール152T4が接続されている。
また、誘電体層153には、スルーホール線路部用のスルーホール153T1,153T2が形成されている。スルーホール153T1,153T2には、それぞれ図31に示したスルーホール152T1,152T2が接続されている。
また、誘電体層153には、図31に示したスルーホール152T5に接続されたスルーホール153T5と、図31に示した24個のグランド用スルーホールに接続された24個のグランド用スルーホールが形成されている。
図33は、4層目ないし6層目の誘電体層154〜156のパターン形成面を示している。誘電体層154〜156の各々には、スルーホール線路部用のスルーホール154T1,154T2と、スルーホール154T5と、24個のグランド用スルーホールが形成されている。
4層目の誘電体層154に形成されたスルーホール154T1,154T2,154T5には、それぞれ図32に示したスルーホール153T1,153T2,153T5が接続されている。4層目の誘電体層154に形成された24個のグランド用スルーホールには、図32に示した24個のグランド用スルーホールが接続されている。誘電体層154〜156では、上下に隣接するスルーホール同士が互いに接続されている。
図34は、7層目の誘電体層157のパターン形成面を示している。誘電体層157のパターン形成面には、スルーホール線路部用の導体層1571,1572と、キャパシタ用の導体層1573が形成されている。導体層1571,1572,1573には、それぞれ6層目の誘電体層156(図33参照)に形成されたスルーホール154T1,154T2,154T5が接続されている。
また、誘電体層157には、導体層1571に接続されたスルーホール157T1と、導体層1572に接続されたスルーホール157T2と、24個のグランド用スルーホールが形成されている。誘電体層157に形成された24個のグランド用スルーホールには、6層目の誘電体層156(図33参照)に形成された24個のグランド用スルーホールが接続されている。
図35は、8層目の誘電体層158のパターン形成面を示している。誘電体層158のパターン形成面には、導体層1581が形成されている。導体層1581は、第2の導体線路125Aを構成する線路部1581Aと、第2の導体線路125Bを構成する線路部1581Bを含んでいる。図35では、線路部1581Aと線路部1581Bの境界を点線で示している。
線路部1581A,1581Bは、いずれもX方向に長い形状を有している。線路部1581Aは、導体層1581におけるX方向の一方の端に位置する第1端1581aと、その反対側の第2端を有している。線路部1581Bは、導体層1581におけるX方向の他方の端に位置する第1端1581bと、その反対側の第2端を有している。線路部1581Aの第2端と線路部1581Bの第2端は、互いに接続されている。
線路部1581Aの第1端1581aは、第2の導体線路125Aの第1端125Aaに対応する。線路部1581Aの第2端は、第2の導体線路125Aの第2端125Abに対応する。
線路部1581Bの第1端1581bは、第2の導体線路125Bの第1端125Baに対応する。線路部1581Bの第2端は、第2の導体線路125Bの第2端125Bbに対応する。
図34に示したスルーホール157T1は、線路部1581Aの第1端1581aの近傍の部分に接続されている。図34に示したスルーホール157T2は、線路部1581Bの第1端1581bの近傍の部分に接続されている。
図34に示した導体層1573は、誘電体層157を介して、導体層1581における線路部1581Aと線路部1581Bの境界の近傍の部分に対向している。
また、誘電体層158には、図34に示した24個のグランド用スルーホールに接続された24個のグランド用スルーホールが形成されている。
図36は、9層目ないし14層目の誘電体層159〜164のパターン形成面を示している。誘電体層159〜164の各々には、24個のグランド用スルーホールが形成されている。
9層目の誘電体層159に形成された24個のグランド用スルーホールには、図35に示した24個のグランド用スルーホールが接続されている。誘電体層158〜164では、上下に隣接するスルーホール同士が互いに接続されている。
図37は、15層目の誘電体層165のパターン形成面を示している。誘電体層165には、グランド導体層1651が形成されている。14層目の誘電体層164(図36参照)に形成された24個のグランド用スルーホールは、グランド導体層1651に接続されている。
図示しないが、16層目の誘電体層のパターン形成面には、マークとして用いられる導体層が形成されている。
積層体150は、1層目の誘電体層151のパターン形成面が底面150Aになるように、1層目ないし15層目の誘電体層151〜165および16層目の誘電体層が積層されて構成される。16層目の誘電体層におけるパターン形成面とは反対側の面は、積層体150の上面150Bになる。
以下、図29に示した積層型電子部品1の回路の構成要素と、図30ないし図37に示した積層体150の構成要素との対応関係について説明する。
始めに、キャパシタ127Aおよび共振器122Aに関して説明する。キャパシタ127Aは、図31に示した導体層1521と、図32に示した導体層1531のキャパシタ構成部1531Cと、これらの間の誘電体層152によって構成されている。導体層1521は、スルーホール151T1を介して第1の入出力端子111に接続されている。
共振器122Aの第1の導体線路123Aは、図32に示した導体層1531の共振器構成部1531Rによって構成されている。共振器構成部1531Rの第1端は、キャパシタ構成部1531Cに接続されている。共振器構成部1531Rの第2端の近傍の部分は、スルーホール152T3、導体層1523およびスルーホール151T3を介して図30に示したグランド導体層113に接続されている。
次に、インピーダンス変成器124Aに関して説明する。インピーダンス変成器124Aのスルーホール線路部126Aは、スルーホール152T1,153T1と、誘電体層154〜156に形成された3つのスルーホール154T1と、導体層1571と、スルーホール157T1によって構成されている。スルーホール152T1,153T1と3つのスルーホール154T1は、それらの中心軸が同一直線上にあるように配置されて、図27および図28に示したスルーホール列126ATを構成している。スルーホール152T1は、キャパシタ127Aを構成する導体層1521に接続されている。
第2の導体線路125Aは、図35に示した導体層1581の線路部1581Aによって構成されている。線路部1581Aの第1端1581aの近傍の部分は、スルーホール線路部126Aの端に位置するスルーホール157T1に接続されている。
次に、キャパシタ127Cおよび共振器122Cに関して説明する。キャパシタ127Cは、図31に示した導体層1522と、図32に示した導体層1532のキャパシタ構成部1532Cと、これらの間の誘電体層152によって構成されている。導体層1522は、スルーホール151T2を介して第2の入出力端子112に接続されている。
共振器122Cの第1の導体線路123Cは、図32に示した導体層1532の共振器構成部1532Rによって構成されている。共振器構成部1532Rの第1端は、キャパシタ構成部1532Cに接続されている。共振器構成部1532Rの第2端の近傍の部分は、スルーホール152T4、導体層1524およびスルーホール151T4を介して図30に示したグランド導体層113に接続されている。
次に、インピーダンス変成器124Bに関して説明する。インピーダンス変成器124Bのスルーホール線路部126Bは、スルーホール152T2,153T2と、誘電体層154〜156に形成された3つのスルーホール154T2と、導体層1572と、スルーホール157T2によって構成されている。スルーホール152T2,153T2と3つのスルーホール154T2は、それらの中心軸が同一直線上にあるように配置されて、図27および図28に示したスルーホール列126BTを構成している。スルーホール152T2は、キャパシタ127Bを構成する導体層1522に接続されている。
第2の導体線路125Bは、図35に示した導体層1581の線路部1581Bによって構成されている。線路部1581Bの第1端1581bの近傍の部分は、スルーホール線路部126Bの端に位置するスルーホール157T2に接続されている。
次に、キャパシタ127Bおよび共振器122Bに関して説明する。キャパシタ127Bは、図34に示した導体層1573と、図35に示した導体層1581と、これらの間の誘電体層157によって構成されている。共振器122Bは、スルーホール列122BTによって構成されている。スルーホール列122BTは、スルーホール151T5,152T5,153T5と、3つのスルーホール154T5が直列に接続されて構成されている。スルーホール列122BTの上端は、図34に示した導体層1573に接続されている。スルーホール列122BTの下端は、図30に示したグランド導体層113に接続されている。
グランド導体層113,1651と複数のグランド用スルーホールは、互いに電気的に接続され、グランド部を構成している。第1の導体線路123A,123Cおよび第2の導体線路125A,125Bは、グランド部によって囲まれている。
共振器122Aにおける第1の分布定数線路は、第1の導体線路123Aとグランド部とによって構成されている。共振器122Cにおける第1の分布定数線路は、第1の導体線路123Cとグランド部とによって構成されている。
インピーダンス変成器124Aにおける第2の分布定数線路は、第2の導体線路125Aとグランド部とによって構成されている。インピーダンス変成器124Bにおける第2の分布定数線路は、第2の導体線路125Bとグランド部とによって構成されている。
次に、本実施の形態に係る積層型電子部品101の作用および効果について説明する。積層型電子部品101は、帯域阻止フィルタ120を備えている。帯域阻止フィルタ120の阻止帯域は、10〜30GHzの準ミリ波帯または30〜300GHzのミリ波帯に存在している。
帯域阻止フィルタ120において、共振器122A,122Cは、それぞれ第1の分布定数線路を構成する第1の導体線路123A,123Cを含み、インピーダンス変成器124A,124Bは、それぞれ第2の分布定数線路を構成する第2の導体線路125A,125Bを含んでいる。そのため、第1の実施の形態と同様に、本実施の形態によれば、帯域阻止フィルタ120の特性のばらつきを抑制することができると共に、実際に製造された帯域阻止フィルタ120の特性が設計された帯域阻止フィルタ120の特性と大きく異なることを防止することができる。
また、インピーダンス変成器124Aは、第2の導体線路125Aの他に、第2の導体線路125Aに直列に接続されたスルーホール線路部126Aを含んでいる。同様に、インピーダンス変成器124Bは、第2の導体線路125Bの他に、第2の導体線路125Bに直列に接続されたスルーホール線路部126Bを含んでいる。第1の実施の形態と同様に、本実施の形態によれば、複数のスルーホールを含む積層体150の構造上の特徴を活かして、インピーダンス変成器124A,124Bを容易に設計および作製することができる。
以上のことから、本実施の形態によれば、積層体150を用いて構成され、阻止帯域が準ミリ波帯やミリ波帯に存在する帯域阻止フィルタ120を容易に実現することが可能になる。
また、本実施の形態によれば、インピーダンス変成器124A,124Bを、それぞれスルーホールを含まない構成にした場合に比べて、積層体150を小型化することができる。
また、本実施の形態によれば、第1の実施の形態と同様に、インピーダンス変成器124A,124Bのそれぞれにおける最短の電流経路の長さを容易に調整することができる。これにより、本実施の形態によれば、わずかな設計の変更によって、インピーダンス変成器124A,124Bの特性を容易に調整することができる。
次に、積層型電子部品101の特性の一例について説明する。図38は、積層型電子部品101の特性の一例を示している。具体的には、図38は、積層型電子部品101の挿入損失の周波数特性と反射損失の周波数特性を示している。図38において、横軸は周波数を示し、縦軸は減衰量を示している。図38では、挿入損失の周波数特性を、符号171ILを付した曲線で示し、反射損失の周波数特性を、符号171RLを付した曲線で示している。
なお、本実施の形態において、共振器122A,122Cを、第2の実施の形態における共振器22A,22Bと同様の1/2波長共振器にしてもよい。この場合には、第1の導体線路123Aの第2端123Abと、第1の導体線路123Cの第2端123Cbは、いずれも、グランドに接続されずに開放される。
本実施の形態におけるその他の構成、作用および効果は、第1の実施の形態と同様である。
なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、第1の導体線路と第2の導体線路の各々は、積層体の複数の導体層のうちの2つ以上によって構成されていてもよい。
また、本発明の積層型電子部品は、帯域阻止フィルタの他に、帯域阻止フィルタおよびバンドパスフィルタ以外のフィルタの機能を有するフィルタ部を備えていてもよい。