JP7247684B2 - 積層型フィルタ装置 - Google Patents

Description

本発明は、バンドパスフィルタを備えた積層型フィルタ装置に関する。

現在、第５世代移動通信システム（以下、５Ｇと言う。）の規格化が進められている。５Ｇでは、周波数帯域を拡大するために、１０ＧＨｚ以上の周波数帯域、特に、１０～３０ＧＨｚの準ミリ波帯や３０～３００ＧＨｚのミリ波帯の利用が検討されている。

通信装置に用いられる電子部品としては、フィルタを備え、且つ積層体を用いて構成されたものがある。積層体は、積層された複数の誘電体層と複数の導体層とを含んでいる。以下、フィルタを備え、且つ積層体を用いて構成された電子部品を積層型フィルタ装置と言う。このような積層型フィルタ装置は、例えば特許文献１、２に記載されている。

特許文献１には、低域通過フィルタと高域通過フィルタと帯域阻止フィルタとを備えた積層型フィルタ装置が記載されている。

特許文献２には、第１および第２の帯域阻止フィルタとバンドパスフィルタとを備えた積層型フィルタ装置が記載されている。バンドパスフィルタは、電磁結合する２つの共振器と１つのインダクタを含んでいる。特許文献２に記載された積層型フィルタ装置では、バンドパスフィルタの２つの共振器は、１つの導体層における互いに異なる部分によって構成されている。この導体層には、インダクタを構成するスルーホールが接続されている。

特開２００３－８３８５号公報 特開２０１９－１２９７７号公報

以下、共振器を含むバンドパスフィルタを備えた積層型フィルタ装置における問題点について説明する。この積層型フィルタ装置では、共振器を構成する導体層にスルーホールが接続されている場合には、導体層およびスルーホールの形状や位置のばらつきによって、バンドパスフィルタの特性のばらつきが生じやすいという問題点があった。

また、この積層型フィルタ装置において、共振器を構成する導体層は、バンドパスフィルタの通過帯域を決定する基本共振周波数を有する基本共振モードの他に、高調波による共振モードである高調波共振モードを有する場合がある。この場合、積層型フィルタ装置では、バンドパスフィルタの通過帯域よりも高い周波数領域における減衰特性が悪化するという問題点があった。

本発明はかかる問題点に鑑みてなされたもので、その目的は、バンドパスフィルタを備えた積層型フィルタ装置であって、バンドパスフィルタの特性のばらつきを抑制でき、且つバンドパスフィルタの通過帯域よりも高い周波数領域における減衰特性が悪化することを防止できるようにした積層型フィルタ装置を提供することにある。

本発明の積層型フィルタ装置は、積層された複数の誘電体層と複数の導体層とを含む積層体と、積層体に一体化された第１の入出力ポートおよび第２の入出力ポートと、積層体を用いて構成されていると共に回路構成上第１の入出力ポートと第２の入出力ポートの間に設けられたバンドパスフィルタおよび帯域阻止フィルタとを備えている。

バンドパスフィルタは、少なくとも１つの両端開放型の第１の共振器を含んでいる。帯域阻止フィルタは、第１の入出力端と、第２の入出力端と、第１の入出力端と第２の入出力端とを接続する接続経路と、接続経路に結合した第２の共振器とを含んでいる。接続経路は、インピーダンス変成器を含んでいる。第２の共振器は、分布定数線路を構成する導体線路を含んでいる。

本発明の積層型フィルタ装置において、帯域阻止フィルタは、第１の入出力ポートと第２の入出力ポートの間の挿入損失の周波数特性において、帯域阻止フィルタが無い場合に比べて、バンドパスフィルタの通過帯域の中心周波数の２倍の周波数における挿入損失を大きくするものであってもよい。

また、本発明の積層型フィルタ装置において、インピーダンス変成器は、スルーホール線路部を含んでいてもよい。スルーホール線路部は、積層体内に設けられた少なくとも１つのスルーホールを含んでいる。

また、本発明の積層型フィルタ装置において、導体線路は、接続経路に直接接続された第１端と、回路構成上、接続経路から最も遠い第２端とを有していてもよい。この場合、導体線路の第２端は、開放されていてもよい。

また、本発明の積層型フィルタ装置において、バンドパスフィルタは、少なくとも１つの第１の共振器として、回路構成上隣接する２つの第１の共振器が電磁結合するように構成された複数の第１の共振器を含んでいてもよい。複数の第１の共振器の各々は、導体の線路で構成された共振器導体部を有していてもよい。共振器導体部は、線路の両端であって開放された第１端および第２端を含んでいてもよい。

また、複数の第１の共振器は、回路構成上第１の入出力ポートに最も近い第１の入出力段共振器と、回路構成上第２の入出力ポートに最も近い第２の入出力段共振器と、回路構成上第１の入出力段共振器と第２の入出力段共振器の間に位置する少なくとも１つの中間共振器とを含んでいてもよい。この場合、第１および第２の入出力段共振器は、少なくとも１つの中間共振器よりも、共振器導体部の第１端と第２端を結ぶ最短経路が短くてもよい。

本発明の積層型フィルタ装置では、積層体を用いて構成されたバンドパスフィルタが少なくとも１つの両端開放型の第１の共振器を含むことにより、バンドパスフィルタの特性のばらつきを抑制でき、且つ、積層体を用いて構成された帯域阻止フィルタを備えたことにより、バンドパスフィルタの通過帯域よりも高い周波数領域における減衰特性が悪化することを防止することができるという効果を奏する。

本発明の第１の実施の形態に係る積層型フィルタ装置の構造を示す斜視図である。 本発明の第１の実施の形態に係る積層型フィルタ装置の回路構成を示す回路図である。 図１に示した積層体における１層目の誘電体層のパターン形成面を示す説明図である。 図１に示した積層体における２層目の誘電体層のパターン形成面を示す説明図である。 図１に示した積層体における３層目ないし７層目の誘電体層のパターン形成面を示す説明図である。 図１に示した積層体における８層目の誘電体層のパターン形成面を示す説明図である。 図１に示した積層体における９層目の誘電体層のパターン形成面を示す説明図である。 図１に示した積層体における１０層目ないし１６層目の誘電体層のパターン形成面を示す説明図である。 図１に示した積層体における１７層目の誘電体層のパターン形成面を示す説明図である。 本発明の第１の実施の形態に係る積層型フィルタ装置におけるバンドパスフィルタの挿入損失および反射損失の周波数特性の一例を示す特性図である。 積層型フィルタ装置の第１の実施例における挿入損失および反射損失の周波数特性を示す特性図である。 積層型フィルタ装置の第２の実施例における挿入損失および反射損失の周波数特性を示す特性図である。 積層型フィルタ装置の第３の実施例における挿入損失および反射損失の周波数特性を示す特性図である。 第１ないし第３の実施例における第２の共振器のインピーダンスと最適最短経路長との関係を示す特性図である。 本発明の第２の実施の形態に係る積層型フィルタ装置の構造を示す斜視図である。 本発明の第２の実施の形態に係る積層型フィルタ装置の断面図である。 図１５に示した積層体における１層目の誘電体層のパターン形成面を示す説明図である。 図１５に示した積層体における２層目の誘電体層のパターン形成面を示す説明図である。 図１５に示した積層体における３層目および４層目の誘電体層のパターン形成面を示す説明図である。 図１５に示した積層体における５層目の誘電体層のパターン形成面を示す説明図である。 図１５に示した積層体における６層目および７層目の誘電体層のパターン形成面を示す説明図である。 図１５に示した積層体における８層目の誘電体層のパターン形成面を示す説明図である。 図１５に示した積層体における９層目の誘電体層のパターン形成面を示す説明図である。 図１５に示した積層体における１０層目の誘電体層のパターン形成面を示す説明図である。 図１５に示した積層体における１１層目および１２層目の誘電体層のパターン形成面を示す説明図である。 図１５に示した積層体における１３層目の誘電体層のパターン形成面を示す説明図である。 図１５に示した積層体における１４層目および１５層目の誘電体層のパターン形成面を示す説明図である。 図１５に示した積層体における１６層目の誘電体層の第１のパターン形成面を示す説明図である。 図１５に示した積層体における１６層目の誘電体層の第２のパターン形成面を示す説明図である。

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図１および図２を参照して、本発明の第１の実施の形態に係る積層型フィルタ装置の構成について説明する。図１は、本実施の形態に係る積層型フィルタ装置の構造を示す斜視図である。図２は、本実施の形態に係る積層型フィルタ装置の回路構成を示す回路図である。

図１に示したように、本実施の形態に係る積層型フィルタ装置１は、積層体２と、積層体２に一体化された第１の入出力ポート３および第２の入出力ポート４とを備えている。積層体２は、積層された複数の誘電体層と複数の導体層とを含んでいる。

図２に示したように、積層型フィルタ装置１は、更に、第１の帯域阻止フィルタ１０Ａと、第２の帯域阻止フィルタ１０Ｂと、バンドパスフィルタ１５とを備えている。第１および第２の帯域阻止フィルタ１０Ａ，１０Ｂおよびバンドパスフィルタ１５は、積層体２を用いて構成されていると共に回路構成上第１の入出力ポート３と第２の入出力ポート４の間に設けられている。なお、本出願において、「回路構成上」という表現は、物理的な構成における配置ではなく、回路図上での配置を指すために用いている。

第１の帯域阻止フィルタ１０Ａは、回路構成上、第１の入出力ポート３に最も近い第１の入出力端１０Ａａと、回路構成上、第２の入出力ポート４に最も近い第２の入出力端１０Ａｂとを含んでいる。第１の入出力端１０Ａａは、第１の入出力ポート３に接続されている。

第２の帯域阻止フィルタ１０Ｂは、回路構成上、第２の入出力ポート４に最も近い第１の入出力端１０Ｂａと、回路構成上、第１の入出力ポート３に最も近い第２の入出力端１０Ｂｂとを含んでいる。第１の入出力端１０Ｂａは、第２の入出力ポート４に接続されている。

バンドパスフィルタ１５は、回路構成上、第１の入出力ポート３に最も近い第１の入出力端１５ａと、回路構成上、第２の入出力ポート４に最も近い第２の入出力端１５ｂとを含んでいる。バンドパスフィルタ１５の第１の入出力端１５ａは、第１の帯域阻止フィルタ１０Ａの第２の入出力端１０Ａｂに接続されている。バンドパスフィルタ１５の第２の入出力端１５ｂは、第２の帯域阻止フィルタ１０Ｂの第２の入出力端１０Ｂｂに接続されている。

バンドパスフィルタ１５は、更に、少なくとも１つの両端開放型の第１の共振器を含んでいる。本実施の形態では、バンドパスフィルタ１５は、少なくとも１つの第１の共振器として、回路構成上隣接する２つの第１の共振器が電磁結合するように構成された複数の第１の共振器を含んでいる。

本実施の形態では特に、複数の第１の共振器は、回路構成上第１の入出力ポート３に最も近い第１の入出力段共振器５１と、回路構成上第２の入出力ポート４に最も近い第２の入出力段共振器５６と、回路構成上第１の入出力段共振器５１と第２の入出力段共振器５６の間に位置する少なくとも１つの中間共振器とを含んでいる。本実施の形態では特に、少なくとも１つの中間共振器は、４つの中間共振器５２，５３，５４，５５である。従って、本実施の形態では、バンドパスフィルタ１５は、６個の共振器５１～５６を含んでいる。６個の共振器５１～５６は、いずれも両端開放型の第１の共振器であり且つ１／２波長共振器である。

６個の共振器５１，５２，５３，５４，５５，５６は、回路構成上、第１の入出力ポート３側からこの順に配置されている。共振器５１～５６は、共振器５１，５２が回路構成上隣接して電磁結合し、共振器５２，５３が回路構成上隣接して電磁結合し、共振器５３，５４が回路構成上隣接して電磁結合し、共振器５４，５５が回路構成上隣接して電磁結合し、共振器５５，５６が回路構成上隣接して電磁結合するように構成されている。また、本実施の形態では特に、回路構成上隣接する２つの共振器の間の電磁結合は、容量結合である。

バンドパスフィルタ１５は、更に、共振器５１，５２間の容量結合を実現するキャパシタＣ１２と、共振器５２，５３間の容量結合を実現するキャパシタＣ２３と、共振器５３，５４間の容量結合を実現するキャパシタＣ３４と、共振器５４，５５間の容量結合を実現するキャパシタＣ４５と、共振器５５，５６間の容量結合を実現するキャパシタＣ５６とを備えている。

ここで、回路構成上隣接する２つの共振器が結合するように構成された３つ以上の共振器を備えたバンドパスフィルタにおける、回路構成上隣接しない２つの共振器の間の電磁結合を飛び越し結合と言う。バンドパスフィルタ１５は、以下で説明するように、２つの飛び越し結合を有している。

本実施の形態では、６個の共振器５１～５６のうち回路構成上第１の入出力ポート３に対して２番目に近い共振器５２と、６個の共振器５１～５６のうち回路構成上第２の入出力ポート４に対して２番目に近い共振器５５は、回路構成上隣接していないが磁気結合している。

また、本実施の形態では、６個の共振器５１～５６のうち回路構成上第１の入出力ポート３に最も近い共振器５１と、６個の共振器５１～５６のうち回路構成上第２の入出力ポート４に最も近い共振器５６は、回路構成上隣接していないが容量結合している。図２において、符号Ｃ１６を付したキャパシタの記号は、共振器５１，５６間の容量結合を表している。

バンドパスフィルタ１５は、更に、第１の入出力端１５ａと共振器５１との間に設けられたキャパシタＣ１と、第２の入出力端１５ｂと共振器５６との間に設けられたキャパシタＣ２とを含んでいる。

第１の帯域阻止フィルタ１０Ａは、更に、第１の入出力端１０Ａａと第２の入出力端１０Ａｂとを接続する接続経路１１Ａと、接続経路１１Ａに結合した共振器１２Ａとを含んでいる。共振器１２Ａは、本発明における第２の共振器に対応する。接続経路１１Ａは、インピーダンス変成器１４Ａを含んでいる。インピーダンス変成器１４Ａは、図１に示したスルーホール線路部１４ＡＴを含んでいる。スルーホール線路部１４ＡＴは、積層体２内に設けられた少なくとも１つのスルーホールを含んでいる。

共振器１２Ａは、分布定数線路を構成する導体線路１３Ａを含んでいる。導体線路１３Ａは、接続経路１１Ａに直接接続された第１端１３Ａａと、回路構成上、接続経路１１Ａから最も遠い第２端１３Ａｂとを有している。第２端１３Ａｂは、開放されている。

第２の帯域阻止フィルタ１０Ｂは、更に、第１の入出力端１０Ｂａと第２の入出力端１０Ｂｂとを接続する接続経路１１Ｂと、接続経路１１Ｂに結合した共振器１２Ｂとを含んでいる。共振器１２Ｂは、本発明における第２の共振器に対応する。接続経路１１Ｂは、インピーダンス変成器１４Ｂを含んでいる。インピーダンス変成器１４Ｂは、図１に示したスルーホール線路部１４ＢＴを含んでいる。スルーホール線路部１４ＢＴは、積層体２内に設けられた少なくとも１つのスルーホールを含んでいる。

共振器１２Ｂは、分布定数線路を構成する導体線路１３Ｂを含んでいる。導体線路１３Ｂは、接続経路１１Ｂに直接接続された第１端１３Ｂａと、回路構成上、接続経路１１Ｂから最も遠い第２端１３Ｂｂとを有している。第２端１３Ｂｂは、開放されている。

図１に示したように、積層型フィルタ装置１は、更に、シールド６と、結合調整部７とを備えている。シールド６は、導体よりなり、積層体２に一体化されている。シールド６は、グランドに接続されている。シールド６は、積層型フィルタ装置１の周囲へ電磁波が放射されることを防止する機能を有する。結合調整部７は、導体よりなり、積層体２内に設けられて、シールド６に電気的に接続されている。

ここで、図１に示したように、Ｘ方向、Ｙ方向およびＺ方向を定義する。Ｘ方向、Ｙ方向およびＺ方向は、互いに直交する。本実施の形態では、複数の誘電体層の積層方向（図１では上側に向かう方向）を、Ｚ方向とする。

積層体２は、直方体形状を有している。積層体２は、Ｚ方向における積層体２の両端に位置する第１の端面２Ａおよび第２の端面２Ｂと、第１の端面２Ａと第２の端面２Ｂを接続する４つの側面２Ｃ，２Ｄ，２Ｅ，２Ｆを有している。第１の端面２Ａは、積層体２の下面でもある。第２の端面２Ｂは、積層体２の上面でもある。側面２Ｃ，２Ｄは、Ｘ方向における積層体２の両端に位置している。側面２Ｅ，２Ｆは、Ｙ方向における積層体２の両端に位置している。

シールド６は、Ｚ方向について間隔を開けて配置された第１の部分６１および第２の部分６２と、第１の部分６１と第２の部分６２を接続する接続部６３とを含んでいる。第１の部分６１、第２の部分６２および接続部６３は、６個の共振器５１～５６を囲むように配置されている。第１の部分６１は、導体層３１３によって構成されている。第２の部分６２は、導体層４７１によって構成されている。

共振器５１，５２，５３，５４，５５，５６は、それぞれ導体の線路によって構成された共振器導体部５１０，５２０，５３０，５４０，５５０，５６０を有している。共振器導体部５１０，５２０，５３０，５４０，５５０，５６０の各々は、Ｚ方向に直交する方向に延びている。

共振器導体部５１０，５２０，５３０，５４０，５５０，５６０の各々は、線路の両端であって開放された第１端および第２端を有している。共振器導体部５１０，５２０，５３０，５４０，５５０，５６０の各々は、バンドパスフィルタ１５の通過帯域の中心周波数に対応する波長の１／２またはそれに近い長さを有している。

結合調整部７は、共振器５１，５６間の容量結合の大きさと、共振器５２，５５間の磁気結合の大きさを調整するためのものである。結合調整部７は、Ｚ方向に延びて、第１の部分６１と第２の部分６２とに接している。結合調整部７の一部は、共振器導体部５１０と共振器導体部５６０の間を通過するように延びている。結合調整部７の他の一部は、共振器導体部５２０と共振器導体部５５０の間を通過するように延びている。

また、結合調整部７は、複数のスルーホール列７Ｔを含んでいる。図１では、個々のスルーホール列７Ｔを円柱で表している。複数のスルーホール列７Ｔの各々は、直列に接続された２つ以上のスルーホールを含んでいる。複数のスルーホール列７Ｔの各々は、Ｚ方向に延びている。また、複数のスルーホール列７Ｔは、Ｘ方向に並ぶように配列されている。本実施の形態では、スルーホール列７Ｔの数は７である。

シールド６の接続部６３は、複数のスルーホール列６３Ｔを含んでいる。図１では、個々のスルーホール列６３Ｔを円柱で表している。図１において、７つのスルーホール列７Ｔ以外の複数の円柱で表わされた複数のスルーホール列は、全てスルーホール列６３Ｔである。複数のスルーホール列６３Ｔの各々は、直列に接続された２つ以上のスルーホールを含んでいる。複数のスルーホール列６３Ｔの各々は、Ｚ方向に延びている。

次に、図３ないし図９を参照して、積層体２を構成する複数の誘電体層と、この複数の誘電体層に形成された複数の導体層および複数のスルーホールの構成の一例について説明する。この例では、積層体２は、積層された１７層の誘電体層を有している。以下、この１７層の誘電体層を、下から順に１層目ないし１７層目の誘電体層と呼ぶ。また、１層目ないし１７層目の誘電体層を符号３１～４７で表す。図３ないし図８において、複数の円は複数のスルーホールを表している。

図３は、１層目の誘電体層３１のパターン形成面を示している。誘電体層３１のパターン形成面には、第１の入出力ポート３を構成する導体層３１１と、第２の入出力ポート４を構成する導体層３１２と、シールド６の第１の部分６１を構成する導体層３１３とが形成されている。

また、誘電体層３１には、導体層３１１に接続されたスルーホール３１Ｔ１と、導体層３１２に接続されたスルーホール３１Ｔ２とが形成されている。誘電体層３１には、更に、７つのスルーホール列７Ｔの一部を構成する７つのスルーホール７Ｔ１と、複数のスルーホール列６３Ｔの一部を構成する複数のスルーホール６３Ｔ１が形成されている。図３において、スルーホール３１Ｔ１，３１Ｔ２，７Ｔ１以外の複数の円で表わされた複数のスルーホールは、全てスルーホール６３Ｔ１である。スルーホール７Ｔ１，６３Ｔ１は、導体層３１３に接続されている。

図４は、２層目の誘電体層３２のパターン形成面を示している。誘電体層３２のパターン形成面には、導体線路１３Ａを構成する導体層３２１と、導体線路１３Ｂを構成する導体層３２２が形成されている。導体層３２１，３２２の各々は、互いに反対側に位置する第１端と第２端を有している。導体層３２１における第１端の近傍部分には、１層目の誘電体層３１に形成されたスルーホール３１Ｔ１が接続されている。導体層３２２における第１端の近傍部分には、１層目の誘電体層３１に形成されたスルーホール３１Ｔ２が接続されている。導体層３２１における第２端の近傍の一部と、導体層３２２における第２端の近傍の一部は、誘電体層３１を介して、図３に示した導体層３１３に対向している。

また、誘電体層３２には、導体層３２１における第１端の近傍部分に接続されたスルーホール３２Ｔ１と、導体層３２２における第１端の近傍部分に接続されたスルーホール３２Ｔ２とが形成されている。誘電体層３２には、更に、７つのスルーホール列７Ｔの一部を構成する７つのスルーホール７Ｔ２が形成されている。７つのスルーホール７Ｔ２には、図３に示した７つのスルーホール７Ｔ１が接続されている。

誘電体層３２には、更に、複数のスルーホール列６３Ｔの一部を構成する複数のスルーホール６３Ｔ２が形成されている。図４において、スルーホール３２Ｔ１，３２Ｔ２，７Ｔ２以外の複数の円で表わされた複数のスルーホールは、全てスルーホール６３Ｔ２である。複数のスルーホール６３Ｔ２には、図３に示した複数のスルーホール６３Ｔ１が接続されている。

図５は、３層目ないし７層目の誘電体層３３～３７のパターン形成面を示している。誘電体層３３～３７の各々には、スルーホール３３Ｔ１，３３Ｔ２が形成されている。３層目の誘電体層３３に形成されたスルーホール３３Ｔ１，３３Ｔ２には、それぞれ、図４に示したスルーホール３２Ｔ１，３２Ｔ２が接続されている。

誘電体層３３～３７の各々には、更に、７つのスルーホール列７Ｔの一部を構成する７つのスルーホール７Ｔ３が形成されている。３層目の誘電体層３３に形成された７つのスルーホール７Ｔ３には、図４に示した７つのスルーホール７Ｔ２が接続されている。

誘電体層３３～３７の各々には、更に、複数のスルーホール列６３Ｔの一部を構成する複数のスルーホール６３Ｔ３が形成されている。図５において、スルーホール３３Ｔ１，３３Ｔ２，７Ｔ３以外の複数の円で表わされた複数のスルーホールは、全てスルーホール６３Ｔ３である。３層目の誘電体層３３に形成された複数のスルーホール６３Ｔ３には、図４に示した複数のスルーホール６３Ｔ２が接続されている。

誘電体層３３～３７では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

図６は、８層目の誘電体層３８のパターン形成面を示している。誘電体層３８のパターン形成面には、図２に示したキャパシタＣ１を構成するための導体層３８１と、図２に示したキャパシタＣ２を構成するための導体層３８２とが形成されている。導体層３８１には、７層目の誘電体層３７に形成されたスルーホール３３Ｔ１が接続されている。導体層３８２には、７層目の誘電体層３７に形成されたスルーホール３３Ｔ２が接続されている。

誘電体層３８のパターン形成面には、更に、それぞれ図２に示したキャパシタＣ１２，Ｃ２３，Ｃ３４，Ｃ４５，Ｃ５６を構成するための導体層３８３，３８４，３８５，３８６，３８７が形成されている。

また、誘電体層３８には、７つのスルーホール列７Ｔの一部を構成する７つのスルーホール７Ｔ８が形成されている。７つのスルーホール７Ｔ８には、７層目の誘電体層３７に形成された７つのスルーホール７Ｔ３が接続されている。

誘電体層３８には、更に、複数のスルーホール列６３Ｔの一部を構成する複数のスルーホール６３Ｔ８が形成されている。図６において、７つのスルーホール７Ｔ８以外の複数の円で表わされた複数のスルーホールは、全てスルーホール６３Ｔ８である。複数のスルーホール６３Ｔ８には、７層目の誘電体層３７に形成された複数のスルーホール６３Ｔ３が接続されている。

図７は、９層目の誘電体層３９のパターン形成面を示している。誘電体層３９のパターン形成面には、共振器導体部５１０，５２０，５３０，５４０，５５０，５６０が形成されている。共振器導体部５１０は、線路の両端である第１端５１ａおよび第２端５１ｂを含んでいる。共振器導体部５２０は、線路の両端である第１端５２ａおよび第２端５２ｂを含んでいる。共振器導体部５３０は、線路の両端である第１端５３ａおよび第２端５３ｂを含んでいる。共振器導体部５４０は、線路の両端である第１端５４ａおよび第２端５４ｂを含んでいる。共振器導体部５５０は、線路の両端である第１端５５ａおよび第２端５５ｂを含んでいる。共振器導体部５６０は、線路の両端である第１端５６ａおよび第２端５６ｂを含んでいる。

図７には、共振器導体部５１０，５２０，５３０，５４０，５５０，５６０のそれぞれについて、第１端と第２端を結ぶ最短経路５１Ｐ，５２Ｐ，５３Ｐ，５４Ｐ，５５Ｐ，５６Ｐを、太線の矢印で示している。各最短経路は、各共振器導体部における最短電流経路に対応する。

共振器導体部５１０，５６０の各々は、Ｙ方向に延びている。また、共振器導体部５１０，５６０は、それらと交差してＹ方向に延びる１つの直線が存在する位置関係で配置されている。共振器導体部５１０の第２端５１ｂと共振器導体部５６０の第２端５６ｂは、所定の間隔を開けて隣接している。第２端５１ｂと第２端５６ｂの間隔は、共振器導体部５１０，５６０の各々の長さよりも十分に小さい。

共振器導体部５２０，５５０の各々は、Ｘ方向に延びている。また、共振器導体部５２０，５５０は、所定の間隔を開けてＹ方向に隣接している。共振器導体部５２０，５５０の間隔は、共振器導体部５２０，５５０の各々の長さよりも小さい。

共振器導体部５２０の第１端５２ａは、共振器導体部５１０の第２端５１ｂの近傍に配置されている。共振器導体部５５０の第１端５５ａは、共振器導体部５６０の第２端５６ｂの近傍に配置されている。

共振器導体部５３０は、第１の部分５３Ａと第２の部分５３Ｂと第３の部分５３Ｃを含んでいる。第１の部分５３Ａは第１端５３ａを含み、第２の部分５３Ｂは第２端５３ｂを含んでいる。第１の部分５３ＡはＹ方向に延び、第２の部分５３ＢはＸ方向に延びている。第３の部分５３Ｃは、第１の部分５３Ａにおける第１端５３ａとは反対側の端部と、第２の部分５３Ｂにおける第２端５３ｂとは反対側の端部と接続している。図７では、第１の部分５３Ａと第３の部分５３Ｃの境界と、第２の部分５３Ｂと第３の部分５３Ｃの境界を、破線で示している。第１端５３ａは、共振器導体部５２０の第２端５２ｂの近傍に配置されている。

共振器導体部５４０は、第１の部分５４Ａと第２の部分５４Ｂと第３の部分５４Ｃを含んでいる。第１の部分５４Ａは第１端５４ａを含み、第２の部分５４Ｂは第２端５４ｂを含んでいる。第１の部分５４ＡはＹ方向に延び、第２の部分５４ＢはＸ方向に延びている。第３の部分５４Ｃは、第１の部分５４Ａにおける第１端５４ａとは反対側の端部と、第２の部分５４Ｂにおける第２端５４ｂとは反対側の端部と接続している。図７では、第１の部分５４Ａと第３の部分５４Ｃの境界と、第２の部分５４Ｂと第３の部分５４Ｃの境界を、破線で示している。第１端５４ａは、共振器導体部５５０の第２端５５ｂの近傍に配置されている。

共振器導体部５３０の第１端５３ａと共振器導体部５４０の第１端５４ａは、所定の間隔を開けて隣接している。

誘電体層３９のパターン形成面には、更に、結合調整部７の一部を構成する導体層７Ｃが形成されている。導体層７Ｃは、Ｘ方向に延びている。導体層７Ｃの一部は、共振器導体部５１０と共振器導体部５６０の間に位置している。導体層７Ｃの他の一部は、共振器導体部５２０と共振器導体部５５０の間に位置している。

また、誘電体層３９には、７つのスルーホール列７Ｔの一部を構成する７つのスルーホール７Ｔ９が形成されている。７つのスルーホール７Ｔ９は、導体層７Ｃに接続されている。また、７つのスルーホール７Ｔ９には、図６に示した７つのスルーホール７Ｔ８が接続されている。

誘電体層３９には、更に、複数のスルーホール列６３Ｔの一部を構成する複数のスルーホール６３Ｔ９が形成されている。図７において、７つのスルーホール７Ｔ９以外の複数の円で表わされた複数のスルーホールは、全てスルーホール６３Ｔ９である。複数のスルーホール６３Ｔ９には、図６に示した複数のスルーホール６３Ｔ８が接続されている。

図８は、１０層目ないし１６層目の誘電体層４０～４６のパターン形成面を示している。誘電体層４０～４６の各々には、７つのスルーホール列７Ｔの一部を構成する７つのスルーホール７Ｔ１０が形成されている。１０層目の誘電体層４０に形成された７つのスルーホール７Ｔ１０には、図７に示した７つのスルーホール７Ｔ９が接続されている。

誘電体層４０～４６の各々には、更に、複数のスルーホール列６３Ｔの一部を構成する複数のスルーホール６３Ｔ１０が形成されている。図８において、７つのスルーホール７Ｔ１０以外の複数の円で表わされた複数のスルーホールは、全てスルーホール６３Ｔ１０である。１０層目の誘電体層４０に形成された複数のスルーホール６３Ｔ１０には、図７に示した複数のスルーホール６３Ｔ９が接続されている。

誘電体層４０～４６では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

図９は、１７層目の誘電体層４７のパターン形成面を示している。誘電体層４７のパターン形成面には、シールド６の第２の部分６２を構成する導体層４７１が形成されている。導体層４７１には、１６層目の誘電体層４６に形成されたスルーホール７Ｔ１０，６３Ｔ１０が接続されている。

本実施の形態に係る積層型フィルタ装置１は、１層目の誘電体層３１のパターン形成面が下を向き、１７層目の誘電体層４７におけるパターン形成面とは反対側の面が上を向くように、１層目ないし１７層目の誘電体層３１～４７が積層されて構成される。

共振器５１～５６のそれぞれの共振器導体部５１０，５２０，５３０，５４０，５５０，５６０は、Ｚ方向に関して、積層体２内の同じ位置に配置されている。

以下、図２に示した積層型フィルタ装置１の回路の構成要素と、図３ないし図９に示した積層体２の構成要素との対応関係について説明する。

始めに、バンドパスフィルタ１５に関して説明する。第１の入出力ポート３を構成する導体層３１１は、スルーホール３１Ｔ１，３２Ｔ１，３３Ｔ１および導体層３２１を介して、図６に示した導体層３８１に接続されている。導体層３８１は、誘電体層３８を介して、図７に示した共振器導体部５１０における第１端５１ａの近傍部分に対向している。図２に示したキャパシタＣ１は、導体層３８１と共振器導体部５１０と、これらの間の誘電体層３８とによって構成されている。

第２の入出力ポート４を構成する導体層３１２は、スルーホール３１Ｔ２，３２Ｔ２，３３Ｔ２および導体層３２２を介して、図６に示した導体層３８２に接続されている。導体層３８２は、誘電体層３８を介して、図７に示した共振器導体部５６０における第１端５６ａの近傍部分に対向している。図２に示したキャパシタＣ２は、導体層３８２と共振器導体部５６０と、これらの間の誘電体層３８とによって構成されている。

図６に示した導体層３８３は、誘電体層３８を介して、共振器導体部５１０における第２端５１ｂの近傍部分と、共振器導体部５２０における第１端５２ａの近傍部分とに対向している。図２に示したキャパシタＣ１２は、導体層３８３と、共振器導体部５１０，５２０と、これらの間の誘電体層３８とによって構成されている。

図６に示した導体層３８４は、誘電体層３８を介して、共振器導体部５２０における第２端５２ｂの近傍部分と、共振器導体部５３０における第１端５３ａの近傍部分とに対向している。図２に示したキャパシタＣ２３は、導体層３８４と、共振器導体部５２０，５３０と、これらの間の誘電体層３８とによって構成されている。

図６に示した導体層３８５は、誘電体層３８を介して、共振器導体部５３０における第１端５３ａの近傍部分と、共振器導体部５４０における第１端５４ａの近傍部分とに対向している。図２に示したキャパシタＣ３４は、導体層３８５と、共振器導体部５３０，５４０と、これらの間の誘電体層３８とによって構成されている。

図６に示した導体層３８６は、誘電体層３８を介して、共振器導体部５４０における第１端５４ａの近傍部分と、共振器導体部５５０における第２端５５ｂの近傍部分とに対向している。図２に示したキャパシタＣ４５は、導体層３８６と、共振器導体部５４０，５５０と、これらの間の誘電体層３８とによって構成されている。

図６に示した導体層３８７は、誘電体層３８を介して、共振器導体部５５０における第１端５５ａの近傍部分と、共振器導体部５６０における第２端５６ｂの近傍部分とに対向している。図２に示したキャパシタＣ５６は、導体層３８７と、共振器導体部５５０，５６０と、これらの間の誘電体層３８とによって構成されている。

次に、第１の帯域阻止フィルタ１０Ａに関して説明する。図２に示した接続経路１１Ａおよびインピーダンス変成器１４Ａは、スルーホール３１Ｔ１，３２Ｔ１，３３Ｔ１および導体層３２１によって構成されている。インピーダンス変成器１４Ａは、スルーホール線路部１４ＡＴを含んでいる。スルーホール線路部１４ＡＴは、スルーホール３１Ｔ１，３２Ｔ１，３３Ｔ１を含んでいる。

共振器１２Ａを構成する導体線路１３Ａは、図４に示した導体層３２１によって構成されている。導体層３２１とスルーホール３１Ｔ１との接続位置は、導体線路１３Ａの第１端１３Ａａに対応する。図４に示したように、導体線路１３Ａの第２端１３Ａｂは、導体層３２１において、導体層３２１とスルーホール３１Ｔ１との接続位置から最も遠い端部である。

共振器１２Ａは、１／４波長共振器である。共振器１２Ａの共振周波数は、第１の帯域阻止フィルタ１０Ａの阻止帯域の中心周波数と一致するかそれに近い周波数である。導体線路１３Ａの第１端１３Ａａから第２端１３Ａｂまでの距離は、第１の帯域阻止フィルタ１０Ａの阻止帯域の中心周波数に対応する波長の１／４またはそれに近い値である。

次に、第２の帯域阻止フィルタ１０Ｂに関して説明する。図２に示した接続経路１１Ｂおよびインピーダンス変成器１４Ｂは、スルーホール３１Ｔ２，３２Ｔ２，３３Ｔ２および導体層３２２によって構成されている。インピーダンス変成器１４Ｂは、スルーホール線路部１４ＢＴを含んでいる。スルーホール線路部１４ＢＴは、スルーホール３１Ｔ２，３２Ｔ２，３３Ｔ２を含んでいる。

共振器１２Ｂを構成する導体線路１３Ｂは、図４に示した導体層３２２によって構成されている。導体層３２２とスルーホール３１Ｔ２との接続位置は、導体線路１３Ｂの第１端１３Ｂａに対応する。図４に示したように、導体線路１３Ｂの第２端１３Ｂｂは、導体層３２２において、導体層３２２とスルーホール３１Ｔ２との接続位置から最も遠い端部である。

共振器１２Ｂは、１／４波長共振器である。共振器１２Ｂの共振周波数は、第２の帯域阻止フィルタ１０Ｂの阻止帯域の中心周波数と一致するかそれに近い周波数である。導体線路１３Ｂの第１端１３Ｂａから第２端１３Ｂｂまでの距離は、第２の帯域阻止フィルタ１０Ｂの阻止帯域の中心周波数に対応する波長の１／４またはそれに近い値である。

次に、結合調整部７およびシールド６に関して説明する。結合調整部７は、７つのスルーホール列７Ｔと図７に示した導体層７Ｃによって構成されている。７つのスルーホール列７Ｔの各々は、スルーホール７Ｔ１，７Ｔ２，７Ｔ３，７Ｔ８，７Ｔ９，７Ｔ１０が、Ｚ方向に直列に接続されることによって構成されている。

シールド６は、第１の部分６１、第２の部分６２および接続部６３を含んでいる。第１の部分６１は、導体層３１３によって構成されている。第２の部分６２は、導体層４７１によって構成されている。接続部６３は、複数のスルーホール列６３Ｔを含んでいる。複数のスルーホール列６３Ｔの各々は、スルーホール６３Ｔ１，６３Ｔ２，６３Ｔ３，６３Ｔ８，６３Ｔ９，６３Ｔ１０が、Ｚ方向に直列に接続されることによって構成されている。

次に、本実施の形態に係る積層型フィルタ装置１の特徴について説明する。バンドパスフィルタ１５は、例えば、通過帯域が１０～３０ＧＨｚの準ミリ波帯または３０～３００ＧＨｚのミリ波帯に存在するように設計および構成される。

バンドパスフィルタ１５は、６個の共振器５１～５６を含んでいる。６個の共振器５１～５６は、いずれも両端開放型の第１の共振器である。共振器５１～５６を構成する共振器導体部５１０，５２０，５３０，５４０，５５０，５６０の各々は、線路の両端であって開放された第１端および第２端を有している。共振器導体部５１０，５２０，５３０，５４０，５５０，５６０の各々には、スルーホールは接続されていない。

本実施の形態では、共振器５１～５６を両端開放型の第１の共振器にしたことにより、共振器導体部５１０，５２０，５３０，５４０，５５０，５６０の各々を、単純な構造で且つスルーホールが接続されない導体層によって構成することができる。これにより、積層体２を用いて、共振器５１～５６を精度よく作製することができ、その結果、バンドパスフィルタ１５の特性のばらつきを抑制することが可能になる。

共振器導体部５１０，５２０，５３０，５４０，５５０，５６０の各々は、バンドパスフィルタ１５の通過帯域を決定する基本共振周波数を有する基本共振モードの他に、１つ以上の次数の高調波による共振モードである１つ以上の高調波共振モードを有する場合がある。１つ以上の高調波共振モードのうち、共振周波数が最も低い高調波共振モード（以下、最低次高調波共振モードと言う。）の共振周波数は、基本共振周波数の２倍の周波数である。バンドパスフィルタ１５では、共振器導体部５１０，５２０，５３０，５４０，５５０，５６０の各々の最低次高調波共振モードによって、バンドパスフィルタ１５の通過帯域よりも高い周波数領域であって通過帯域の中心周波数の２倍の周波数を含む周波数領域における減衰特性が悪化するおそれがある。

本実施の形態に係る積層型フィルタ装置１は、バンドパスフィルタ１５の他に、第１および第２の帯域阻止フィルタ１０Ａ，１０Ｂを備えている。第１および第２の帯域阻止フィルタ１０Ａ，１０Ｂは、第１の入出力ポート３と第２の入出力ポート４の間の挿入損失の周波数特性において、第１および第２の帯域阻止フィルタ１０Ａ，１０Ｂが無い場合に比べて、バンドパスフィルタ１５の通過帯域の中心周波数の２倍の周波数における挿入損失を大きくする。第１および第２の帯域阻止フィルタ１０Ａ，１０Ｂの各々の阻止帯域の中心周波数は、バンドパスフィルタ１５の通過帯域の中心周波数の２倍またはそれに近い値である。これにより、積層型フィルタ装置１の全体の特性として見れば、バンドパスフィルタ１５の通過帯域よりも高い周波数領域における減衰特性が悪化することを防止することができる。

以上のことから、本実施の形態によれば、バンドパスフィルタ１５を備えた積層型フィルタ装置１であって、バンドパスフィルタ１５の特性のばらつきを抑制でき、且つバンドパスフィルタ１５の通過帯域よりも高い周波数領域における減衰特性が悪化することを防止できるようにした積層型フィルタ装置１を実現することができる。

第１の帯域阻止フィルタ１０Ａは、共振器１２Ａとインピーダンス変成器１４Ａを含んでいる。共振器１２Ａは、分布定数線路を構成する導体線路１３Ａを含んでいる。インピーダンス変成器１４Ａは、スルーホール線路部１４ＡＴを含んでいる。同様に、第２の帯域阻止フィルタ１０Ｂは、共振器１２Ｂとインピーダンス変成器１４Ｂを含んでいる。共振器１２Ｂは、分布定数線路を構成する導体線路１３Ｂを含んでいる。インピーダンス変成器１４Ｂは、スルーホール線路部１４ＢＴを含んでいる。このような構成の第１および第２の帯域阻止フィルタ１０Ａ，１０Ｂは、積層体２を用いて精度よく作製することが可能である。そのため、本実施の形態によれば、第１および第２の帯域阻止フィルタ１０Ａ，１０Ｂの特性のばらつきを抑制することができる。

また、本実施の形態では、インピーダンス変成器１４Ａ，１４Ｂがそれぞれスルーホール線路部１４ＡＴ，１４ＢＴを含むことにより、インピーダンス変成器１４Ａ，１４Ｂが導体線路のみで構成される場合に比べて、積層体２の第１の端面２Ａに垂直投影したインピーダンス変成器１４Ａ，１４Ｂの投影像の面積を小さくすることができる。これにより、積層型フィルタ装置１が実装される基板において、積層型フィルタ装置１の占有面積を小さくすることが可能になる。

本実施の形態において、入出力段共振器の共振器導体部の最短経路の最適な長さは、その入出力段共振器に接続された帯域阻止フィルタの第２の共振器のインピーダンスに応じて変化する。すなわち、第１の入出力段共振器５１の共振器導体部５１０の最短経路５１Ｐの最適な長さは、第１の帯域阻止フィルタ１０Ａの共振器１２Ａのインピーダンスに応じて変化する。また、最短経路５１Ｐの最適な長さは、第１の帯域阻止フィルタ１０Ａが無い場合に比べて短い。同様に、第２の入出力段共振器５６の共振器導体部５６０の最短経路５６Ｐの最適な長さは、第２の帯域阻止フィルタ１０Ｂの共振器１２Ｂのインピーダンスに応じて変化する。また、最短経路５６Ｐの最適な長さは、第２の帯域阻止フィルタ１０Ｂが無い場合に比べて短い。

本実施の形態では、上述の特徴により、図７に示したように、共振器導体部５１０，５６０の最短経路５１Ｐ，５６Ｐは、中間共振器５２～５５の共振器導体部５２０，５３０，５４０，５５０の最短経路５２Ｐ，５３Ｐ，５４Ｐ，５５Ｐよりも短い。本実施の形態によれば、最短経路５１Ｐ，５６Ｐが短くなることにより、積層型フィルタ装置１が実装される基板において、積層型フィルタ装置１の占有面積を小さくすることが可能になる。

以下、シミュレーションの結果を参照して、上述の特徴について詳しく説明する。図１０は、バンドパスフィルタ１５の挿入損失および反射損失の周波数特性の一例を示している。図１１は、積層型フィルタ装置１の第１の実施例における挿入損失および反射損失の周波数特性を示している。図１２は、積層型フィルタ装置１の第２の実施例における挿入損失および反射損失の周波数特性を示している。図１３は、積層型フィルタ装置１の第３の実施例における挿入損失および反射損失の周波数特性を示している。図１０ないし図１３に示した挿入損失および反射損失の周波数特性は、シミュレーションによって求めたものである。

以下、挿入損失の値と反射損失の値を総称して減衰量と言う。図１０ないし図１３において、横軸は周波数を示し、縦軸は減衰量を示している。図１０では、挿入損失の周波数特性を、符号８０ＩＬを付した曲線で示し、反射損失の周波数特性を、符号８０ＲＬを付した曲線で示している。図１１では、挿入損失の周波数特性を、符号８１ＩＬを付した曲線で示し、反射損失の周波数特性を、符号８１ＲＬを付した曲線で示している。図１２では、挿入損失の周波数特性を、符号８２ＩＬを付した曲線で示し、反射損失の周波数特性を、符号８２ＲＬを付した曲線で示している。図１３では、挿入損失の周波数特性を、符号８３ＩＬを付した曲線で示し、反射損失の周波数特性を、符号８３ＲＬを付した曲線で示している。

図１０に示したバンドパスフィルタ１５の挿入損失の周波数特性８０ＩＬは、第１および第２の帯域阻止フィルタ１０Ａ，１０Ｂが無い場合における積層型フィルタ装置１の挿入損失すなわち第１の入出力ポート３と第２の入出力ポート４の間の挿入損失の周波数特性に相当する。また、図１０に示したバンドパスフィルタ１５の反射損失の周波数特性８０ＲＬは、第１および第２の帯域阻止フィルタ１０Ａ，１０Ｂが無い場合における積層型フィルタ装置１の反射損失の周波数特性に相当する。図１１ないし図１３に示した挿入損失の周波数特性８１ＩＬ，８２ＩＬ，８３ＩＬは、いずれも、第１の入出力ポート３と第２の入出力ポート４の間の挿入損失の周波数特性である。

第１の実施例では、共振器１２Ａ，１２Ｂのインピーダンスを５０ｏｈｍ（オーム）とした。第２の実施例では、共振器１２Ａ，１２Ｂのインピーダンスを３５ｏｈｍとした。第３の実施例では、共振器１２Ａ，１２Ｂのインピーダンスを２０ｏｈｍとした。

図１０ないし図１３に示した例では、バンドパスフィルタ１５の通過帯域がほぼ同じになるようにした。通過帯域は、挿入損失の最小値から３ｄＢだけ挿入損失が大きくなる２つの周波数の間の周波数帯域とした。図１０ないし図１３に示した例では、通過帯域の中心周波数は約２８ＧＨｚである。

また、図１０ないし図１３に示した例では、最短経路５１Ｐ，５６Ｐの長さを、最適な長さに設定した。以下、最短経路５１Ｐ，５６Ｐの最適な長さ、最適最短経路長と言う。最適最短経路長は、バンドパスフィルタ１５の通過帯域における反射損失の値（減衰量）が最大になるときの最短経路５１Ｐ，５６Ｐの長さとした。

図１０と、図１１ないし図１３を比較すると、第１および第２の帯域阻止フィルタ１０Ａ，１０Ｂを設けることにより、第１の入出力ポート３と第２の入出力ポート４の間の挿入損失の周波数特性において、第１および第２の帯域阻止フィルタ１０Ａ，１０Ｂが無い場合に比べて、バンドパスフィルタ１５の通過帯域の中心周波数の２倍の周波数における挿入損失が大きくなることが分かる。

最適最短経路長は、図１０に示した例では１５８３μｍであり、第１の実施例では１２４９μｍであり、第２の実施例では１１００μｍであり、第３の実施例では８５４μｍである。

図１４は、第１ないし第３の実施例における第２の共振器（１２Ａ，１２Ｂ）のインピーダンスと最適最短経路長との関係を示す特性図である。図１４において、横軸は第２の共振器のインピーダンスを示し、縦軸は最適最短経路長を示している。図１４から、第２の共振器のインピーダンスに応じて最適最短経路長が変化することが分かる。具体的には、図１４に示されるように、第２の共振器のインピーダンスが大きくなるほど、最適最短経路長が長くなる。第１および第２の帯域阻止フィルタ１０Ａ，１０Ｂが無い場合というのは、第２の共振器のインピーダンスが無限大の場合に近い。

［第２の実施の形態］
次に、本発明の第２の実施の形態に係る積層型フィルタ装置１００について説明する。積層型フィルタ装置１００の回路構成は、第１の実施の形態に係る積層型フィルタ装置１と同じであり、図２に示した通りである。従って、積層型フィルタ装置１００は、第１の入出力ポート３と、第２の入出力ポート４と、第１の帯域阻止フィルタ１０Ａと、第２の帯域阻止フィルタ１０Ｂと、バンドパスフィルタ１５とを備えている。

図１５は、積層型フィルタ装置１００の構造を示す斜視図である。図１５に示したように、積層型フィルタ装置１００は、積層体１０２を備えている。積層体１０２は、積層された複数の誘電体層と複数の導体層とを含んでいる。第１の入出力ポート３および第２の入出力ポート４は、積層体１０２に一体化されている。第１および第２の帯域阻止フィルタ１０Ａ，１０Ｂとバンドパスフィルタ１５は、積層体１０２を用いて構成されている。

積層型フィルタ装置１００は、更に、シールド１０６と、結合調整部１０７とを備えている。シールド１０６は、導体よりなり、積層体１０２に一体化されている。シールド１０６は、グランドに接続されている。シールド１０６は、積層型フィルタ装置１００の周囲へ電磁波が放射されることを防止する機能を有する。結合調整部１０７は、導体よりなり、積層体１０２内に設けられて、シールド１０６に電気的に接続されている。

ここで、図１５に示したように、Ｘ方向、Ｙ方向およびＺ方向を定義する。Ｘ方向、Ｙ方向およびＺ方向は、互いに直交する。本実施の形態では、複数の誘電体層の積層方向（図１５では上側に向かう方向）を、Ｚ方向とする。

積層体１０２は、直方体形状を有している。積層体１０２は、Ｚ方向における積層体１０２の両端に位置する第１の端面１０２Ａおよび第２の端面１０２Ｂと、第１の端面１０２Ａと第２の端面１０２Ｂを接続する４つの側面１０２Ｃ，１０２Ｄ，１０２Ｅ，１０２Ｆを有している。第１の端面１０２Ａは、積層体１０２の下面でもある。第２の端面１０２Ｂは、積層体１０２の上面でもある。側面１０２Ｃ，１０２Ｄは、Ｘ方向における積層体１０２の両端に位置している。側面１０２Ｅ，１０２Ｆは、Ｙ方向における積層体１０２の両端に位置している。

シールド１０６は、Ｚ方向について間隔を開けて配置された第１の部分１６１および第２の部分１６２と、第１の部分１６１と第２の部分１６２を接続する接続部１６３とを含んでいる。第１の部分１６１、第２の部分１６２および接続部１６３は、バンドパスフィルタ１５の６個の共振器５１～５６を囲むように配置されている。第１の部分１６１は、導体層１３１０によって構成されている。第２の部分１６２は、導体層１４７０によって構成されている。

共振器５１，５２，５３，５４，５５，５６は、それぞれ導体の線路によって構成された共振器導体部１５１０，１５２０，１５３０，１５４０，１５５０，１５６０を有している。共振器導体部１５１０，１５２０，１５３０，１５４０，１５５０，１５６０の各々は、Ｚ方向に直交する方向に延びている。

共振器導体部１５１０，１５２０，１５３０，１５４０，１５５０，１５６０の各々は、線路の両端であって開放された第１端および第２端を有している。共振器導体部１５１０，１５２０，１５３０，１５４０，１５５０，１５６０の各々は、バンドパスフィルタ１５の通過帯域の中心周波数に対応する波長の１／２またはそれに近い長さを有している。

結合調整部１０７は、共振器５１，５６間の容量結合の大きさと、共振器５２，５５間の磁気結合の大きさを調整するためのものである。結合調整部１０７は、Ｚ方向に延びて、第１の部分１６１と第２の部分１６２とに接している。結合調整部１０７の一部は、共振器導体部１５１０と共振器導体部１５６０の間を通過するように延びている。結合調整部１０７の他の一部は、共振器導体部１５２０と共振器導体部１５５０の間を通過するように延びている。

また、結合調整部１０７は、複数のスルーホール列１０７Ｔを含んでいる。図１５では、個々のスルーホール列１０７Ｔを円柱で表している。複数のスルーホール列１０７Ｔの各々は、直列に接続された２つ以上のスルーホールを含んでいる。複数のスルーホール列１０７Ｔの各々は、Ｚ方向に延びている。また、複数のスルーホール列１０７Ｔは、Ｘ方向に並ぶように配列されている。本実施の形態では、スルーホール列１０７Ｔの数は６である。

シールド１０６の接続部１６３は、複数のスルーホール列１６３Ｔを含んでいる。図１５では、個々のスルーホール列１６３Ｔを円柱で表している。図１５において、６つのスルーホール列１０７Ｔ以外の複数の円柱で表わされた複数のスルーホール列は、全てスルーホール列１６３Ｔである。複数のスルーホール列１６３Ｔの各々は、直列に接続された２つ以上のスルーホールを含んでいる。複数のスルーホール列１６３Ｔの各々は、Ｚ方向に延びている。

次に、図１７ないし図２９を参照して、積層体１０２を構成する複数の誘電体層と、この複数の誘電体層に形成された複数の導体層および複数のスルーホールの構成の一例について説明する。この例では、積層体１０２は、積層された１６層の誘電体層を有している。以下、この１６層の誘電体層を、下から順に１層目ないし１６層目の誘電体層と呼ぶ。また、１層目ないし１６層目の誘電体層を符号１３１～１４６で表す。図１７ないし図２７において、誘電体層のパターン形成面は、誘電体層の下面である。図１７ないし図２７では、パターン形成面に形成された導体層を、誘電体層の上面側から見た状態で示している。１６層目の誘電体層１４６は、誘電体層１４６の下面である第１のパターン形成面と誘電体層１４６の上面である第２のパターン形成面とを有している。図２８では、第１のパターン形成面に形成された導体層を、誘電体層１４６の上面側から見た状態で示している。図２９は、第２のパターン形成面を示している。また、図１７ないし図２８において、複数の円は複数のスルーホールを表している。

図１７は、１層目の誘電体層１３１のパターン形成面を示している。誘電体層１３１のパターン形成面には、シールド１０６の第１の部分１６１を構成する導体層１３１０と、第１の入出力ポート３を構成する導体層１３１１とが形成されている。導体層１３１０には、円形の孔１３１０ａが形成されている。導体層１３１１は、孔１３１０ａの内側に配置され、導体層１３１０には接していない。

また、誘電体層１３１には、導体層１３１１に接続されたスルーホール１３１Ｔ１と、６つのスルーホール列１０７Ｔの一部を構成する６つのスルーホール１０７Ｔ１と、複数のスルーホール列１６３Ｔの一部を構成する複数のスルーホール１６３Ｔ１が形成されている。図１７において、スルーホール１３１Ｔ１，１０７Ｔ１以外の複数の円で表わされた複数のスルーホールは、全てスルーホール１６３Ｔ１である。スルーホール１０７Ｔ１，１６３Ｔ１は、導体層１３１０に接続されている。

図１８は、２層目の誘電体層１３２のパターン形成面を示している。誘電体層１３２のパターン形成面には、導体線路１３Ａを構成する導体層１３２１が形成されている。導体層１３２１は、互いに反対側に位置する第１端と第２端１３Ａｂを有している。導体層１３２１における第２端１３Ａｂの近傍の一部は、誘電体層１３１を介して、図１７に示した導体層１３１０に対向している。

また、誘電体層１３２には、導体層１３２１における第１端の近傍部分に接続されたスルーホール１３２Ｔ１が形成されている。スルーホール１３２Ｔ１には、１層目の誘電体層１３１に形成されたスルーホール１３１Ｔ１が接続されている。誘電体層１３２には、更に、６つのスルーホール列１０７Ｔの一部を構成する６つのスルーホール１０７Ｔ２が形成されている。６つのスルーホール１０７Ｔ２には、図１７に示した６つのスルーホール１０７Ｔ１が接続されている。

誘電体層１３２には、更に、複数のスルーホール列１６３Ｔの一部を構成する複数のスルーホール１６３Ｔ２が形成されている。図１８において、スルーホール１３２Ｔ１，１０７Ｔ２以外の複数の円で表わされた複数のスルーホールは、全てスルーホール１６３Ｔ２である。複数のスルーホール１６３Ｔ２には、図１７に示した複数のスルーホール１６３Ｔ１が接続されている。

図１９は、３層目および４層目の誘電体層１３３，１３４のパターン形成面を示している。誘電体層１３３，１３４の各々には、スルーホール１３３Ｔ１が形成されている。３層目の誘電体層１３３に形成されたスルーホール１３３Ｔ１には、図１８に示したスルーホール１３２Ｔ１が接続されている。

誘電体層１３３，１３４の各々には、更に、６つのスルーホール列１０７Ｔの一部を構成する６つのスルーホール１０７Ｔ３が形成されている。３層目の誘電体層１３３に形成された６つのスルーホール１０７Ｔ３には、図１８に示した６つのスルーホール１０７Ｔ２が接続されている。

誘電体層１３３，１３４の各々には、更に、複数のスルーホール列１６３Ｔの一部を構成する複数のスルーホール１６３Ｔ３が形成されている。図１９において、スルーホール１３３Ｔ１，１０７Ｔ３以外の複数の円で表わされた複数のスルーホールは、全てスルーホール１６３Ｔ３である。３層目の誘電体層１３３に形成された複数のスルーホール１６３Ｔ３には、図１８に示した複数のスルーホール１６３Ｔ２が接続されている。

誘電体層１３３，１３４では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

図２０は、５層目の誘電体層１３５のパターン形成面を示している。誘電体層１３５のパターン形成面には、導体層１３５１が形成されている。導体層１３５１には、４層目の誘電体層１３４に形成されたスルーホール１３３Ｔ１が接続されている。

また、誘電体層１３５には、導体層１３５１に接続されたスルーホール１３５Ｔ１が形成されている。誘電体層１３５には、更に、６つのスルーホール列１０７Ｔの一部を構成する６つのスルーホール１０７Ｔ５が形成されている。６つのスルーホール１０７Ｔ５には、４層目の誘電体層１３４に形成された６つのスルーホール１０７Ｔ３が接続されている。

誘電体層１３５には、更に、複数のスルーホール列１６３Ｔの一部を構成する複数のスルーホール１６３Ｔ５が形成されている。図２０において、スルーホール１３５Ｔ１，１０７Ｔ５以外の複数の円で表わされた複数のスルーホールは、全てスルーホール１６３Ｔ５である。複数のスルーホール１６３Ｔ５には、４層目の誘電体層１３４に形成された複数のスルーホール１６３Ｔ３が接続されている。

図２１は、６層目および７層目の誘電体層１３６，１３７のパターン形成面を示している。誘電体層１３６，１３７の各々には、スルーホール１３６Ｔ１が形成されている。６層目の誘電体層１３６に形成されたスルーホール１３６Ｔ１には、図２０に示したスルーホール１３５Ｔ１が接続されている。

誘電体層１３６，１３７の各々には、更に、６つのスルーホール列１０７Ｔの一部を構成する６つのスルーホール１０７Ｔ６が形成されている。６層目の誘電体層１３６に形成された６つのスルーホール１０７Ｔ６には、図２０に示した６つのスルーホール１０７Ｔ５が接続されている。

誘電体層１３６，１３７の各々には、更に、複数のスルーホール列１６３Ｔの一部を構成する複数のスルーホール１６３Ｔ６が形成されている。図２１において、スルーホール１３６Ｔ１，１０７Ｔ６以外の複数の円で表わされた複数のスルーホールは、全てスルーホール１６３Ｔ６である。６層目の誘電体層１３６に形成された複数のスルーホール１６３Ｔ６には、図２０に示した複数のスルーホール１６３Ｔ５が接続されている。

誘電体層１３６，１３７では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

図２２は、８層目の誘電体層１３８のパターン形成面を示している。誘電体層１３８のパターン形成面には、図２に示したキャパシタＣ１を構成するための導体層１３８１が形成されている。導体層１３８１には、７層目の誘電体層１３７に形成されたスルーホール１３６Ｔ１が接続されている。

誘電体層１３８のパターン形成面には、更に、それぞれ図２に示したキャパシタＣ１２，Ｃ２３，Ｃ３４，Ｃ４５，Ｃ５６を構成するための導体層１３８２，１３８３，１３８４，１３８５，１３８６が形成されている。

また、誘電体層１３８には、６つのスルーホール列１０７Ｔの一部を構成する６つのスルーホール１０７Ｔ８が形成されている。６つのスルーホール１０７Ｔ８には、７層目の誘電体層１３７に形成された６つのスルーホール１０７Ｔ６が接続されている。

誘電体層１３８には、更に、複数のスルーホール列１６３Ｔの一部を構成する複数のスルーホール１６３Ｔ８が形成されている。図２２において、６つのスルーホール１０７Ｔ８以外の複数の円で表わされた複数のスルーホールは、全てスルーホール１６３Ｔ８である。複数のスルーホール１６３Ｔ８には、７層目の誘電体層１３７に形成された複数のスルーホール１６３Ｔ６が接続されている。

図２３は、９層目の誘電体層１３９のパターン形成面を示している。誘電体層１３９のパターン形成面には、共振器導体部１５１０，１５２０，１５３０，１５４０，１５５０，１５６０が形成されている。共振器導体部１５１０は、線路の両端である第１端５１ａおよび第２端５１ｂを含んでいる。共振器導体部１５２０は、線路の両端である第１端５２ａおよび第２端５２ｂを含んでいる。共振器導体部１５３０は、線路の両端である第１端５３ａおよび第２端５３ｂを含んでいる。共振器導体部１５４０は、線路の両端である第１端５４ａおよび第２端５４ｂを含んでいる。共振器導体部１５５０は、線路の両端である第１端５５ａおよび第２端５５ｂを含んでいる。共振器導体部１５６０は、線路の両端である第１端５６ａおよび第２端５６ｂを含んでいる。

図２３には、共振器導体部１５１０，１５２０，１５３０，１５４０，１５５０，１５６０のそれぞれについて、第１端と第２端を結ぶ最短経路５１Ｐ，５２Ｐ，５３Ｐ，５４Ｐ，５５Ｐ，５６Ｐを、太線の矢印で示している。

共振器導体部１５１０，１５６０の各々は、Ｙ方向に延びている。また、共振器導体部１５１０，１５６０は、それらと交差してＹ方向に延びる１つの直線が存在する位置関係で配置されている。共振器導体部１５１０の第２端５１ｂと共振器導体部１５６０の第２端５６ｂは、所定の間隔を開けて隣接している。第２端５１ｂと第２端５６ｂの間隔は、共振器導体部１５１０，１５６０の各々の長さよりも十分に小さい。

共振器導体部１５２０，１５５０の各々は、Ｘ方向に延びている。また、共振器導体部１５２０，１５５０は、所定の間隔を開けてＹ方向に隣接している。共振器導体部１５２０，１５５０の間隔は、共振器導体部１５２０，１５５０の各々の長さよりも小さい。

共振器導体部１５２０の第１端５２ａは、共振器導体部１５１０の第２端５１ｂの近傍に配置されている。共振器導体部１５５０の第１端５５ａは、共振器導体部１５６０の第２端５６ｂの近傍に配置されている。

共振器導体部１５３０，１５４０の各々は、Ｙ方向に延びている。また、共振器導体部１５３０，１５４０は、それらと交差してＹ方向に延びる１つの直線が存在する位置関係で配置されている。共振器導体部１５３０の第１端５３ａと共振器導体部１５４０の第１端５４ａは、所定の間隔を開けて隣接している。第１端５３ａと第１端５４ａの間隔は、共振器導体部１５３０，１５４０の各々の長さよりも十分に小さい。第１端５３ａは、共振器導体部１５２０の第２端５２ｂの近傍に配置されている。第１端５４ａは、共振器導体部１５５０の第２端５５ｂの近傍に配置されている。

また、誘電体層１３９には、６つのスルーホール列１０７Ｔの一部を構成する６つのスルーホール１０７Ｔ９が形成されている。６つのスルーホール１０７Ｔ９には、図２２に示した６つのスルーホール１０７Ｔ８が接続されている。

誘電体層１３９には、更に、複数のスルーホール列１６３Ｔの一部を構成する複数のスルーホール１６３Ｔ９が形成されている。図２３において、６つのスルーホール１０７Ｔ９以外の複数の円で表わされた複数のスルーホールは、全てスルーホール１６３Ｔ９である。複数のスルーホール１６３Ｔ９には、図２２に示した複数のスルーホール１６３Ｔ８が接続されている。

図２４は、１０層目の誘電体層１４０のパターン形成面を示している。誘電体層１４０のパターン形成面には、図２に示したキャパシタＣ２を構成するための導体層１４０１が形成されている。

また、誘電体層１４０には、導体層１４０１に接続されたスルーホール１４０Ｔ１が形成されている。誘電体層１４０には、更に、６つのスルーホール列１０７Ｔの一部を構成する６つのスルーホール１０７Ｔ１０が形成されている。６つのスルーホール１０７Ｔ１０には、図２３に示した６つのスルーホール１０７Ｔ９が接続されている。

誘電体層１４０には、更に、複数のスルーホール列１６３Ｔの一部を構成する複数のスルーホール１６３Ｔ１０が形成されている。図２４において、スルーホール１４０Ｔ１，１０７Ｔ１０以外の複数の円で表わされた複数のスルーホールは、全てスルーホール１６３Ｔ１０である。複数のスルーホール１６３Ｔ１０には、図２３に示した複数のスルーホール１６３Ｔ９が接続されている。

図２５は、１１層目および１２層目の誘電体層１４１，１４２のパターン形成面を示している。誘電体層１４１，１４２の各々には、スルーホール１４１Ｔ１が形成されている。１１層目の誘電体層１４１に形成されたスルーホール１４１Ｔ１には、図２４に示したスルーホール１４０Ｔ１が接続されている。

誘電体層１４１，１４２の各々には、更に、６つのスルーホール列１０７Ｔの一部を構成する６つのスルーホール１０７Ｔ１１が形成されている。１１層目の誘電体層１４１に形成された６つのスルーホール１０７Ｔ１１には、図２４に示した６つのスルーホール１０７Ｔ１０が接続されている。

誘電体層１４１，１４２の各々には、更に、複数のスルーホール列１６３Ｔの一部を構成する複数のスルーホール１６３Ｔ１１が形成されている。図２５において、スルーホール１４１Ｔ１，１０７Ｔ１１以外の複数の円で表わされた複数のスルーホールは、全てスルーホール１６３Ｔ１１である。１１層目の誘電体層１４１に形成された複数のスルーホール１６３Ｔ１１には、図２４に示した複数のスルーホール１６３Ｔ１０が接続されている。

誘電体層１４１，１４２では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

図２６は、１３層目の誘電体層１４３のパターン形成面を示している。誘電体層１４３のパターン形成面には、導体層１４３１が形成されている。導体層１４３１には、１２層目の誘電体層１４２に形成されたスルーホール１４１Ｔ１が接続されている。

また、誘電体層１４３には、導体層１４３１に接続されたスルーホール１４３Ｔ１が形成されている。誘電体層１４３には、更に、６つのスルーホール列１０７Ｔの一部を構成する６つのスルーホール１０７Ｔ１３が形成されている。６つのスルーホール１０７Ｔ１３には、１２層目の誘電体層１４２に形成された６つのスルーホール１０７Ｔ１１が接続されている。

誘電体層１４３には、更に、複数のスルーホール列１６３Ｔの一部を構成する複数のスルーホール１６３Ｔ１３が形成されている。図２６において、スルーホール１４３Ｔ１，１０７Ｔ１３以外の複数の円で表わされた複数のスルーホールは、全てスルーホール１６３Ｔ１３である。複数のスルーホール１６３Ｔ１３には、１２層目の誘電体層１４２に形成された複数のスルーホール１６３Ｔ１１が接続されている。

図２７は、１４層目および１５層目の誘電体層１４４，１４５のパターン形成面を示している。誘電体層１４４，１４５の各々には、スルーホール１４４Ｔ１が形成されている。１４層目の誘電体層１４４に形成されたスルーホール１４４Ｔ１には、図２６に示したスルーホール１４３Ｔ１が接続されている。

誘電体層１４４，１４５の各々には、更に、６つのスルーホール列１０７Ｔの一部を構成する６つのスルーホール１０７Ｔ１４が形成されている。１４層目の誘電体層１４４に形成された６つのスルーホール１０７Ｔ１４には、図２６に示した６つのスルーホール１０７Ｔ１３が接続されている。

誘電体層１４４，１４５の各々には、更に、複数のスルーホール列１６３Ｔの一部を構成する複数のスルーホール１６３Ｔ１４が形成されている。図２７において、スルーホール１４４Ｔ１，１０７Ｔ１４以外の複数の円で表わされた複数のスルーホールは、全てスルーホール１６３Ｔ１４である。１４層目の誘電体層１４４に形成された複数のスルーホール１６３Ｔ１４には、図２６に示した複数のスルーホール１６３Ｔ１３が接続されている。

誘電体層１４４，１４５では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

図２８は、１６層目の誘電体層１４６の第１のパターン形成面を示している。誘電体層１４６の第１のパターン形成面には、導体線路１３Ｂを構成する導体層１４６１が形成されている。導体層１４６１は、互いに反対側に位置する第１端と第２端１３Ｂｂを有している。

また、誘電体層１４６には、導体層１４６１における第１端の近傍部分に接続されたスルーホール１４６Ｔ１が形成されている。スルーホール１４６Ｔ１には、１５層目の誘電体層１４５に形成されたスルーホール１４４Ｔ１が接続されている。誘電体層１４６には、更に、６つのスルーホール列１０７Ｔの一部を構成する６つのスルーホール１０７Ｔ１６が形成されている。６つのスルーホール１０７Ｔ１６には、１５層目の誘電体層１４５に形成された６つのスルーホール１０７Ｔ１４が接続されている。

誘電体層１４６には、更に、複数のスルーホール列１６３Ｔの一部を構成する複数のスルーホール１６３Ｔ１６が形成されている。図２８において、スルーホール１４６Ｔ１，１０７Ｔ１６以外の複数の円で表わされた複数のスルーホールは、全てスルーホール１６３Ｔ１６である。複数のスルーホール１６３Ｔ１６には、１５層目の誘電体層１４５に形成された複数のスルーホール１６３Ｔ１４が接続されている。

図２９は、１６層目の誘電体層１４６の第２のパターン形成面を示している。誘電体層１４６の第２のパターン形成面には、シールド１０６の第２の部分１６２を構成する導体層１４７０と、第２の入出力ポート４を構成する導体層１４７１とが形成されている。導体層１４７０には、円形の孔１４７０ａが形成されている。導体層１４７１は、孔１４７０ａの内側に配置され、導体層１４７０には接していない。

図２８に示したスルーホール１４６Ｔ１は、導体層１４７１に接続されている。図２８に示したスルーホール１０７Ｔ１６，１６３Ｔ１６は、導体層１４７０に接続されている。図２８に示した導体層１４６１における第２端１３Ｂｂの近傍の一部は、誘電体層１４６を介して、導体層１４７０に対向している。

本実施の形態に係る積層型フィルタ装置１００は、１層目の誘電体層１３１のパターン形成面が下を向き、１６層目の誘電体層１４６における第２のパターン形成面が上を向くように、１層目ないし１６層目の誘電体層１３１～１４６が積層されて構成される。

共振器５１～５６のそれぞれの共振器導体部１５１０，１５２０，１５３０，１５４０，１５５０，１５６０は、Ｚ方向に関して、積層体１０２内の同じ位置に配置されている。本実施の形態では、図２３に示したように、共振器導体部１５１０，１５６０の最短経路５１Ｐ，５６Ｐは、中間共振器５２～５５の共振器導体部１５２０，１５３０，１５４０，１５５０の最短経路５２Ｐ，５３Ｐ，５４Ｐ，５５Ｐよりも短い。

以下、図２に示した回路の構成要素と、図１７ないし図２９に示した積層体１０２の構成要素との対応関係について説明する。

始めに、バンドパスフィルタ１５に関して説明する。第１の入出力ポート３を構成する導体層１３１１は、スルーホール１３１Ｔ１，１３２Ｔ１，１３３Ｔ１，１３５Ｔ１，１３６Ｔ１および導体層１３５１を介して、図２２に示した導体層１３８１に接続されている。導体層１３８１は、誘電体層１３８を介して、図２３に示した共振器導体部１５１０における第１端５１ａの近傍部分に対向している。図２に示したキャパシタＣ１は、導体層１３８１と共振器導体部１５１０と、これらの間の誘電体層１３８とによって構成されている。

第２の入出力ポート４を構成する導体層１４７１は、スルーホール１４６Ｔ１，１４４Ｔ１，１４３Ｔ１，１４１Ｔ１，１４０Ｔ１および導体層１４３１を介して、図２４に示した導体層１４０１に接続されている。導体層１４０１は、誘電体層１３９を介して、図２３に示した共振器導体部１５６０における第１端５６ａの近傍部分に対向している。図２に示したキャパシタＣ２は、導体層１４０１と共振器導体部１５６０と、これらの間の誘電体層１３９とによって構成されている。

図２２に示した導体層１３８２は、誘電体層１３８を介して、共振器導体部１５１０における第２端５１ｂの近傍部分と、共振器導体部１５２０における第１端５２ａの近傍部分とに対向している。図２に示したキャパシタＣ１２は、導体層１３８２と、共振器導体部１５１０，１５２０と、これらの間の誘電体層１３８とによって構成されている。

図２２に示した導体層１３８３は、誘電体層１３８を介して、共振器導体部１５２０における第２端５２ｂの近傍部分と、共振器導体部１５３０における第１端５３ａの近傍部分とに対向している。図２に示したキャパシタＣ２３は、導体層１３８３と、共振器導体部１５２０，１５３０と、これらの間の誘電体層１３８とによって構成されている。

図２２に示した導体層１３８４は、誘電体層１３８を介して、共振器導体部１５３０における第１端５３ａの近傍部分と、共振器導体部１５４０における第１端５４ａの近傍部分とに対向している。図２に示したキャパシタＣ３４は、導体層１３８４と、共振器導体部１５３０，１５４０と、これらの間の誘電体層１３８とによって構成されている。

図２２に示した導体層１３８５は、誘電体層１３８を介して、共振器導体部１５４０における第１端５４ａの近傍部分と、共振器導体部１５５０における第２端５５ｂの近傍部分とに対向している。図２に示したキャパシタＣ４５は、導体層１３８５と、共振器導体部１５４０，１５５０と、これらの間の誘電体層１３８とによって構成されている。

図２２に示した導体層１３８６は、誘電体層１３８を介して、共振器導体部１５５０における第１端５５ａの近傍部分と、共振器導体部１５６０における第２端５６ｂの近傍部分とに対向している。図２に示したキャパシタＣ５６は、導体層１３８６と、共振器導体部１５５０，１５６０と、これらの間の誘電体層１３８とによって構成されている。

次に、図１６も参照して、第１の帯域阻止フィルタ１０Ａに関して説明する。図１６は、積層型フィルタ装置１００の断面図である。図２に示した接続経路１１Ａおよびインピーダンス変成器１４Ａは、スルーホール１３１Ｔ１，１３２Ｔ１，１３３Ｔ１，１３５Ｔ１，１３６Ｔ１および導体層１３５１によって構成されている。インピーダンス変成器１４Ａは、図１６に示したスルーホール線路部１４ＡＴを含んでいる。スルーホール線路部１４ＡＴは、スルーホール１３１Ｔ１，１３２Ｔ１，１３３Ｔ１，１３５Ｔ１，１３６Ｔ１を含んでいる。

共振器１２Ａを構成する導体線路１３Ａは、図１８に示した導体層１３２１によって構成されている。導体層１３２１とスルーホール１３２Ｔ１との接続位置は、導体線路１３Ａの第１端１３Ａａに対応する。図１８に示したように、導体線路１３Ａの第２端１３Ａｂは、導体層１３２１において、導体層１３２１とスルーホール１３２Ｔ１との接続位置から最も遠い端部である。導体線路１３Ａの第１端１３Ａａから第２端１３Ａｂまでの距離は、第１の帯域阻止フィルタ１０Ａの阻止帯域の中心周波数に対応する波長の１／４またはそれに近い値である。

次に、第２の帯域阻止フィルタ１０Ｂに関して説明する。図２に示した接続経路１１Ｂおよびインピーダンス変成器１４Ｂは、スルーホール１４６Ｔ１，１４４Ｔ１，１４３Ｔ１，１４１Ｔ１，１４０Ｔ１および導体層１４３１によって構成されている。インピーダンス変成器１４Ｂは、図１６に示したスルーホール線路部１４ＢＴを含んでいる。スルーホール線路部１４ＢＴは、スルーホール１４６Ｔ１，１４４Ｔ１，１４３Ｔ１，１４１Ｔ１，１４０Ｔ１を含んでいる。

共振器１２Ｂを構成する導体線路１３Ｂは、図２８に示した導体層１４６１によって構成されている。導体層１４６１とスルーホール１４６Ｔ１との接続位置は、導体線路１３Ｂの第１端１３Ｂａに対応する。図２８に示したように、導体線路１３Ｂの第２端１３Ｂｂは、導体層１４６１において、導体層１４６１とスルーホール１４６Ｔ１との接続位置から最も遠い端部である。導体線路１３Ｂの第１端１３Ｂａから第２端１３Ｂｂまでの距離は、第２の帯域阻止フィルタ１０Ｂの阻止帯域の中心周波数に対応する波長の１／４またはそれに近い値である。

次に、結合調整部１０７およびシールド１０６に関して説明する。結合調整部１０７は、６つのスルーホール列１０７Ｔによって構成されている。６つのスルーホール列７Ｔの各々は、スルーホール１０７Ｔ１，１０７Ｔ２，１０７Ｔ３，１０７Ｔ５，１０７Ｔ６，１０７Ｔ８，１０７Ｔ９，１０７Ｔ１０，１０７Ｔ１１，１０７Ｔ１３，１０７Ｔ１４，１０７Ｔ１６が、Ｚ方向に直列に接続されることによって構成されている。

シールド１０６は、第１の部分１６１、第２の部分１６２および接続部１６３を含んでいる。第１の部分１６１は、導体層１３１０によって構成されている。第２の部分１６２は、導体層１４７０によって構成されている。接続部１６３は、複数のスルーホール列１６３Ｔを含んでいる。複数のスルーホール列１６３Ｔの各々は、スルーホール１６３Ｔ１，１６３Ｔ２，１６３Ｔ３，１６３Ｔ５，１６３Ｔ６，１６３Ｔ８，１６３Ｔ９，１６３Ｔ１０，１６３Ｔ１１，１６３Ｔ１３，１６３Ｔ１４，１６３Ｔ１６が、Ｚ方向に直列に接続されることによって構成されている。

本実施の形態に係る積層型フィルタ装置１００では、第１のポート３が積層体１０２の第１の端面１０２Ａに配置され、第２のポート４が積層体１０２の第２の端面１０２Ｂに配置されている。そのため、本実施の形態では、第２のポート４に接続される他の電子部品を、積層体１０２に積層することが可能である。これにより、積層型フィルタ装置１００および他の電子部品が実装される基板において、積層型フィルタ装置１００および他の電子部品の占有面積を小さくすることが可能になる。

本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。

なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明の積層型フィルタ装置は、帯域阻止フィルタとして、第１および第２の帯域阻止フィルタ１０Ａ，１０Ｂの一方のみを備えていてもよい。また、本発明の積層型フィルタ装置は、バンドパスフィルタおよび帯域阻止フィルタの他に、バンドパスフィルタおよび帯域阻止フィルタ以外のフィルタを備えていてもよいし、フィルタ以外の機能を有する回路を備えていてもよい。

１…積層型フィルタ装置、２…積層体、３…第１の入出力ポート、４…第２の入出力ポート、１０Ａ…第１の帯域阻止フィルタ、１０Ｂ…第２の帯域阻止フィルタ、１５…バンドパスフィルタ、５１，５２，５３，５４，５５，５６…共振器、５１０，５２０，５３０，５４０，５５０，５６０…共振器導体部。

Claims (6)

1. 積層された複数の誘電体層と複数の導体層とを含む積層体と、
   前記積層体に一体化された第１の入出力ポートおよび第２の入出力ポートと、
   前記積層体を用いて構成されていると共に回路構成上前記第１の入出力ポートと前記第２の入出力ポートの間に設けられたバンドパスフィルタおよび帯域阻止フィルタとを備えた積層型フィルタ装置であって、
   前記バンドパスフィルタは、少なくとも１つの両端開放型の第１の共振器を含み、
   前記帯域阻止フィルタは、
   第１の入出力端と、
   第２の入出力端と、
   前記第１の入出力端と前記第２の入出力端とを接続する接続経路と、
   前記接続経路に結合した第２の共振器とを含み、
   前記接続経路は、インピーダンス変成器を含み、
   前記第２の共振器は、分布定数線路を構成する導体線路を含み、
   前記導体線路は、前記接続経路に直接接続された第１端と、回路構成上、前記接続経路から最も遠い第２端とを有し、
   前記複数の導体層は、前記導体線路を構成する特定の導体層を含み、
   前記接続経路は、前記積層体内に設けられた特定のスルーホールを含み、
   前記積層体内における前記導体線路の前記第１端の位置は、前記特定の導体層と前記特定のスルーホールとの接続位置であることを特徴とする積層型フィルタ装置。
2. 前記帯域阻止フィルタは、前記第１の入出力ポートと前記第２の入出力ポートの間の挿入損失の周波数特性において、前記帯域阻止フィルタが無い場合に比べて、前記バンドパスフィルタの通過帯域の中心周波数の２倍の周波数における挿入損失を大きくすることを特徴とする請求項１記載の積層型フィルタ装置。
3. 前記インピーダンス変成器は、スルーホール線路部を含み、
   前記スルーホール線路部は、前記積層体内に設けられた少なくとも１つのスルーホールを含むことを特徴とする請求項１または２記載の積層型フィルタ装置。
4. 前記導体線路の前記第２端は、開放されていることを特徴とする請求項１記載の積層型フィルタ装置。
5. 前記バンドパスフィルタは、前記少なくとも１つの第１の共振器として、回路構成上隣接する２つの第１の共振器が電磁結合するように構成された複数の第１の共振器を含み、
   前記複数の第１の共振器の各々は、導体の線路で構成された共振器導体部を有し、
   前記共振器導体部は、線路の両端であって開放された第１端および第２端を含むことを特徴とする請求項１ないし４のいずれかに記載の積層型フィルタ装置。
6. 前記複数の第１の共振器は、回路構成上前記第１の入出力ポートに最も近い第１の入出力段共振器と、回路構成上前記第２の入出力ポートに最も近い第２の入出力段共振器と、回路構成上前記第１の入出力段共振器と前記第２の入出力段共振器の間に位置する少なくとも１つの中間共振器とを含み、
   前記第１および第２の入出力段共振器は、前記少なくとも１つの中間共振器よりも、前記共振器導体部の前記第１端と前記第２端を結ぶ最短経路が短いことを特徴とする請求項５記載の積層型フィルタ装置。

Images