TWI822412B - 積層型濾波器裝置 - Google Patents

Abstract

本發明為一種濾波器裝置，其具備有第一至第三共振器。第一至第三共振器之各者包含：第一線路部分；及第二線路部分，其與第一線路部分電性連接且阻抗小於第一線路部分的阻抗。第一至第三共振器中之至少一者共振器的阻抗比為0.3以下。第一共振器的第二線路部分及第二共振器的第二線路部分之各者之形狀，係於與積層方向呈正交，且與第三共振器的第二線路部分之長度方向交叉之方向為較長之形狀。

Description

積層型濾波器裝置

本發明係關於一種積層型濾波器裝置，其具備有由分佈常數線路構成之共振器。

被使用於通信裝置之電子零件之一，係具備有複數個共振器之帶通濾波器。複數個共振器之各者，例如由分佈常數線路所構成。分佈常數線路(distributed constant line)，係以具有既定之線路長度之方式所構成。

尤其對使用於小型通信裝置之帶通濾波器，要求其小型化。但是，於具備由分佈常數線路構成之共振器之帶通濾波器中，由於構成共振器的分佈常數線路的妨礙，難以實現帶通濾波器的小型化。

於日本國專利申請案公開2013-85076號公報中，記載有一種兩端短路型之步階式阻抗傳輸線路共振器(亦稱為步階式阻抗共振器(SIR))。於日本國專利申請案公開2013-85076號公報記載之技術中，藉由將寬度相對較大之傳輸線路之線路阻抗相對於寬度相對較小之傳輸線路之線路阻抗之比(以下，稱為阻抗比)設定為小於1，而將共振器之尺寸小型化。

為了進一步將具有SIR之帶通濾波器之尺寸小型化，可考慮將阻抗比進一步減小，以減小共振器之尺寸。然而，結果發現於先前之帶通濾波器中，會於比通帶(passband)為高頻帶(frequency band)中產生大量之亂真響應(spurious)。

本發明之目的在於，提供一種積層型濾波器裝置，其一面可抑制亂真響應之產生一面可達成小型化。

本發明之積層型濾波器裝置，其具備有：積層體，其包含積層之複數個介電體層；以及第一共振器、第二共振器及第三共振器，其等與積層體一體化。積層體具有位於與複數個介電體層之積層方向呈正交之方向兩端之第一側面及第二側面。第一共振器係配置於較第二側面靠近第一側面之位置。第二共振器係配置於較第一側面靠近第二側面之位置。自平行於積層方向之一方向觀察時，第三共振器之至少一部分，係配置於第一共振器與第二共振器之間。

第一共振器、第二共振器及第三共振器之各者包含：第一線路部分；以及第二線路部分，其阻抗小於第一線路部分的阻抗。於第一共振器、第二共振器及第三共振器中至少一者共振器中，第一線路部分的阻抗與第二線路部分的阻抗之比、即阻抗比為0.3以下。

第三共振器的第二線路部分之形狀，係於與前述積層方向正交之方向為較長之形狀。第一共振器的第二線路部分及第二共振器的第二線路部分之各者之形狀，係於與積層方向呈正交，且與第三共振器的第二線路部分之長度方向交叉之方向為較長之形狀。

於本發明之積層型濾波器裝置中，第一共振器、第二共振器及第三共振器之各者的阻抗比，亦可為0.3以下。

此外，於本發明之積層型濾波器裝置中，第一共振器的第二線路部分之長度方向及第二共振器的第二線路部分之長度方向，亦可與第三共振器的第二線路部分之長度方向呈正交。

此外，於本發明之積層型濾波器裝置中，第一共振器的第一線路部分、及第二共振器的第一線路部分，亦可分別包含在與積層方向呈正交且相互不同之複數個方向延伸之部分。

此外，於本發明之積層型濾波器裝置中，第三共振器的第一線路部分，亦可具有非對稱形狀。

此外，本發明之積層型濾波器裝置，亦可進一步具備有：第一短截線型共振器，其與第一共振器的第一線路部分電性連接；以及第二短截線型共振器，其與第二共振器的第一線路部分電性連接。

此外，於本發明之積層型濾波器裝置中，第三共振器亦可於電路構成上被配置於第一共振器與第二共振器之間。

此外，於本發明之積層型濾波器裝置中，於第一共振器、第二共振器及第三共振器之各者中，第一線路部分與第二線路部分，亦可於積層方向上被配置於相互不同之位置且相互電性連接。

此外，於本發明之積層型濾波器裝置中，亦可進一步具備有複數個通孔，該等通孔連接第一共振器、第二共振器及第三共振器之各者的第一線路部分與第二線路部分。

此外，於本發明之積層型濾波器裝置中，第一共振器的第一線路部分及第二共振器的第一線路部分，亦可於積層方向上被配置於相同之位置。第三共振器的第一線路部分，亦可於積層方向上被配置於與第一共振器及第二共振器之各者的第一線路部分不同之位置。

此外，於本發明之積層型濾波器裝置中，第一共振器的第二線路部分及第二共振器的第二線路部分，亦可於積層方向上被配置於相同之位置。第三共振器的第二線路部分，亦可於積層方向上被配置於與第一共振器及第二共振器之各者的第二線路部分不同之位置。

於本發明之積層型濾波器裝置中，第一共振器、第二共振器及第三共振器中之至少一者共振器的阻抗比為0.3以下。第一共振器的第二線路部分之形狀、及第二共振器的第二線路部分之形狀，係分別於與積層方向正交之方向為較長之形狀，第三共振器的第二線路部分之形狀，係於與積層方向呈正交，且與第一共振器的第二線路部分之長度方向及第二共振器的第二線路部分之長度方向交叉之方向為較長之形狀。藉此，根據本發明，可實現一種積層型濾波器裝置，其一面可抑制亂真響應之產生一面可達成小型化。

本發明之其他目的、特徵及長處，可藉由以下之說明而充分明瞭。

[第一實施形態]

以下參照圖式，詳細地對本發明之實施形態進行說明。首先，參照圖1，對本發明第一實施形態之積層型濾波器裝置(以下，簡稱為濾波器裝置)1之構成進行說明。圖1係表示濾波器裝置1之電路構成的電路圖。濾波器裝置1係以發揮作為帶通濾波器之功能之方式所構成，該帶通濾波器係用以選擇性地使既定通帶內之頻率的信號通過。

本實施形態之濾波器裝置1，其具備有：第一共振器10、第二共振器20、及於電路構成上配置於第一共振器10與第二共振器20之間之第三共振器30。再者，於本案中，「電路構成上」之表述係用以指電路圖上之配置，而非指物理構成上之配置。

第一至第三共振器10、20、30係被構成為，第一共振器10與第三共振器30於電路構成上以鄰接方式進行電磁場耦合，且第二共振器20與第三共振器30於電路構成上以鄰接方式進行電磁場耦合。於圖1中，已標記了符號K13之曲線，表示第一共振器10與第三共振器30之間的電場耦合，已標記了符號K23之曲線，表示第二共振器20與第三共振器30之間的電場耦合。

此外，第一共振器10係與在電路構成上不鄰接之第二共振器20磁場耦合。如此，將電路構成上不鄰接之2個共振器間之電磁場耦合稱為跳躍耦合(jump coupling)。於圖1中，已標記符號K12之曲線，表示第一共振器10與第二共振器20之間的磁場耦合。

第一共振器10包含：第一線路部分11、及阻抗小於第一線路部分11之第二線路部分12。第一線路部分11與第二線路部分12係相互電性連接。第一線路部分11係與地線連接。此外，第一線路部分11及第二線路部分12之各個為分佈常數線路。於本實施形態中，尤其是，第一線路部分11係寬度小的分佈常數線路，第二線路部分12係寬度大於第一線路部分11的分佈常數線路。

第一共振器10進一步包含導體部分13，該導體部分13係用以電性連接第一線路部分11與第二線路部分12。導體部分13亦可包含寬度較第二線路部分12為小的分佈常數線路。導體部分13的分佈常數線路的寬度，可與第一線路部分11的寬度相同，亦可不同。

第二共振器20之構成，基本上與第一共振器10之構成相同。即，第二共振器20包含：第一線路部分21、及阻抗小於第一線路部分21之第二線路部分22。第一線路部分21與第二線路部分22係相互電性連接。第一線路部分21係與地線連接。此外，第一線路部分21及第二線路部分22之各個為分佈常數線路。於本實施形態中，尤其是，第一線路部分21係寬度小的分佈常數線路，而第二線路部分22係寬度大於第一線路部分21的分佈常數線路。

第二共振器20進一步包含導體部分23，該導體部分23係用以電性連接第一線路部分21與第二線路部分22。導體部分23亦可包含寬度較第二線路部分22的分佈常數線路小的分佈常數線路。導體部分23的分佈常數線路的寬度，可與第一線路部分21的寬度相同，亦可不同。

第三共振器30包含：第一線路部分31、及阻抗小於第一線路部分31之第二線路部分32。第一線路部分31與第二線路部分32係相互電性連接。第一線路部分31係與地線連接。此外，第一線路部分31及第二線路部分32之各個為分佈常數線路。於本實施形態中，尤其是，第一線路部分31係寬度小的分佈常數線路，而第二線路部分32係寬度大於第一線路部分31的分佈常數線路。

第一至第三共振器10、20、30皆為步階式阻抗共振器，該步階式阻抗共振器係由寬度小的分佈常數線路及寬度大的分佈常數線路構成。此外，第一至第三共振器10、20、30皆為一端短路且另一端開放之1/4波長共振器。

第一線路部分11、21、31之各個的阻抗係於例如15〜35Ω之範圍內。第二線路部分12、22、32之各個的阻抗係於例如1〜5Ω之範圍內。其中，於第一至第三共振器10、20、30之各個中，將第一線路部分的阻抗對第二線路部分的阻抗之比，稱為阻抗比。根據減小共振器之觀點，以阻抗比小為較佳。例如，藉由調整第一線路部分及第二線路部分之各個的寬度，可調整阻抗比。隨著阻抗比變小，第一線路部分的寬度相對變小，第二線路部分的寬度相對變大。

於本實施形態中，第一至第三共振器10、20、30中至少一個共振器的阻抗比為0.3以下。於本實施形態中，尤其將第一至第三共振器10、20、30之各個的阻抗比設為0.3以下。於一例中，第一及第二共振器10、20之各個之第一線路部分的阻抗為2.87Ω，第一及第二共振器10、20之各個之第二線路部分的阻抗為27Ω。於此情形下，第一及第二共振器10、20之各個的阻抗比為0.106。此外，例如在一例中，第三共振器30之第一線路部分31的阻抗為2.55Ω，第三共振器30之第二線路部分32的阻抗為27Ω。於此情形下，第三共振器30的阻抗比為0.094。

然而，若將阻抗比設為過小，則可能無法獲得期望之特性。例如，於一端短路且另一端開放之步階式阻抗共振器(1/4波長共振器)中，若將阻抗比設為過小，則共振器實質上則成為僅由兩端開放之第二線路部分構成之1/2波長共振器。其結果，則不能獲得所期望之特性。為了防止此種情形，於本實施形態中，將第一至第三共振器10、20、30之各個阻抗比設為0.06以上。

濾波器裝置1更具備有：第一埠2、第二埠3及導體部4、5。第一至第三共振器10、20、30係於電路構成上配置於第一埠2與第二埠3之間。

導體部4係電性連接第一埠2與第一共振器10。導體部4之一端係與第一埠2連接。導體部4之另一端係於第一線路部分11與導體部分13之間連接至第一共振器10。

導體部5係電性連接第二埠3與第二共振器20。導體部5之一端係與第二埠3連接。導體部5之另一端係於第一線路部分21與導體部分23之間連接至第二共振器20。

接著，參照圖2，對濾波器裝置1之其他構成進行說明。圖2係表示濾波器裝置1的外觀立體圖。

濾波器裝置1進一步具備有積層體50。積層體50包含積層之複數個介電體層、形成於該複數個介電體層之複數個導體層及複數個通孔。第一至第三共振器10、20、30係與積層體50一體化。第一至第三共振器10、20、30係使用複數個導體層所構成。

積層體50具有位於複數個介電體層之積層方向T兩端之第一面50A及第二面50B、及連接第一面50A與第二面50B之4個側面50C〜50F。側面50C、50D相互朝向相反側，側面50E、50F亦相互朝向相反側。側面50C〜50F係垂直於第一面50A及第二面50B。

在此，如圖2所示，定義X方向、Y方向、Z方向。X方向、Y方向、Z方向相互正交。於本實施形態中，將與積層方向T平行之一方向設為Z方向。此外，將與X方向相反之方向設為-X方向，將與Y方向相反之方向設為-Y方向，將與Z方向相反之方向設為-Z方向。

如圖2所示，第一面50A係位於積層體50之-Z方向端。第一面50A亦為積層體50之底面。第二面50B係位於積層體50之Z方向端。第二表面50B亦為積層體50之上面。側面50C係位於積層體50之-X方向端。側面50D係位於積層體50之X方向端。側面50E係位於積層體50之-Y方向端。側面50F係位於積層體50之Y方向端。

自Z方向觀察時積層體50之平面形狀、即第一面50A或第二面50B之形狀，係於一方向較長之形狀。於本實施形態中，尤其是自Z方向觀察時積層體50之平面形狀，係於與X方向平行之方向較長之矩形形狀。

濾波器裝置1進一步具備有設於積層體50之第一面50A之複數個端子111、112、113、114、115、116。端子111係於側面50C近旁在Y方向延伸。端子112係於側面50D近旁在Y方向延伸。端子113〜116係配置於端子111與端子112之間。端子113、114係於側面50E近旁沿X方向依序排列。端子115、116係於側面50F近旁沿X方向依序排列。

端子111係與第一埠2相對應，端子112係與第二埠3相對應。藉此，第一埠2及第二埠3係設於積層體50之第一面50A。端子113〜116係與地線連接。以下，亦將端子111稱為第一端子111，將端子112稱為第二端子112，且將端子113〜116稱為接地端子113〜116。

接著，參照圖3A至圖5C，對構成積層體50之複數個介電體層及複數個導體層之一例進行說明。於本例中，積層體50具有積層之9層介電體層。以下，自下而上依序將該9層之介電體層稱為第1層至第9層之介電體層。此外，以符號51〜59表示第1層至第9層之介電體層。

圖3A表示第1層之介電體層51之圖案形成面。於介電體層51之圖案形成面形成有端子111、112、113、114、115、116。此外，於介電體層51形成有分別與端子111、112、113、114、115、116連接之通孔51T1、51T2、51T3、51T4、51T5、51T6。

圖3B表示第2層之介電體層52之圖案形成面。於介電體層52之圖案形成面形成有導體層521。此外，於介電體層52形成有通孔52T1、52T2、52T3、52T4、52T5、52T6。形成於介電體層51之通孔51T1、51T2分別與通孔52T1、52T2連接。形成於介電體層51之通孔51T3〜51T6及通孔52T3〜52T6，係與導體層521連接。

圖3C表示第3層之介電體層53之圖案形成面。於介電體層53之圖案形成面形成有導體層531、532、533、534。導體層532係與導體層531相連接。導體層534係與導體層533相連接。於圖3C中，分別以虛線表示導體層531與導體層532之邊界、及導體層533與導體層534之邊界。

此外，於介電體層53形成有通孔53T1、53T2、53T3、53T4、53T5、53T6。形成於介電體層52之通孔52T1及通孔53T1，係與導體層532相連接。形成於介電體層52之通孔52T2及通孔53T2，係與導體層534相連接。形成於介電體層52之通孔52T3〜52T6，分別與通孔53T3〜53T6相連接。

圖4A表示第4層之介電體層54的圖案形成面。於介電體層54之圖案形成面形成有導體層541。此外，於介電體層54形成有通孔54T1、54T2、54T3、54T4、54T5、54T6、54T7。形成於介電體層53之通孔53T1〜53T6，分別與通孔54T1〜54T6相連接。通孔54T7係與導體層541相連接。

圖4B表示第5層之介電體層55之圖案形成面。於介電體層55之圖案形成面形成有導體層551。此外，於介電體層55形成有通孔55T1、55T2、55T7、55T8。形成於介電體層54之通孔54T1、54T2、54T7，分別與通孔55T1、55T2、55T7相連接。形成於介電體層54之通孔54T3〜54T6及通孔55T8，係與導體層551相連接。

圖4C表示第6層之介電體層56之圖案形成面。於介電體層56形成有通孔56T1、56T2、56T7、56T8。形成於介電體層55之通孔55T1、55T2、55T7、55T8，分別與通孔56T1、56T2、56T7、56T8相連接。

圖5A表示第7層之介電體層57之圖案形成面。於介電體層57之圖案形成面形成有導體層571、572。導體層571、572之各個，具有相互位於相反側之第一端及第二端。導體層571之第一端與導體層572之第一端係相互連接。於圖5A中，以虛線表示導體層571與導體層572之邊界。形成於介電體層56之通孔56T1，係與導體層571之第二端之近旁部分相連接。形成於介電體層56之通孔56T2，係與導體層572之第二端之近旁部分相連接。

此外，於介電體層57形成有通孔57T7、57T8。形成於介電體層56之通孔56T7，係與通孔57T7相連接。形成於介電體層56之通孔56T8及通孔57T8，係與導體層571之第一端之近旁部分及導體層572之第一端之近旁部分相連接。

圖5B表示第8層之介電體層58之圖案形成面。於介電體層58之圖案形成面形成有導體層581。導體層581具有相互位於相反側之第一端及第二端。形成於介電體層57之通孔57T7，係與導體層581之第一端之近旁部分相連接。

此外，於介電體層58形成有通孔58T8。形成於介電體層57之通孔57T8及通孔58T8，係與導體層581之第二端之近旁部分相連接。

圖5C表示第9層之介電體層59之圖案形成面。於介電體層59之圖案形成面形成有導體層591。形成於介電體層58之通孔58T8，係與導體層591相連接。

圖2所示之積層體50係以第1層之介電體層51之圖案形成面成為積層體50之第一面50A、第9層之介電體層59之與圖案形成面相反側之面成為積層體50之第二面50B之方式，將第1層至第9層之介電體層51〜59積層所構成。

圖6表示積層體50之內部，該積層體50係將第1層至第9層之介電體層51〜59積層所構成。如圖6所示，於積層體50之內部，積層有圖3A至圖5C所示之複數個導體層及複數個通孔。

以下，對圖1所示之濾波器裝置1之電路的構成元件、與圖3A至圖5C所示之積層體50內部的構成元件之對應關係進行說明。首先，對第一共振器10進行說明。第一線路部分11係由導體層571構成。第二線路部分12係由導體層531構成。導體部分13係由導體層532構成。

導體層532(導體部分13)及通孔53T1、54T1、55T1、56T1，係連接構成第一線路部分11之導體層571與構成第二線路部分12之導體層531。此外，構成第一線路部分11之導體層571，經由通孔51T3〜51T6、導體層521、通孔52T3〜52T6、53T3〜53T6、通孔54T3〜54T6、導體層551及通孔55T8、56T8而與接地端子113〜116相連接。

接著，對第二共振器20進行說明。第一線路部分21係由導體層572構成。第二線路部分22係由導體層533構成。導體部分23係由導體層534構成。

導體層534(導體部分23)及通孔53T2、54T2、55T2、56T2，係連接構成第一線路部分21之導體層572與構成第二線路部分22之導體層533。此外，構成第一線路部分21之導體層572，經由通孔51T3〜51T6、導體層521、通孔52T3〜52T6、53T3〜53T6、通孔54T3〜54T6、導體層551及通孔55T8、56T8而與接地端子113〜116相連接。

接著，對第三共振器30進行說明。第一線路部分31係由導體層581所構成。第二線路部分32係由導體層541所構成。

構成第一線路部分31之導體層581，經由通孔51T3〜51T6、導體層521、通孔52T3〜52T6、53T3〜53T6、通孔54T3〜54T6、導體層551及通孔55T8、56T8、57T8而與接地端子113〜116相連接。

接著，對導體部4、5進行說明。導體部4係由通孔51T1、52T1構成。通孔51T1係與第一端子111相連接。通孔52T1係與構成導體部分13之導體層532相連接，並且經由通孔53T1、54T1、55T1、56T1而與構成第一線路部分11之導體層571相連接。

導體部5係由通孔51T2、52T2構成。通孔51T2係與第二端子112相連接。通孔52T2係與構成導體部分23之導體層534相連接，並且經由通孔53T2、54T2、55T2、56T2而與構成第一線路部分21之導體層572相連接。

接著，參照圖2至圖8，對本實施形態之濾波器裝置1之構造上之特徵進行說明。圖7及圖8係表示積層體50內部一部分之立體圖。圖7主要表示構成第一及第二共振器10、20之複數個導體層及複數個通孔。圖8主要表示構成第三共振器30之複數個導體層及複數個通孔。

第一共振器10係配置於積層體50內之-X方向側之區域。即，第一共振器10係配置於較側面50D靠近側面50C之位置。如圖7所示，第一共振器10之第一線路部分11(導體層571)及第二線路部分12(導體層531)，係於積層方向T上配置於相互不同之位置。第二線路部分12係配置於配置有複數個端子111〜116之第一面50A與第一線路部分11之間。

第一線路部分11(導體層571)包含在與積層方向T正交之複數個方向延伸之複數個部分。於本實施形態中，尤其是第一線路部分11(導體層571)包含在與X方向平行之方向延伸之4個部分、及在與Y方向平行之方向延伸之3個部分。

第二線路部分12(導體層531)之形狀，係於與積層體50之長度方向交叉之方向呈較長之形狀。於本實施形態中，尤其是第二線路部分12(導體層531)之形狀，係於與Y方向平行之方向較長之矩形形狀。

第二共振器20係配置於積層體50內之X方向側之區域。即，第二共振器20係配置於較側面50C靠近側面50D之位置。如圖7所示，第二共振器20之第一線路部分21(導體層572)及第二線路部分22(導體層533)，係於積層方向T上配置於相互不同之位置。第二線路部分22係配置於配置有複數個端子111〜116之第一面50A與第一線路部分21之間。

第一線路部分21(導體層572)包含在與積層方向T正交之複數個方向延伸之複數個部分。於本實施形態中，尤其是第一線路部分21(導體層572)包含在與X方向平行之方向延伸之4個部分、及在與Y方向平行之方向延伸之3個部分。

第二線路部分22(導體層533)之形狀，係於與積層體50之長度方向交叉之方向較長之形狀。於本實施形態中，尤其是第二線路部分22(導體層533)之形狀，係於與Y方向平行之方向較長之矩形形狀。

自Z方向觀看時，第三共振器30之至少一部分，係配置於第一共振器10與第二共振器20之間。於本實施形態中，尤其是第三共振器30之一部分，係配置於第一共振器10與第二共振器20之間。

如圖8所示，第三共振器30之第一線路部分31(導體層581)及第二線路部分32(導體層541)，係於積層方向T上配置於相互不同之位置。第二線路部分32係配置於配置有複數個端子111〜116之第一面50A與第一線路部分31之間。

第一線路部分31(導體層581)包含在與積層方向T正交之複數個方向延伸之複數個部分。於本實施形態中，尤其是第一線路部分31(導體層581)包含在與X方向平行之方向延伸之3個部分、及在與Y方向平行之方向延伸之4個部分。

第一線路部分31(導體層581)係相對於與第一線路部分31交叉之任意之XZ平面具有非對稱之形狀，並且相對於與第一線路部分31交叉之任意之YZ平面具有非對稱之形狀。以下，將與第一線路部分31交叉之任意之XZ平面稱為第一虛擬平面，將與第一線路部分31交叉之任意之YZ平面稱為第二虛擬平面。第一虛擬平面亦可在平行於Y方向之方向上與積層體50之中心交叉。第二虛擬平面亦可在平行於X方向之方向上與積層體50之中心交叉。

第二線路部分32(導體層541)之形狀，係於積層體50之長度方向為較長之形狀。於本實施形態中，尤其是第二線路部分32(導體層541)之形狀，係於與X方向平行之方向為較長之矩形形狀。

如圖5A及圖6所示，第一共振器10之第一線路部分11(導體層571)及第二共振器20之第一線路部分21(導體層572)，係於積層方向T上配置於相同之位置。如圖5A、圖5B及圖6所示，第三共振器30之第一線路部分31(導體層581)，係於積層方向T上配置於與第一線路部分11、21不同之位置。此外，自Z方向觀察時，第一線路部分11之一部分及第一線路部分21之一部分，係與第一線路部分31重疊。此外，第一線路部分31之形狀，係與第一線路部分11之形狀及第一線路部分21之形狀不同。

此外，如圖3C及圖6所示，第一共振器10之第二線路部分12(導體層531)及第二共振器20之第二線路部分22(導體層533)，係於積層方向T上配置於相同之位置。如圖3C、圖4A及圖6所示，第三共振器30之第二線路部分32(導體層541)，係於積層方向T上配置於與第二線路部分12、22不同之位置。此外，自Z方向觀察時，第二線路部分12之一部分及第二線路部分22之一部分，係與第二線路部分32相重疊。此外，第二線路部分32之形狀，係與第二線路部分12之形狀及第二線路部分22之形狀不同。

此外，如圖3C、圖4A、圖7及圖8所示，第三共振器30之第二線路部分32之形狀，係於與積層方向T正交之方向較長之形狀，第一共振器10之第二線路部分12及第二共振器20之第二線路部分22之各個之形狀，係於與積層方向T正交且與第二線路部分32之長度方向交叉之方向較長之形狀。

如前述，於本實施形態中，尤其是第二線路部分12之形狀及第二線路部分22之形狀，皆為於與Y方向平行之方向較長之矩形形狀，第二線路部分32之形狀，係於與X方向平行之方向較長之矩形形狀。藉此，第二線路部分12之長度方向及第二線路部分22之長度方向，係與第二線路部分32之長度方向(平行於X方向之方向)呈正交。

如以上說明，於本實施形態中，第一共振器10之第一線路部分11及第二線路部分12，係於積層方向T上配置於相互不同之位置。藉此，根據本實施形態，可重疊配置第一線路部分11與第2線路部分12。藉此，根據本實施形態，相較於將第一線路部分11及第二線路部分12形成於相同之介電體層，於積層方向T上配置於相同位置之情形，可實質上減少用以配置第一共振器10的面積。

前述對第一共振器10之說明，亦同樣適用於第二及第三共振器20、30。藉此，根據本實施形態，可將濾波器裝置1小型化。

此外，於本實施形態中，第一線路部分11、21、31之各個包含在相互不同之複數個方向延伸之複數個部分。藉此，根據本實施形態，相較於第一線路部分11、21、31之各個在一方向延伸之情形，其可實質上減少用以配置第一線路部分11、21、31之各個的面積。

此外，於本實施形態中，第一線路部分31具有如前述之非對稱之形狀。藉此，根據本實施形態，可使第一線路部分11與第一線路部分31之間產生之相互作用、與第一線路部分21與第一線路部分31之間產生之相互作用不同。藉此，可抑制例如在高於通帶之頻帶產生之亂真響應。

此外，於本實施形態中，導體層591係經由通孔51T3〜51T6、導體層521、通孔52T3〜52T6、53T3〜53T6、通孔54T3〜54T6、導體層551及通孔55T8、56T8、57T8、58T8而與接地端子113〜116相連接。第一至第三共振器10、20、30係配置於導體層521與導體層591之間。自Z方向觀察時，導體層521、591之各個與第一至第三共振器10、20、30相重疊。導體層521、591係發揮作為屏蔽之功能。

此外，於本實施形態中，第一共振器10之第二線路部分12及第二共振器20之第二線路部分22之各個之形狀，係於與第三共振器30之第二線路部分32之長度方向交叉之方向呈較長之形狀。藉此，根據本實施形態，其可抑制亂真響應之產生。以下，參照模擬結果，對該功效進行說明。

首先，對於模擬中使用之比較例的模型與第一及第二實施例的模型進行說明。比較例的模型，係比較例之濾波器裝置的模型。比較例之濾波器裝置之構成，除了第一共振器10之第二線路部分12及第二共振器20之第二線路部分22之形狀外，與本實施形態之濾波器裝置1之構成大致相同。於比較例之濾波器裝置中，第二線路部分12、22之各個與第三共振器30之第二線路部分32相同，其係於與X方向平行之方向較長之矩形形狀。於比較例的模型中，將第一及第二共振器10、20之各個的阻抗比設為0.106，且將第三共振器30的阻抗比設為0.094。

第一實施例的模型，係第一實施例之濾波器裝置的模型。第一實施例之濾波器裝置之構成，除了第一共振器10之第二線路部分12及第二共振器20之第二線路部分22之形狀外，與本實施形態之濾波器裝置1之構成大致相同。於第一實施例之濾波器裝置中，第二線路部分12、22，分別為於積層體50之平面形狀之長度方向、即與平行於X方向之方向交叉之方向較長之形狀。當自位於Z方向前方之位置觀察第二線路部分12時，第二線路部分12係沿與自Y方向朝-Y方向順時針旋轉115˚之方向(自X方向朝-Y方向旋轉25˚之方向)平行之方向延伸。當自位於Z方向前方之位置觀察第二線路部分22時，第二線路部分22，係沿與自Y方向朝-Y方向逆時針旋轉115˚之方向(自-X方向朝-Y方向旋轉25˚之方向)平行之方向延伸。於第一實施例的模型中，將第一及第二共振器10、20之各個的阻抗比設為0.106，且將第三共振器30的阻抗比設為0.094。

第二實施例的模型，係本實施形態之濾波器裝置1的模型。於第二實施例的模型中，將第一及第二共振器10、20之各個的阻抗比設為0.106，且將第三共振器30的阻抗比設為0.094。

於模擬中，分別以發揮作為帶通濾波器之功能之方式，對比較例的模型與第一及第二實施例的模型進行設計。然後，求得比較例的模型與第一及第二實施例的模型之各個之通過衰減特性。

圖9係表示比較例的模型之通過衰減特性之特性圖。於圖9中，橫軸表示頻率，縱軸表示衰減量。如圖9所示，於比較例的模型中，於高於通帶之頻帶(例如，頻率為15〜40GHz之區域)中產生有大量之亂真響應，其結果，該頻帶之衰減量之絕對值變小。

圖10係表示第一實施例的模型之通過衰減特性之特性圖。於圖10中，橫軸表示頻率，縱軸表示衰減量。如圖10所示，於第一實施例的模型中，其與比較例的模型比較，亂真響應數減少，並且於高於通帶之頻帶(例如，頻率為15〜40GHz之區域)中，衰減量之絕對值增大之頻帶(例如，衰減量之絕對值為10dB以上之頻帶)擴大。

圖11係表示第二實施例的模型之通過衰減特性之特性圖。於圖11中，橫軸表示頻率，縱軸表示衰減量。如圖11所示，於第二實施例的模型中，其與比較例的模型及第一實施例的模型相比較，亂真響應數減少，其結果，比通帶為高之頻帶中衰減量之絕對值變大。

於第二實施例的模型中亂真響應數減少之理由，可被考慮如下。於比較例的模型中，第一共振器10之第二線路部分12之長度方向及第二共振器20之第二線路部分22之各個之長度方向，係與第三共振器30之第二線路部分32之長度方向一致。藉此，第二線路部分12與第二線路部分32之間之相互作用、與第二線路部分22與第二線路部分32之間之相互作用增強，而產生有亂真響應。

相對於此，於第二實施例的模型中，則使第二線路部分12、22之各個之長度方向與第二線路部分32之長度方向呈正交，而使前述相互作用變化。藉此，於第二實施例的模型中，亂真響應數則被認為減少。

再者，如前述，於第一實施例的模型中，與比較例的模型相比較，衰減量絕對值變大之頻帶則擴大。該模擬之結果，顯示只要可使前述之相互作用變化，則於第二線路部分12、22之各個長度方向與第二線路部分32之長度方向呈正交之情形以外之情形，亦可抑制亂真響應。因此，於使第二線路部分12、22之各個長度方向以90˚以外之角度相對於第二線路部分32之長度方向呈交叉之情形，則亦可抑制亂真響應。 [第二實施形態]

接著，參照圖12至圖14，對本發明第二實施形態進行說明。圖12係表示本實施形態之積層型濾波器裝置之電路構成的電路圖。圖13係表示本實施形態之第7層之介電體層之圖案形成面的說明圖。圖14係表示本實施形態之積層型濾波器裝置之積層體內部的立體圖。

本實施形態之濾波器裝置1，係於以下方面與第一實施形態不同。本實施形態之濾波器裝置1具備有：第一短截線型共振器(stub resonator)91，其與第一共振器10之第一線路部分11電性連接；及第二短截線型共振器92，其與第二共振器20之第一線路部分21電性連接。第一及第二短截線型共振器91、92之各個為分佈常數線路。

第一短截線型共振器91係連接於第一線路部分11之中途。於圖12中，以符號11A表示第一線路部分11中於電路構成上位於與第一短截線型共振器91之連接點與第二線路部分12之間的部分，且以符號11B表示於電路構成上位於與第一短截線型共振器91之連接點與地線之間的部分。

第二短截線型共振器92係連接於第一線路部分21之中途。於圖12中，以符號21A表示第一線路部分21中於電路構成上位於與第二短截線型共振器92之連接點與第二線路部分22之間的部分，且以符號21B表示於電路構成上位於與第二短截線型共振器92之連接點與地線之間的部分。

此外，於本實施形態中，積層體50亦可包含圖13所示之介電體層157，以取代第一實施形態中第7層之介電體層57。與介電體層57相同，於介電體層157之圖案形成面形成有導體層571、572。於介電體層157之圖案形成面進一步形成有導體層573、574。導體層573係連接於導體層571之中途。導體層574係連接於導體層572之中途。於圖13中，分別以虛線表示導體層571與導體層573之邊界、及導體層572與導體層574之邊界。

第一短截線型共振器91係由導體層572所構成。第二短截線型共振器92係由導體層574構成。導體層572之形狀及導體層574之形狀可相同，亦可相互不同。於圖13所示之例中，導體層572之形狀及導體層574之形狀相互不同。

第一及第二短截線型共振器91、92，係為了控制例如於比通帶高之頻帶產生之亂真響應所使用者。第一及第二短截線型共振器91、92可分別為一端開放之開路短截線，亦可為一端與地線連接之短路短截線。

本實施形態中其他構成、作用及功效，係與第一實施形態相同。 [第三實施形態]

接著，參照圖15，對本發明第三實施形態進行說明。圖15係表示本實施形態之積層型濾波器裝置之電路構成的電路圖。

本實施形態之濾波器裝置1，係於以下方面與第二實施形態不同。本實施形態之濾波器裝置1係具備有第四共振器40。第四共振器40，係於電路構成上配置於第二共振器20與第三共振器30之間。於本實施形態中，第一至第四共振器10、20、30、40構成為，第一共振器10與第三共振器30於電路構成上以鄰接方式電磁場耦合，第三共振器30與第四共振器40於電路構成上以鄰接方式電磁場耦合，第二共振器20與第四共振器40於電路構成上以鄰接方式電磁場耦合。於圖15中，已標記符號K13之曲線，表示第一共振器10與第三共振器30之間的電場耦合，已標記符號K34之曲線，表示第三共振器30與第四共振器40之間的磁場耦合，已標記符號K24之曲線，表示第二共振器20與第四共振器40之間的電場耦合。

第四共振器40之構成，基本上與第三共振器30之構成相同。即，第四共振器40具備有：第一線路部分41、及阻抗小於第一線路部分41之第二線路部分42。第一線路部分41與第二線路部分42係相互電性連接。第一線路部分41係與地線連接。此外，第一線路部分41及第二線路部分42之各個為分佈常數線路。於本實施形態中，尤其是第一線路部分41係寬度小的分佈常數線路，第二線路部分42係寬度大於第一線路部分41的分佈常數線路。

第四共振器40與第一至第三共振器10、20、30相同，係步階式阻抗共振器，該步階式阻抗共振器係由寬度小的分佈常數線路、及寬度大的分佈常數線路所構成。

雖未圖示，但第四共振器40之第一線路部分41及第二線路部分42，係與第三共振器30之第一線路部分31及第二線路部分32相同，於積層方向T上配置於相互不同之位置。第一線路部分31及第一線路部分41，可於積層方向T上配置於相同之位置，亦可於積層方向T上配置於不同之位置。同樣地，第二線路部分32及第二線路部分42，可於積層方向T上配置於相同之位置，亦可於積層方向T上配置於不同之位置。

於本實施形態中，自Z方向(參照圖2)觀察時，第三共振器30之至少一部分及第四共振器40之至少一部分，係配置於第一共振器10與第二共振器20之間。

此外，於本實施形態中，自Z方向觀察時，第一共振器10之第一線路部分11之一部分，亦可與第三共振器30之第一線路部分31相重疊。於此情形下，自Z方向觀察時，第二共振器20之第一線路部分21之一部分，亦可與第四共振器40之第一線路部分41相重疊。

此外，於本實施形態中，自Z方向觀察時，第一共振器10之第二線路部分12之一部分，亦可與第三共振器30之第二線路部分32相重疊。於此情形下，自Z方向觀察時，第二共振器20之第二線路部分22之一部分，亦可與第四共振器40之第二線路部分42相重疊。

本實施形態之濾波器裝置1，進一步具備有：與第三共振器30之第一線路部分31電性連接之第三短截線型共振器93、及與第四共振器40之第一線路部分41電性連接之第四短截線型共振器94。第三及第四短截線型共振器93、94之各者為分佈常數線路。

第三短截線型共振器93係連接於第一線路部分31之中途。於圖15中，以符號31A表示第一線路部分31中於電路構成上位於與第三短截線型共振器93之連接點與第二線路部分32之間的部分，以符號31B表示於電路構成上位於與第三短截線型共振器93之連接點與地線之間的部分。

第四短截線型共振器94係連接於第一線路部分41之中途。於圖15中，以符號41A表示第一線路部分41中於電路構成上位於與第四短截線型共振器94之連接點與第二線路部分42之間的部分，以符號41B表示於電路構成上位於與第四短截線型共振器94之連接點與地線之間的部分。

第三及第四短截線型共振器93、94係為了控制例如於比通帶高之頻帶產生之亂真響應所使用者。第三及第四短截線型共振器93、94分別可為一端開放之開路短截線，亦可為一端與地線連接之短路短截線。

本實施形態中其他構成、作用及功效，係與第二實施形態相同。

再者，本發明並不受限於前述各實施形態，其可進行各種變更。例如，共振器之數量及構成不受限於各實施形態所示者，只要滿足申請專利範圍者即可。共振器之數量亦可為1個、2個或5個以上。

根據以上之說明，很明顯的其可對本發明實施各種態樣或變形例。因此，在申請專利範圍之均等範圍內，本發明亦可實施前述最佳形態以外之形態。

1:濾波器裝置 2:第一埠 3:第二埠 4、5:導體部 10:第一共振器 11:第一線路部分 12:第二線路部分 13:第三線路部分 20:第二共振器 21:第一線路部分 22:第二線路部分 23:第三線路部分 30:第三共振器 31:第一線路部分 32:第二線路部分 40:第四共振器 41:第一線路部分 42:第二線路部分 50:積層體 50A:第一面 50B:第二面 50C〜50F:側面 51:介電體層 51T1、51T2、51T3、51T4、51T5、51T6:通孔 52:介電體層 52T1、52T2、52T3、52T4、52T5、52T6:通孔 53:介電體層 53T1、53T2、53T3、53T4、53T5、53T6:通孔 54:介電體層 54T1、54T2、54T3、54T4、54T5、54T6、54T7:通孔 55:介電體層 55T1、55T2、55T7、55T8:通孔 56:介電體層 56T1、56T2、56T7、56T8:通孔 57:介電體層 57T7、57T8:通孔 58:介電體層 58T8:通孔 59:介電體層 591:導體層 91:第一短截線型共振器 92:第二短截線型共振器 93:第三短截線型共振器 94:第四短截線型共振器 111、112、113、114、115、116:端子 521:導體層 531、532、533、534:導體層 541:導體層 551:導體層 571、572:導體層 581:導體層 T:積層方向

圖1係表示本發明第一實施形態之積層型濾波器裝置之電路構成的電路圖。

圖2係表示本發明第一實施形態之積層型濾波器裝置的外觀立體圖。

圖3A至圖3C係表示本發明第一實施形態之積層型濾波器裝置之積層體中第1層至第3層之介電體層之圖案形成面的說明圖。

圖4A至圖4C係表示本發明第一實施形態之積層型濾波器裝置之積層體中第4層至第6層之介電體層之圖案形成面的說明圖。

圖5A至圖5C係表示本發明第一實施形態之積層型濾波器裝置之積層體中第7層至第9層之介電體層之圖案形成面的說明圖。

圖6係表示本發明第一實施形態之積層型濾波器裝置之積層體內部的立體圖。

圖7係表示本發明第一實施形態之積層型濾波器裝置之積層體內部一部分的立體圖。

圖8係表示本發明第一實施形態之積層型濾波器裝置之積層體內部一部分的立體圖。

圖9係表示比較例的模型之通過衰減特性的特性圖。

圖10係表示第一實施例的模型之通過衰減特性的特性圖。

圖11係表示第二實施例的模型之通過衰減特性的特性圖。

圖12係表示本發明第二實施形態之積層型濾波器裝置之電路構成的電路圖。

圖13係表示本發明第二實施形態之積層型濾波器裝置之積層體中第7層之介電體層之圖案形成面的說明圖。

圖14係表示本發明第二實施形態之積層型濾波器裝置之積層體內部的立體圖。

圖15係表示本發明第三實施形態之積層型濾波器裝置之電路構成的電路圖。

1:濾波器裝置

2:第一埠

3:第二埠

10:第一共振器

11:第一導體部分

12:第二導體部分

20:第二共振器

21:第一導體部分

22:第二導體部分

30:第三共振器

31:第一導體部分

32:第二導體部分

50:積層體

111、112、113、114:端子

531、532:導體層

541:導體層

571、572:導體層

581:導體層

591:導體層

T:積層方向

Claims (11)

1. 一種積層型濾波器裝置，其特徵在於，其具備有： 積層體，其包含積層之複數個介電體層；以及 第一共振器、第二共振器及第三共振器，其等與前述積層體一體化； 前述積層體具有位於與前述複數個介電體層之積層方向呈正交之方向兩端之第一側面及第二側面， 前述第一共振器係配置於較前述第二側面靠近前述第一側面之位置， 前述第二共振器係配置於較前述第一側面靠近前述第二側面之位置， 自平行於前述積層方向之一方向觀察時，前述第三共振器之至少一部分係配置於前述第一共振器與前述第二共振器之間， 前述第一共振器、前述第二共振器及前述第三共振器之各者包含：第一線路部分；以及第二線路部分，其阻抗小於前述第一線路部分的阻抗； 於前述第一共振器、前述第二共振器及前述第三共振器中之至少一者共振器中，前述第一線路部分的阻抗與前述第二線路部分的阻抗之比、即阻抗比為0.3以下， 前述第三共振器的前述第二線路部分之形狀，係於與前述積層方向呈正交之方向為較長之形狀， 前述第一共振器的前述第二線路部分及前述第二共振器的前述第二線路部分之各者之形狀，係於與前述積層方向呈正交且與前述第三共振器的前述第二線路部分之長度方向交叉之方向為較長之形狀。
2. 如請求項1之積層型濾波器裝置，其中，前述第一共振器、前述第二共振器及前述第三共振器之各者的前述阻抗比為0.3以下。
3. 如請求項1之積層型濾波器裝置，其中，前述第一共振器的前述第二線路部分之長度方向及前述第二共振器的前述第二線路部分之長度方向，係與前述第三共振器的前述第二線路部分之長度方向呈正交。
4. 如請求項1之積層型濾波器裝置，其中，前述第一共振器的前述第一線路部分、及前述第二共振器的前述第一線路部分，分別包含在與前述積層方向呈正交且相互不同之複數個方向延伸之部分。
5. 如請求項1之積層型濾波器裝置，其中，前述第三共振器的前述第一線路部分具有非對稱形狀。
6. 如請求項1之積層型濾波器裝置，其中，進一步具備有：第一短截線型共振器，其與前述第一共振器的前述第一線路部分電性連接；以及第二短截線型共振器，其與前述第二共振器的前述第一線路部分電性連接。
7. 如請求項1之積層型濾波器裝置，其中，前述第三共振器係於電路構成上被配置於前述第一共振器與前述第二共振器之間。
8. 如請求項1之積層型濾波器裝置，其中，於前述第一共振器、前述第二共振器及前述第三共振器之各者中，前述第一線路部分與前述第二線路部分，係於前述積層方向上被配置於相互不同之位置且相互電性連接。
9. 如請求項8之積層型濾波器裝置，其中，進一步具備有複數個通孔，該等通孔連接於前述第一共振器、前述第二共振器及前述第三共振器之各者的前述第一線路部分與前述第二線路部分。
10. 如請求項8之積層型濾波器裝置，其中，前述第一共振器的前述第一線路部分及前述第二共振器的前述第一線路部分，係於前述積層方向上被配置於相同之位置， 前述第三共振器的前述第一線路部分，係於前述積層方向上被配置於與前述第一共振器及前述第二共振器之各者的前述第一線路部分不同之位置。
11. 如請求項8之積層型濾波器裝置，其中，前述第一共振器的前述第二線路部分及前述第二共振器的前述第二線路部分，係於前述積層方向上被配置於相同之位置， 前述第三共振器的前述第二線路部分，係於前述積層方向上被配置於與前述第一共振器及前述第二共振器之各個的前述第二線路部分不同之位置。