以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図1を参照して、本発明の一実施の形態に係るバンドパスフィルタの回路構成について説明する。図1に示したように、本実施の形態に係るバンドパスフィルタ10は、入力端子1と出力端子2とモニタ端子3とアイソレート端子4とを備えている。
バンドパスフィルタ10は、更に、回路構成上、入力端子1と出力端子2との間に設けられ、バンドパスフィルタとしての機能を実現するバンドパスフィルタ部を備えている。バンドパスフィルタ部は、3つの共振器11,12,13と、キャパシタ27,28,29とを備えている。
共振器11は、インダクタ21とキャパシタ24とを有している。共振器12は、インダクタ22とキャパシタ25とを有している。共振器13は、インダクタ23とキャパシタ26とを有している。共振器11は入力端子1に接続され、共振器13は出力端子2に接続されている。共振器12は、共振器11と共振器13との間に配置されている。また、インダクタ22は、インダクタ21とインダクタ23との間に配置されている。インダクタ21,22は隣接し、誘導性結合する。インダクタ22,23も隣接し、誘導性結合する。図1では、インダクタ21,22間の誘導性結合と、インダクタ22,23間の誘導性結合を、それぞれ記号Mを付した曲線で表している。
インダクタ21の一端とキャパシタ24,27,29の各一端は、入力端子1に接続されている。インダクタ21の他端とキャパシタ24の他端はグランドに接続されている。インダクタ22の一端とキャパシタ25,28の各一端は、キャパシタ27の他端に接続されている。インダクタ22の他端とキャパシタ25の他端はグランドに接続されている。インダクタ23の一端、キャパシタ26の一端、キャパシタ29の他端および出力端子2は、キャパシタ28の他端に接続されている。インダクタ23の他端とキャパシタ26の他端はグランドに接続されている。
共振器11,12,13はいずれも、開放端と短絡端とを有する1/4波長共振器である。キャパシタ27は、共振器11,12の開放端同士を接続している。キャパシタ28は、共振器12,13の開放端同士を接続している。隣接する共振器11,12は電磁界結合する。より具体的に説明すると、共振器11,12は、インダクタ21,22間の誘導性結合によって誘導性結合すると共に、キャパシタ27を介して容量性結合する。同様に、隣接する共振器12,13は電磁界結合する。より具体的に説明すると、共振器12,13は、インダクタ22,23間の誘導性結合によって誘導性結合すると共に、キャパシタ28を介して容量性結合する。なお、電磁界結合には、誘導性結合と容量性結合とが含まれる。
バンドパスフィルタ10は、更に、モニタ端子3とアイソレート端子4とを接続する検出用線路15を備えている。バンドパスフィルタ10のうち端子1〜4と検出用線路15を除いた部分がバンドパスフィルタ部である。検出用線路15は、方向性結合器における副線路として機能するように、バンドパスフィルタ部に対して電磁界結合している。検出用線路15は、共振器11〜13に含まれるインダクタ21〜23の少なくとも1つに対して電磁界結合していていればよい。アイソレート端子4は、例えば50Ωの負荷抵抗を介してグランドに接続される。
本実施の形態に係るバンドパスフィルタ10では、入力端子1に信号が入力されると、そのうちの所定の周波数帯域内の周波数の信号が選択的に、バンドパスフィルタ部を通過し、出力端子2から出力される。また、バンドパスフィルタ部に対して電磁界結合する検出用線路15が、方向性結合器における副線路として機能し、モニタ端子3より、バンドパスフィルタ部を通過する信号のレベルに応じたレベルのモニタ信号が出力される。
次に、図2を参照して、バンドパスフィルタ10の構造の概略について説明する。図2は、バンドパスフィルタ10の外観を示す斜視図である。バンドパスフィルタ10は、バンドパスフィルタ10の構成要素を一体化するための積層基板30を備えている。後で詳しく説明するが、積層基板30は、積層された複数の誘電体層と複数の導体層とを含んでいる。インダクタ21〜23と検出用線路15は、いずれも、積層基板30内の1つ以上の導体層を用いて構成されている。キャパシタ24〜29は、それぞれ、積層基板30内の複数の導体層とそれらの間の誘電体層とを用いて構成されている。
図2に示したように、積層基板30は、外周部として上面と底面と4つの側面を有する直方体形状をなしている。積層基板30における1つの側面30aには、入力端子31とモニタ端子33とが設けられている。積層基板30において、端子31,33が設けられた側面30aと反対側の側面30bには、出力端子32とアイソレート端子34とが設けられている。積層基板30における残りの2つの側面30c,30dには、それぞれグランド用端子35,36が設けられている。入力端子31、出力端子32、モニタ端子33、アイソレート端子34は、それぞれ、図1における入力端子1、出力端子2、モニタ端子3、アイソレート端子4に対応する。グランド用端子35,36はグランドに接続される。
次に、図3を参照して、本実施の形態に係るバンドパスフィルタ10を含むシステムの一例について説明する。ここでは、バンドパスフィルタ10を含むシステムの一例として、GSM(Global System for Mobile Communications)方式とDCS(Digital Cellular System)方式とに対応可能なデュアルバンド型携帯電話機の高周波回路を挙げる。図3は、このデュアルバンド型携帯電話機の高周波回路の一例を示すブロック図である。
図3に示した高周波回路は、GSM方式の送信信号が入力される送信信号端子41と、DCS方式の送信信号が入力される送信信号端子42と、GSM方式の受信信号を出力する受信信号端子43と、DCS方式の受信信号を出力する受信信号端子44とを備えている。
高周波回路は、更に、アンテナ51と、このアンテナ51に接続されたダイプレクサ52と、このダイプレクサ52に接続された高周波スイッチ53,54とを備えている。ダイプレクサ52は、第1ないし第3のポート52a,52b,52cを有している。第1のポート52aはアンテナ51に接続されている。第2のポート52bはGSM方式の信号を入出力するようになっている。第3のポート52cはDCS方式の信号を入出力するようになっている。
高周波スイッチ53は、第1ないし第3のポート53a,53b,53cを有している。第1のポート53aは、ダイプレクサ52の第2のポート52bに接続されている。高周波スイッチ53は、第1のポート53aを、第2のポート53bまたは第3のポート53cに選択的に接続する。高周波スイッチ54は、第1ないし第3のポート54a,54b,54cを有している。第1のポート54aは、ダイプレクサ52の第3のポート52cに接続されている。高周波スイッチ54は、第1のポート54aを、第2のポート54bまたは第3のポート54cに選択的に接続する。
高周波回路は、更に、入力端が送信信号端子41に接続された電力増幅器(図3ではPAと記す。)55Gと、入力端が電力増幅器55Gの出力端に接続され、出力端が高周波スイッチ53の第2のポート53bに接続されたバンドパスフィルタ(図3ではBPFと記す。)56Gと、入力端が送信信号端子42に接続された電力増幅器55Dと、入力端が電力増幅器55Dの出力端に接続され、出力端が高周波スイッチ54の第2のポート54bに接続されたバンドパスフィルタ56Dとを備えている。電力増幅器55G,55Dは、それぞれ利得制御端を有している。図3に示した例では、バンドパスフィルタ56G,56Dとして、本実施の形態に係るバンドパスフィルタ10が用いられている。従って、バンドパスフィルタ56G,56Dは、それぞれモニタ端子を有している。
高周波回路は、更に、バンドパスフィルタ56Gのモニタ端子と電力増幅器55Gの利得制御端とに接続された自動出力制御回路(図3ではAPCと記す。)57Gと、バンドパスフィルタ56Dのモニタ端子と電力増幅器55Dの利得制御端とに接続された自動出力制御回路57Dとを備えている。自動出力制御回路57Gは、バンドパスフィルタ56Gのモニタ端子から出力されるモニタ信号のレベルに基づいて、電力増幅器55Gの出力信号のレベルがほぼ一定になるように電力増幅器55Gの利得を制御する。自動出力制御回路57Dは、バンドパスフィルタ56Dのモニタ端子から出力されるモニタ信号のレベルに基づいて、電力増幅器55Dの出力信号のレベルがほぼ一定になるように電力増幅器55Dの利得を制御する。
高周波回路は、更に、入力端が高周波スイッチ53の第3のポート53cに接続され、出力端が受信信号端子43に接続されたバンドパスフィルタ58Gと、入力端が高周波スイッチ54の第3のポート54cに接続され、出力端が受信信号端子44に接続されたバンドパスフィルタ58Dとを備えている。
図3に示した高周波回路において、ダイプレクサ52は、信号の周波数に応じて、GSM方式の送信信号および受信信号と、DCS方式の送信信号および受信信号とを分離する。具体的に説明すると、ダイプレクサ52は、第2のポート52bに入力されたGSM方式の送信信号と第3のポート52cに入力されたDCS方式の送信信号を第1のポート52aより出力すると共に、第1のポート52aに入力されたGSM方式の受信信号を第2のポート52bより出力し、第1のポート52aに入力されたDCS方式の受信信号を第3のポート52cより出力する。
高周波スイッチ53は、GSM方式の送信信号とGSM方式の受信信号とを分離する。具体的に説明すると、高周波スイッチ53は、第2のポート53bに入力されたGSM方式の送信信号を第1のポート53aより出力し、第1のポート53aに入力されたGSM方式の受信信号を第3のポート53cより出力する。
高周波スイッチ54は、DCS方式の送信信号とDCS方式の受信信号とを分離する。具体的に説明すると、高周波スイッチ54は、第2のポート54bに入力されたDCS方式の送信信号を第1のポート54aより出力し、第1のポート54aに入力されたDCS方式の受信信号を第3のポート54cより出力する。
送信信号端子41に入力されたGSM方式の送信信号は、電力増幅器55G、バンドパスフィルタ56Gを通過して、高周波スイッチ53の第2のポート53bに入力される。送信信号端子42に入力されたDCS方式の送信信号は、電力増幅器55D、バンドパスフィルタ56Dを通過して、高周波スイッチ54の第2のポート54bに入力される。
高周波スイッチ53の第3のポート53cより出力されたGSM方式の受信信号は、バンドパスフィルタ58Gを通過して、受信信号端子43より出力される。高周波スイッチ54の第3のポート54cより出力されたDCSM方式の受信信号は、バンドパスフィルタ58Dを通過して、受信信号端子44より出力される。
次に、図4ないし図7を参照して、積層基板30における誘電体層と導体層について詳しく説明する。図4において(a),(b)は、それぞれ、上から1層目と2層目の誘電体層の上面を示している。図4において(c)は、上から3層目ないし7層目の誘電体層の上面を示している。図4において(d)は、上から8層目の誘電体層の上面を示している。図5において(a)は、上から9層目および10層目の誘電体層の上面を示している。図5において(b)は、上から11層目の誘電体層の上面を示している。図5において(c)は、上から12層目ないし15層目の誘電体層の上面を示している。図5において(d)は、上から16層目の誘電体層の上面を示している。図6において(a)ないし(d)は、それぞれ、上から17層目ないし20層目の誘電体層の上面を示している。図7において(a)ないし(c)は、それぞれ、上から21層目ないし23層目の誘電体層の上面を示している。図7において(d)は、上から23層目の誘電体層およびその下の導体層を、上から見た状態で表したものである。
図4(a)に示した1層目の誘電体層61の上面には、それぞれ端子31〜36に接続される導体層611〜616が形成されている。図4(b)に示した2層目の誘電体層62の上面には、グランド用端子35,36に接続されるグランド用導体層621が形成されている。図4(c)に示した3層目ないし7層目の誘電体層63〜67の上面には導体層は形成されていない。図4(d)に示した8層目の誘電体層68の上面には、導体層よりなる検出用線路15が形成されている。この検出用線路15の一端はモニタ端子33に接続され、検出用線路15の他端はアイソレート端子34に接続される。
図5(a)に示した9層目および10層目の誘電体層69,70の上面には導体層は形成されていない。図5(b)に示した11層目の誘電体層71の上面には、共振器用導体層711,712,713が形成されている。導体層711,712,713は、いずれも一方向に長い形状を有している。導体層712は、導体層711と導体層713の間に配置されている。また、11層目の誘電体層71には、それぞれ導体層711,712,713における長手方向の一端部に接続されたスルーホール714,715,716が形成されている。導体層711,712,713の他端部は、いずれも、グランド用端子35に接続される。導体層711,712,713は、それぞれ、図1におけるインダクタ21,22,23を構成する。導体層711,712は隣接し、誘導性結合する。導体層712,713も隣接し、誘導性結合する。
図5(c)に示したように、12層目の誘電体層72にはスルーホール724,725,726が形成され、13層目の誘電体層73にはスルーホール734,735,736が形成され、14層目の誘電体層74にはスルーホール744,745,746が形成され、15層目の誘電体層75にはスルーホール754,755,756が形成されている。スルーホール724,734,744,754は、互いに接続され、且つ図5(b)に示したスルーホール714に接続されている。スルーホール725,735,745,755は、互いに接続され、且つ図5(b)に示したスルーホール715に接続されている。スルーホール726,736,746,756は、互いに接続され、且つ図5(b)に示したスルーホール716に接続されている。
図5(d)に示した16層目の誘電体層76の上面には、導体層761,762が形成されている。導体層761の一端部は入力端子31に接続される。導体層762の一端部は出力端子32に接続される。また、16層目の誘電体層76には、スルーホール764,765,766が形成されている。スルーホール764は、導体層761の他端部とスルーホール754とに接続されている。スルーホール765は、スルーホール755に接続されている。スルーホール766は、導体層762の他端部とスルーホール756とに接続されている。
図6(a)に示した17層目の誘電体層77には、それぞれスルーホール764,765,766に接続されたスルーホール774,775,776が形成されている。図6(b)に示した18層目の誘電体層78の上面には、キャパシタ用導体層781,782,783が形成されている。また、18層目の誘電体層78には、スルーホール784,785,786が形成されている。スルーホール784は、導体層781とスルーホール774とに接続されている。スルーホール785は、導体層782とスルーホール775とに接続されている。スルーホール786は、導体層783とスルーホール776とに接続されている。
図6(c)に示した19層目の誘電体層79には、キャパシタ用導体層791,792が形成されている。導体層791は、誘電体層78を介して導体層781,782,783に対向している。また、誘電体層79には、スルーホール794,795,796が形成されている。スルーホール794はスルーホール784に接続されている。スルーホール795は、導体層791とスルーホール785とに接続されている。スルーホール796はスルーホール786に接続されている。
導体層792は、第1の部分792aと第2の部分792bと連結部792cとを有している。連結部792cは、一方向に長く、第1の部分792aと第2の部分792bとを連結している。連結部792cの幅は、第1の部分792aの幅および第2の部分792bの幅よりも小さい。ここで、第1の部分792a、第2の部分792b、連結部792cの各幅とは、それぞれ、導体層792の上面に平行で、且つ連結部分792cの長手方向に直交する方向についての第1の部分792a、第2の部分792b、連結部792cの各長さを言う。第1の部分792a、連結部792c、第2の部分792bは、それぞれ、誘電体層78を介して導体層781,782,783に対向している。
図6(d)に示した20層目の誘電体層80の上面には、キャパシタ用導体層801,802,803が形成されている。また、20層目の誘電体層80には、スルーホール804,805,806が形成されている。スルーホール804は、導体層801とスルーホール794とに接続されている。スルーホール805は、導体層802とスルーホール795とに接続されている。スルーホール806は、導体層803とスルーホール796とに接続されている。
導体層801,802,803は、いずれも、誘電体層79を介して導体層791に対向している。また、導体層801,802,803は、それぞれ、誘電体層79を介して、第1の部分792a、連結部792c、第2の部分792bに対向している。
図7(a)に示した21層目の誘電体層81の上面には、グランド用導体層811が形成されている。この導体層811は、グランド用端子35,36に接続される。また、誘電体層81には、それぞれスルーホール804,805,806に接続されたスルーホール814,815,816が形成されている。
図7(b)に示した22層目の誘電体層82の上面には、キャパシタ用導体層821,822,823が形成されている。導体層821,822,823には、それぞれスルーホール814,815,816が接続されている。
図7(c)に示した23層目の誘電体層83の上面には、グランド用導体層831が形成されている。この導体層831は、グランド用端子35,36に接続される。図7(d)に示したように、23層目の誘電体層83の下面には、それぞれ端子31〜36に接続される導体層841〜846が形成されている。
共振器用導体層711は、誘電体層71〜75に形成された複数のスルーホールと導体層761を介して入力端子31に接続される。共振器用導体層713は、誘電体層71〜75に形成された複数のスルーホールと導体層762を介して出力端子32に接続される。
共振器用導体層711は、誘電体層71〜81に形成された複数のスルーホールを介して導体層781,801,821に接続されている。導体層821は、誘電体層81を介してグランド用導体層811に対向していると共に、誘電体層82を介してグランド用導体層831に対向している。導体層811,821,831と、これらの間に配置された誘電体層81,82によって、図1におけるキャパシタ24が構成されている。
共振器用導体層712は、誘電体層71〜81に形成された複数のスルーホールを介して導体層782,802,822に接続されている。導体層822は、誘電体層81を介してグランド用導体層811に対向していると共に、誘電体層82を介してグランド用導体層831に対向している。導体層811,822,831と、これらの間に配置された誘電体層81,82によって、図1におけるキャパシタ25が構成されている。
共振器用導体層713は、誘電体層71〜81に形成された複数のスルーホールを介して導体層783,803,823に接続されている。導体層823は、誘電体層81を介してグランド用導体層811に対向していると共に、誘電体層82を介してグランド用導体層831に対向している。導体層811,823,831と、これらの間に配置された誘電体層81,82によって、図1におけるキャパシタ26が構成されている。
図1に示したキャパシタ27は、導体層781,782,791,801,802と誘電体層78,79とによって構成されている。また、図1に示したキャパシタ28は、導体層782,783,791,802,803と誘電体層78,79とによって構成されている。また、図1に示したキャパシタ29は、導体層781,783,792,801,803と誘電体層78,79とによって構成されている。
上述の1層目ないし23層目の誘電体層61〜83および導体層が積層されて、図2に示した積層基板30が形成される。図2に示した端子31〜36は、この積層基板30の外周部に形成される。
なお、本実施の形態において、積層基板30としては、誘電体層の材料として樹脂、セラミック、あるいは両者を複合した材料を用いたもの等、種々のものを用いることができる。しかし、積層基板30としては、特に、高周波特性に優れた低温同時焼成セラミック多層基板を用いることが好ましい。
積層基板30内において、検出用線路15と共振器用導体層711,712,713は、誘電体層61〜83の積層方向について互いに異なる位置に配置されている。ただし、積層基板30を誘電体層61〜83の積層方向から見たとき、例えば積層基板30を上から見たとき、検出用線路15の一部と共振器用導体層711,712,713の各一部が重なるように、検出用線路15および共振器用導体層711,712,713は配置されている。図4(d)に示した例では、検出用線路15は、一端部がモニタ端子33に接続され、共振器用導体層711に沿って延びる第1の部分15aと、一端部がアイソレート端子34に接続され、共振器用導体層713に沿って延びる第2の部分15bと、第1の部分15aの他端と第2の部分15bの他端とを接続する第3の部分15cとを有している。しかし、検出用線路15の形状は、図4(d)に示した形状に限らず、共振器用導体層711〜713のうちの少なくとも1つと電磁界結合できるものであればよい。
また、本実施の形態に係るバンドパスフィルタ10は、積層基板30において、検出用線路15および共振器用導体層711,712,713を挟む位置に配置された2つのグランド用導体層621,831を備えている。
本実施の形態において、検出用線路15は、共振器用導体層711〜713のうちの少なくとも1つ、すなわちインダクタ21〜23のうちの少なくとも1つに対して電磁界結合する。これにより、検出用線路15は、バンドパスフィルタ部に対して電磁界結合して、方向性結合器における副線路として機能する。そして、モニタ端子3(33)より、バンドパスフィルタ部を通過する信号のレベルに応じたレベルの信号が出力される。
以上説明したように、本実施の形態によれば、複数の共振器11〜13を備え、方向性結合器の機能を併せ持ったバンドパスフィルタ10を実現することができる。従って、本実施の形態によれば、バンドパスフィルタ10を用いる装置において、バンドパスフィルタと方向性結合器を別個に設ける場合に比べて、部品点数を少なくできると共に、装置の小型化が可能になる。また、本実施の形態によれば、バンドパスフィルタと方向性結合器を別個に設ける場合に比べて、バンドパスフィルタ10が挿入される信号経路における挿入損失を小さくすることができる。
なお、本実施の形態に係るバンドパスフィルタ10は、方向性結合器の機能を有するが、一般的な方向性結合器とは異なり、入力端子1と出力端子2とを接続する物理的な主線路は存在していない。
次に、本実施の形態に係るバンドパスフィルタ10がバンドパスフィルタとしての機能と方向性結合器としての機能とを発揮できることを確認したシミュレーションの結果の一例について説明する。ここでは、2.4〜2.5GHzの周波数帯域の信号を通過させるようにバンドパスフィルタ部を設計した例について説明する。2.4〜2.5GHzの周波数帯域は、ブルートゥース規格の通信装置や無線LAN用の通信装置において用いられるバンドパスフィルタの通過帯域である。
図8ないし図14は、いずれも、シミュレーションによって求めた特性図である。図8は、バンドパスフィルタ10の通過減衰特性、すなわち入力端子1と出力端子2との間の通過減衰特性を示している。図9は、図8における一部を拡大して示したものである。図10は、バンドパスフィルタ10の入力端子1における反射減衰特性を示している。図11は、バンドパスフィルタ10の出力端子2における反射減衰特性を示している。図8ないし図11から、設計されたバンドパスフィルタ10は、2.4〜2.5GHzの周波数帯域の信号を通過させるバンドパスフィルタとしての機能していることが分かる。
図12は、バンドパスフィルタ10における結合度の周波数特性を示している。なお、入力端子1に入力される信号のレベルをP1、モニタ端子3より出力されるモニタ信号のレベルをP3、結合度をCとすると、結合度Cは、以下の式で表される。
C=10log(P3/P1)
図13は、バンドパスフィルタ10におけるアイソレーションの周波数特性を示している。図14は、図13における一部を拡大して示したものである。なお、出力端子2より出力される信号のレベルをP2、アイソレート端子4より出力される信号のレベルをP4、アイソレーションをIとすると、アイソレーションIは、以下の式で表される。
I=10log(P4/P1)=10log(P3/P2)
図12から、設計されたバンドパスフィルタ10は、2.4〜2.5GHzの周波数帯域において、方向性結合器として機能するのに十分な大きさの結合度を有していることが分かる。また、図13および図14から、設計されたバンドパスフィルタ10は、2.4〜2.5GHzの周波数帯域において、方向性結合器として機能するのに十分な大きさのアイソレーションを有していることが分かる。
以上のシミュレーションの結果から、本実施の形態に係るバンドパスフィルタ10がバンドパスフィルタとしての機能と方向性結合器としての機能とを発揮できることが分かる。
次に、図15を参照して、本実施の形態に係るバンドパスフィルタの変形例について説明する。図15は、変形例のバンドパスフィルタの回路構成を示す回路図である。この変形例のバンドパスフィルタ10は、図1に示したバンドパスフィルタ10の構成要素に加え、入力用キャパシタ5と出力用キャパシタ6とを備えている。入力用キャパシタ5の一端は入力端子1に接続されている。インダクタ21の一端とキャパシタ24,27,29の各一端は、入力用キャパシタ5の他端に接続されている。出力用キャパシタ6の一端は出力端子2に接続されている。インダクタ23の一端、キャパシタ26の一端、キャパシタ28の他端(インダクタ22およびキャパシタ25に接続された一端とは反対側の端)およびキャパシタ29の他端は、出力用キャパシタ6の他端に接続されている。キャパシタ5,6は、バンドパスフィルタ部に含まれる。変形例のバンドパスフィルタ10におけるその他の回路構成は、図1に示したバンドパスフィルタ10と同様である。
変形例のバンドパスフィルタ10における積層基板30は、例えば、図4ないし図7に示した積層基板30を以下のように変形することによって構成することができる。すなわち、図5(d)に示した16層目の誘電体層76の上面上に、入力端子31に接続される導体層761と出力端子32に接続される導体層762の代わりに、それぞれ、入力端子31に接続されない入力キャパシタ用導体層と出力端子32に接続されない出力キャパシタ用導体層とを設ける。この場合、スルーホール754,764は入力キャパシタ用導体層に接続され、スルーホール756,766は出力キャパシタ用導体層に接続される。そして、他の誘電体層の上面上に、1層以上の誘電体層を介して入力キャパシタ用導体層に対向すると共に入力端子31に接続される導体層と、1層以上の誘電体層を介して出力キャパシタ用導体層に対向すると共に出力端子32に接続される導体層とを設ける。
変形例のバンドパスフィルタ10によれば、キャパシタ5,6を設けない場合に比べて、通過帯域よりも低周波側の阻止帯域における減衰量を大きくすることができる。
なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、本発明のバンドパスフィルタにおいて、共振器の数は、2つでもよいし、4つ以上であってもよい。共振器の数が2つの場合のバンドパスフィルタの構成は、例えば、図1に示した構成から、共振器13とキャパシタ28を除いた構成となる。共振器の数が4つ以上の場合のバンドパスフィルタの構成は、例えば、図1に示した構成において、共振器13と出力端子2との間に、1つ以上の新たな共振器と、隣接する共振器を接続するキャパシタを挿入した構成となる。
1…入力端子、2…出力端子、3…モニタ端子、4…アイソレート端子、10…バンドパスフィルタ、11〜13…共振器、15…検出用線路、21〜23…インダクタ、24〜29…キャパシタ、30…積層基板、31…入力端子、32…出力端子、33…モニタ端子、34…アイソレート端子、35,36…グランド用端子、61〜83…誘電体層、711〜713…共振器用導体層。