以下、本発明の一実施の形態について図面を参照して詳細に説明する。図3は、本発明の一実施の形態に係る積層型電子部品1の斜視図である。図3に示したように、本実施の形態に係る積層型電子部品1は、積層体50を備えている。後で詳しく説明するが、積層体50は、積層された複数の誘電体層と複数の導体層とを含んでいる。
積層体50は、外周部を有する直方体形状をなしている。積層体50の外周部は、上面50Aと、底面50Bと、4つの側面50C〜50Fとを含んでいる。上面50Aと底面50Bは互いに反対側を向き、側面50C,50Dも互いに反対側を向き、側面50E,50Fも互いに反対側を向いている。側面50C〜50Fは、上面50Aおよび底面50Bに対して垂直になっている。積層体50において、上面50Aおよび底面50Bに垂直な方向が、複数の誘電体層の積層方向である。図3では、この積層方向を、記号Tを付した矢印で示している。
図3に示したように、積層型電子部品1は、第1の信号端子11と、第2の信号端子12と、第1の平衡端子13Aと、第2の平衡端子13Bと、2つのグランド端子14,15を備えている。グランド端子14,15は、グランドに接続される。端子11,12,13A,13B,14,15は、積層体50の底面50Bに配置されている。
積層型電子部品1は、更に、積層体50を用いて構成されたバラン2を備えている。図1は、バラン2の回路構成を示す回路図である。図1に示したように、バラン2は、不平衡ポート20と、第1の平衡ポート23Aと、第2の平衡ポート23Bと、不平衡伝送線路24と、第1の平衡伝送線路25Aと、第2の平衡伝送線路26Aと、第3の平衡伝送線路25Bと、第4の平衡伝送線路26Bとを含んでいる。
不平衡伝送線路24は、直列に接続された第1の線路部分24Aと第2の線路部分24Bとを含んでいる。第1の平衡伝送線路25Aおよび第2の平衡伝送線路26Aは、第1の線路部分24Aに対して電磁界結合する。第3の平衡伝送線路25Bおよび第4の平衡伝送線路26Bは、第2の線路部分24Bに対して電磁界結合する。
第1の線路部分24Aは、互いに反対側に位置する第1の端部24A1および第2の端部24A2を有している。第2の線路部分24Bは、互いに反対側に位置する第1の端部24B1および第2の端部24B2を有している。第1の線路部分24Aの第1の端部24A1は、不平衡ポート20に接続されている。第1の線路部分24Aの第2の端部24A2は、第2の線路部分24Bの第2の端部24B2に接続されている。
第1の平衡伝送線路25Aは、互いに反対側に位置する第1の端部25A1および第2の端部25A2を有している。第2の平衡伝送線路26Aは、互いに反対側に位置する第1の端部26A1および第2の端部26A2を有している。第3の平衡伝送線路25Bは、互いに反対側に位置する第1の端部25B1および第2の端部25B2を有している。第4の平衡伝送線路26Bは、互いに反対側に位置する第1の端部26B1および第2の端部26B2を有している。
第1の平衡伝送線路25Aの第1の端部25A1および第2の平衡伝送線路26Aの第1の端部26A1は、第1の平衡ポート23Aに接続されている。第3の平衡伝送線路25Bの第1の端部25B1および第4の平衡伝送線路26Bの第1の端部26B1は、第2の平衡ポート23Bに接続されている。
図3に示した第1の平衡端子13Aは、第1の平衡ポート23Aに対応する。図3に示した第2の平衡端子13Bは、第2の平衡ポート23Bに対応する。第1ないし第4の平衡伝送線路25A,26A,25B,26Bのそれぞれの第2の端部25A2,26A2,25B2,26B2は、図3に示したグランド端子14,15に接続されている。
第1および第2の平衡伝送線路25A,26Aは並列に接続されている。第3および第4の平衡伝送線路25B,26Bも並列に接続されている。
本実施の形態におけるバラン2は、マーチャントバランの範疇に入る。第1および第2の線路部分24A,24Bと第1ないし第4の平衡伝送線路25A,26A,25B,26Bの各々は、バラン2の使用周波数帯域内の所定の周波数に対応する波長の1/4に相当する長さを有する1/4波長線路である。
第1および第2の線路部分24A,24Bと第1ないし第4の平衡伝送線路25A,26A,25B,26Bのそれぞれの第1の端部24A1,24B1,25A1,26A1,25B1,26B1は、開放端である。第1ないし第4の平衡伝送線路25A,26A,25B,26Bのそれぞれの第2の端部25A2,26A2,25B2,26B2は、短絡端である。
第1の平衡伝送線路25Aは、第1の端部25A1が第1の線路部分24Aの第2の端部24A2に近接し、第2の端部25A2が第1の線路部分24Aの第1の端部24A1に近接した状態で、第1の線路部分24Aに対向している。同様に、第2の平衡伝送線路26Aは、第1の端部26A1が第1の線路部分24Aの第2の端部24A2に近接し、第2の端部26A2が第1の線路部分24Aの第1の端部24A1に近接した状態で、第1の線路部分24Aに対向している。
第3の平衡伝送線路25Bは、第1の端部25B1が第2の線路部分24Bの第2の端部24B2に近接し、第2の端部25B2が第2の線路部分24Bの第1の端部24B1に近接した状態で、第2の線路部分24Bに対向している。同様に、第4の平衡伝送線路26Bは、第1の端部26B1が第2の線路部分24Bの第2の端部24B2に近接し、第2の端部26B2が第2の線路部分24Bの第1の端部24B1に近接した状態で、第2の線路部分24Bに対向している。
後で詳しく説明するが、第1および第2の線路部分24A,24Bと第1ないし第4の平衡伝送線路25A,26A,25B,26Bの各々は、積層体50に含まれる複数の導体層のうちの少なくとも1つの導体層を用いて構成されている。
図2は、積層型電子部品1に含まれる回路全体の構成を示す回路図である。図2に示したように、積層型電子部品1は、バラン2に接続された分波回路3を備えている。この分波回路3は、バラン2と同様に、積層体50を用いて構成されている。
分波回路3は、バラン2の不平衡ポート20に接続された第1のフィルタ30および第2のフィルタ40を含んでいる。第1のフィルタ30は、第1の周波数帯域内の周波数の第1の信号を選択的に通過させる。第2のフィルタ40は、第1の周波数帯域よりも高い周波数帯域である第2の周波数帯域内の周波数の第2の信号を選択的に通過させる。例えば、フィルタ30,40は、いずれもバンドパスフィルタである。図2には、フィルタ30,40の構成の一例を示している。以下、このフィルタ30,40の構成の一例について説明する。
図2において、符号4は、第1のフィルタ30と第2のフィルタ40の接続点を示している。この接続点4は、バラン2の不平衡ポート20に接続されている。
第1のフィルタ30は、接続点4と第1の信号端子11の間に、接続点4側から順に直列に設けられたインダクタ31,32を有している。第1のフィルタ30は、更に、キャパシタ33,34,35を有している。キャパシタ33は、インダクタ32に対して並列に設けられている。キャパシタ34は、インダクタ31,32の接続点とグランドとの間に設けられている。キャパシタ35は、第1の信号端子11とグランドとの間に設けられている。
第2のフィルタ40は、接続点4と第2の信号端子12の間に、接続点4側から順に直列に設けられたキャパシタ41,42,43を有している。第2のフィルタ40は、更に、キャパシタ42,43の接続点と接続点4との間に設けられたキャパシタ44を有している。第2のフィルタ40は、更に、インダクタ45,46を有している。インダクタ45は、キャパシタ41,42の接続点とグランドとの間に設けられている。インダクタ46は、キャパシタ43に対して並列に設けられている。
図2に示した例では、積層型電子部品1は、更に、キャパシタ29,49を備えている。キャパシタ29は、第2の平衡端子13B(第2の平衡ポート23B)とグランドとの間に設けられている。キャパシタ49は、第2の線路部分24Bの第1の端部24B1と接続点4との間に設けられている。
次に、積層体50について詳しく説明する。積層体50は、積層された27層の誘電体層を有している。以下、この27層の誘電体層を、上から順に1層目ないし27層目の誘電体層と呼ぶ。図4は、積層体50の内部を示す斜視図である。図5は、積層体50の断面図である。図6において(a)〜(c)は、それぞれ、1層目ないし3層目の誘電体層の上面を示している。図7において(a)〜(c)は、それぞれ、4層目ないし6層目の誘電体層の上面を示している。図8において(a)〜(c)は、それぞれ、7層目ないし9層目の誘電体層の上面を示している。図9において(a)〜(c)は、それぞれ、10層目ないし12層目の誘電体層の上面を示している。図10において(a)〜(c)は、それぞれ、13層目ないし15層目の誘電体層の上面を示している。図11において(a)〜(c)は、それぞれ、16層目ないし18層目の誘電体層の上面を示している。図12において(a)〜(c)は、それぞれ、19層目ないし21層目の誘電体層の上面を示している。図13において(a)〜(c)は、それぞれ、22層目ないし24層目の誘電体層の上面を示している。図14において(a)〜(c)は、それぞれ、25層目ないし27層目の誘電体層の上面を示している。図15は、27層目の誘電体層の下面を示している。図15では、27層目の誘電体層の下面とそこに配置された導体層を、上から見た状態で表している。
図6(a)に示したように、1層目の誘電体層51の上面には、マークとして用いられる導体層511が形成されている。図6(b)に示したように、2層目の誘電体層52の上面には、第3の平衡伝送線路25Bを構成するために用いられる導体層521が形成されている。導体層521は、コイルを構成している。導体層521は、互いに反対側に位置する第1端と第2端を有している。また、誘電体層52には、スルーホール52T5,52T7が形成されている。スルーホール52T5は、導体層521における第1端の近傍部分に接続されている。スルーホール52T7は、導体層521における第2端の近傍部分に接続されている。
図6(c)に示したように、3層目の誘電体層53の上面には、インダクタ31を構成するために用いられる導体層532と、インダクタ45を構成するために用いられる導体層533と、キャパシタ49を構成するために用いられる導体層534が形成されている。導体層532と導体層534は、互いに接続されている。図6(c)では、導体層532と導体層534の境界を点線で示している。導体層533は、互いに反対側に位置する第1端と第2端を有している。
また、誘電体層53には、スルーホール53T5,53T7,53T9,53T10,53T13が形成されている。スルーホール53T5は、導体層533における第1端の近傍部分と、図6(b)に示したスルーホール52T5に接続されている。スルーホール53T7は、図6(b)に示したスルーホール52T7に接続されている。スルーホール53T9は、導体層532における導体層534との境界の近傍部分に接続されている。スルーホール53T10は、導体層532における導体層534との境界とは反対側に位置する端部の近傍部分に接続されている。スルーホール53T13は、導体層533における第2端の近傍部分に接続されている。
図7(a)に示したように、4層目の誘電体層54の上面には、不平衡伝送線路24の第2の線路部分24Bを構成するために用いられる導体層541と、インダクタ31を構成するために用いられる導体層542と、インダクタ45を構成するために用いられる導体層543と、キャパシタ49を構成するために用いられる導体層544が形成されている。導体層541と導体層544は、互いに接続されている。図7(a)では、導体層541と導体層544の境界を点線で示している。導体層541は、コイルを構成している。導体層542,543の各々は、互いに反対側に位置する第1端と第2端を有している。
また、誘電体層54には、スルーホール54T5,54T6,54T7,54T9,54T10,54T13が形成されている。スルーホール54T5,54T7,54T9は、それぞれ、図6(c)に示したスルーホール53T5,53T7,53T9に接続されている。スルーホール54T6は、導体層541における導体層544との境界とは反対側に位置する端部の近傍部分に接続されている。スルーホール54T10は、導体層542における第1端の近傍部分に接続されている。スルーホール54T13は、導体層543における第1端の近傍部分に接続されている。図6(c)に示したスルーホール53T10は、導体層542における第2端の近傍部分に接続されている。図6(c)に示したスルーホール53T13は、導体層543における第2端の近傍部分に接続されている。
図7(b)に示したように、5層目の誘電体層55の上面には、インダクタ31を構成するために用いられる導体層552と、インダクタ45を構成するために用いられる導体層553と、キャパシタ49を構成するために用いられる導体層554が形成されている。導体層542,543の各々は、互いに反対側に位置する第1端と第2端を有している。
また、誘電体層55には、スルーホール55T5,55T6,55T7,55T9,55T10,55T13が形成されている。スルーホール55T5,55T6,55T7は、それぞれ、図7(a)に示したスルーホール54T5,54T6,54T7に接続されている。スルーホール55T9は、導体層554と、図7(a)に示したスルーホール54T9に接続されている。スルーホール55T10は、導体層552における第1端の近傍部分に接続されている。スルーホール55T13は、導体層553における第1端の近傍部分に接続されている。図7(a)に示したスルーホール54T10は、導体層552における第2端の近傍部分に接続されている。図7(a)に示したスルーホール54T13は、導体層553における第2端の近傍部分に接続されている。
図7(c)に示したように、6層目の誘電体層56の上面には、第4の平衡伝送線路26Bを構成するために用いられる導体層561と、インダクタ31を構成するために用いられる導体層562と、インダクタ45を構成するために用いられる導体層563が形成されている。導体層561は、コイルを構成している。導体層561,562,563の各々は、互いに反対側に位置する第1端と第2端を有している。
また、誘電体層56には、スルーホール56T3B,56T5,56T6,56T7,56T9,56T10,56T13が形成されている。スルーホール56T3Bは、導体層561における第1端の近傍部分に接続されている。スルーホール56T5は、導体層561における第2端の近傍部分と、図7(b)に示したスルーホール55T5に接続されている。スルーホール56T6,56T7,56T9は、それぞれ、図7(b)に示したスルーホール55T6,55T7,55T9に接続されている。スルーホール56T10は、導体層562における第1端の近傍部分に接続されている。スルーホール56T13は、導体層563における第1端の近傍部分に接続されている。図7(b)に示したスルーホール55T10は、導体層562における第2端の近傍部分に接続されている。図7(b)に示したスルーホール55T13は、導体層563における第2端の近傍部分に接続されている。
図8(a)に示したように、7層目の誘電体層57の上面には、導体層571,572が形成されている。導体層571,572の各々は、互いに反対側に位置する第1端と第2端を有している。また、誘電体層57には、スルーホール57T3B,57T5,57T6,57T7,57T9,57T10,57T13が形成されている。スルーホール57T3Bは、導体層571における第1端の近傍部分に接続されている。スルーホール57T5,57T6,57T7,57T9,57T10は、それぞれ、図7(c)に示したスルーホール56T5,56T6,56T7,56T9,56T10に接続されている。スルーホール57T13は、導体層572における第1端の近傍部分に接続されている。図7(c)に示したスルーホール56T3Bは、導体層571における第2端の近傍部分に接続されている。図7(c)に示したスルーホール56T13は、導体層572における第2端の近傍部分に接続されている。
図8(b)に示したように、8層目の誘電体層58の上面には、導体層581,582が形成されている。導体層581は、互いに反対側に位置する第1端と第2端を有している。また、誘電体層58には、スルーホール58T3B,58T5,58T6,58T7,58T9,58T10,58T13が形成されている。スルーホール58T3B,58T5,58T9,58T10,58T13は、それぞれ、図8(a)に示したスルーホール57T3B,57T5,57T9,57T10,57T13に接続されている。スルーホール58T6は、導体層581における第1端の近傍部分に接続されている。スルーホール58T7は、導体層582に接続されている。図8(a)に示したスルーホール57T6は、導体層581における第2端の近傍部分に接続されている。図8(a)に示したスルーホール57T7は、導体層582に接続されている。
図8(c)に示したように、9層目の誘電体層59の上面には、インダクタ32を構成するために用いられる導体層592が形成されている。導体層592は、互いに反対側に位置する第1端と第2端を有している。また、誘電体層59には、スルーホール59T1,59T3B,59T5,59T6,59T7,59T9,59T10,59T11,59T13が形成されている。スルーホール59T1は、導体層592における第1端の近傍部分に接続されている。スルーホール59T3B,59T5,59T6,59T7,59T9,59T10,59T13は、それぞれ、図8(b)に示したスルーホール58T3B,58T5,58T6,58T7,58T9,58T10,58T13に接続されている。スルーホール59T11は、導体層592における第2端の近傍部分に接続されている。
図9(a)に示したように、10層目の誘電体層60の上面には、導体層601が形成されている。導体層601は、互いに反対側に位置する第1端と第2端を有している。また、誘電体層60には、スルーホール60T1,60T3B,60T5,60T6,60T9,60T10,60T11,60T13が形成されている。スルーホール60T1,60T5,60T6,60T9,60T10,60T11,60T13は、それぞれ、図8(c)に示したスルーホール59T1,59T5,59T6,59T9,59T10,59T11,59T13に接続されている。スルーホール60T3Bは、導体層601における第1端の近傍部分と、図8(c)に示したスルーホール59T3Bに接続されている。図8(c)に示したスルーホール59T7は、導体層601における第2端の近傍部分に接続されている。
図9(b)に示したように、11層目の誘電体層61の上面には、導体層611と、インダクタ32を構成するために用いられる導体層612と、インダクタ46を構成するために用いられる導体層613が形成されている。導体層611,612,613の各々は、互いに反対側に位置する第1端と第2端を有している。また、誘電体層61には、スルーホール61T1,61T2,61T3A,61T3B,61T5,61T6,61T8,61T9,61T10,61T11,61T12,61T13が形成されている。スルーホール61T1,61T3B,61T5,61T6,61T9,61T10,61T13は、それぞれ、図9(a)に示したスルーホール60T1,60T3B,60T5,60T6,60T9,60T10,60T13に接続されている。スルーホール61T2は、導体層613における第1端の近傍部分に接続されている。スルーホール61T3Aは、導体層611における第1端の近傍部分に接続されている。スルーホール61T8は、導体層611における第2端の近傍部分に接続されている。スルーホール61T11は、導体層612における第1端の近傍部分に接続されている。スルーホール61T12は、導体層613における第2端の近傍部分に接続されている。図9(a)に示したスルーホール60T11は、導体層612における第2端の近傍部分に接続されている。
図9(c)に示したように、12層目の誘電体層62の上面には、インダクタ46を構成するために用いられる導体層623が形成されている。導体層623は、互いに反対側に位置する第1端と第2端を有している。また、誘電体層62には、スルーホール62T1,62T2,62T3A,62T3B,62T5,62T6,62T8,62T9,62T10,62T11,62T12,62T13が形成されている。スルーホール62T1,62T2,62T3A,62T3B,62T5,62T6,62T8,62T9,62T10,62T11,62T13は、それぞれ、図9(b)に示したスルーホール61T1,61T2,61T3A,61T3B,61T5,61T6,61T8,61T9,61T10,61T11,61T13に接続されている。スルーホール62T12は、導体層623における第1端の近傍部分に接続されている。図9(b)に示したスルーホール61T12は、導体層623における第2端の近傍部分に接続されている。
図10(a)に示したように、13層目の誘電体層63の上面には、導体層631と、インダクタ32を構成するために用いられる導体層632と、インダクタ46を構成するために用いられる導体層633と、導体層634が形成されている。導体層631,632,633の各々は、互いに反対側に位置する第1端と第2端を有している。また、誘電体層63には、スルーホール63T1,63T2,63T3A,63T3B,63T5,63T6,63T8,63T9,63T10,63T11,63T12,63T13が形成されている。スルーホール63T1,63T2,63T3A,63T3B,63T5,63T9,63T10,63T13は、それぞれ、図9(c)に示したスルーホール62T1,62T2,62T3A,62T3B,62T5,62T9,62T10,62T13に接続されている。スルーホール63T6は、導体層631における第1端の近傍部分に接続されている。スルーホール63T8は、導体層634に接続されている。スルーホール63T11は、導体層632における第1端の近傍部分に接続されている。スルーホール63T12は、導体層633における第1端の近傍部分に接続されている。図9(c)に示したスルーホール62T6は、導体層631における第2端の近傍部分に接続されている。図9(c)に示したスルーホール62T8は、導体層634に接続されている。図9(c)に示したスルーホール62T11は、導体層632における第2端の近傍部分に接続されている。図9(c)に示したスルーホール62T12は、導体層633における第2端の近傍部分に接続されている。
図10(b)に示したように、14層目の誘電体層64の上面には、導体層641が形成されている。導体層641は、互いに反対側に位置する第1端と第2端を有している。また、誘電体層64には、スルーホール64T1,64T2,64T3A,64T3B,64T5,64T6,64T7,64T8,64T9,64T10,64T11,64T12,64T13が形成されている。スルーホール64T1,64T2,64T3B,64T5,64T6,64T8,64T9,64T10,64T11,64T12,64T13は、それぞれ、図10(a)に示したスルーホール63T1,63T2,63T3B,63T5,63T6,63T8,63T9,63T10,63T11,63T12,63T13に接続されている。スルーホール64T3Aは、導体層641における第1端の近傍部分と、図10(a)に示したスルーホール63T3Aに接続されている。スルーホール64T7は、導体層641における第2端の近傍部分に接続されている。
図10(c)に示したように、15層目の誘電体層65の上面には、第1の平衡伝送線路25Aを構成するために用いられる導体層651と、導体層652が形成されている。導体層651は、コイルを構成している。導体層651は、互いに反対側に位置する第1端と第2端を有している。また、誘電体層65には、スルーホール65T1,65T2,65T3A,65T3B,65T5,65T6,65T8,65T9,65T10,65T11,65T12,65T13が形成されている。スルーホール65T1,65T2,65T3A,65T3B,65T6,65T8,65T9,65T10,65T11,65T13は、それぞれ、図10(b)に示したスルーホール64T1,64T2,64T3A,64T3B,64T6,64T8,64T9,64T10,64T11,64T13に接続されている。スルーホール65T5は、導体層651における第1端の近傍部分と、図10(b)に示したスルーホール64T5に接続されている。スルーホール65T12は、導体層652に接続されている。図10(b)に示したスルーホール64T7は、導体層651における第2端の近傍部分に接続されている。図10(b)に示したスルーホール64T12は、導体層652に接続されている。
図11(a)に示したように、16層目の誘電体層66には、スルーホール66T1,66T2,66T3A,66T3B,66T5,66T6,66T8,66T9,66T10,66T11,66T12,66T13が形成されている。スルーホール66T1,66T2,66T3A,66T3B,66T5,66T6,66T8,66T9,66T10,66T11,66T12,66T13は、それぞれ、図10(c)に示したスルーホール65T1,65T2,65T3A,65T3B,65T5,65T6,65T8,65T9,65T10,65T11,65T12,65T13に接続されている。
図11(b)に示したように、17層目の誘電体層67の上面には、不平衡伝送線路24の第1の線路部分24Aを構成するために用いられる導体層671が形成されている。導体層671は、コイルを構成する主要部分と、主要部分に接続された枝部とを有している。主要部分は、互いに反対側に位置する第1端と第2端を有している。枝部は、主要部分の第1端の近傍部分に接続されている。
また、誘電体層67には、スルーホール67T1,67T2,67T3A,67T3B,67T5,67T8,67T9,67T10,67T11,67T12,67T13が形成されている。スルーホール67T1,67T2,67T3A,67T3B,67T5,67T8,67T10,67T11,67T12,67T13は、それぞれ、図11(a)に示したスルーホール66T1,66T2,66T3A,66T3B,66T5,66T8,66T10,66T11,66T12,66T13に接続されている。スルーホール67T9は、導体層671の枝部と、図11(a)に示したスルーホール66T9に接続されている。図11(a)に示したスルーホール66T6は、導体層671の主要部分における第2端の近傍部分に接続されている。
図11(c)に示したように、18層目の誘電体層68の上面には、キャパシタ41を構成するために用いられる導体層683と、導体層684が形成されている。また、誘電体層68には、スルーホール68T1,68T2,68T3A,68T3B,68T5,68T8,68T9,68T10,68T11,68T12,68T13が形成されている。スルーホール68T1,68T2,68T3A,68T3B,68T5,68T8,68T11,68T12,68T13は、それぞれ、図11(b)に示したスルーホール67T1,67T2,67T3A,67T3B,67T5,67T8,67T11,67T12,67T13に接続されている。スルーホール68T9,68T10は、それぞれ、導体層683,684に接続されている。図11(b)に示したスルーホール67T9,67T10は、それぞれ、導体層683,684に接続されている。
図12(a)に示したように、19層目の誘電体層69の上面には、第2の平衡伝送線路26Aを構成するために用いられる導体層691と、キャパシタ33を構成するために用いられる導体層692と、キャパシタ41を構成するために用いられる導体層693と、導体層694が形成されている。導体層691は、コイルを構成している。導体層691,694の各々は、互いに反対側に位置する第1端と第2端を有している。
また、誘電体層69には、スルーホール69T1,69T2,69T3A,69T3B,69T5,69T9,69T10,69T12,69T13が形成されている。スルーホール69T1は、導体層692と、図11(c)に示したスルーホール68T1に接続されている。スルーホール69T2,69T3A,69T3B,69T9,69T12は、それぞれ、図11(c)に示したスルーホール68T2,68T3A,68T3B,68T9,68T12に接続されている。スルーホール69T5は、導体層691における第1端の近傍部分と、図11(c)に示したスルーホール68T5に接続されている。スルーホール69T10は、導体層694における第1端と第2端の中間の位置の近傍部分に接続されている。スルーホール69T13は、導体層693と、図11(c)に示したスルーホール68T13に接続されている。図11(c)に示したスルーホール68T8は、導体層691における第2端の近傍部分に接続されている。図11(c)に示したスルーホール68T10は、導体層694における第1端の近傍部分に接続されている。図11(c)に示したスルーホール68T11は、導体層694における第2端の近傍部分に接続されている。
図12(b)に示したように、20層目の誘電体層70の上面には、キャパシタ33,34を構成するために用いられる導体層702と、キャパシタ41を構成するために用いられる導体層703が形成されている。また、誘電体層70には、スルーホール70T1,70T2,70T3A,70T3B,70T5,70T9,70T10,70T12,70T13が形成されている。スルーホール70T1,70T2,70T3A,70T3B,70T5,70T12,70T13は、それぞれ、図12(a)に示したスルーホール69T1,69T2,69T3A,69T3B,69T5,69T12,69T13に接続されている。スルーホール70T9は、導体層703と、図12(a)に示したスルーホール69T9に接続されている。スルーホール70T10は、導体層702に接続されている。図12(a)に示したスルーホール69T10は、導体層702に接続されている。
図12(c)に示したように、21層目の誘電体層71の上面には、キャパシタ34を構成するために用いられる導体層712と、キャパシタ41,42を構成するために用いられる導体層713と、導体層714が形成されている。また、誘電体層71には、スルーホール71T1,71T2,71T3A,71T3B,71T4,71T5,71T9,71T10,71T12,71T13が形成されている。スルーホール71T1,71T2,71T3A,71T3B,71T5,71T9,71T12は、それぞれ、図12(b)に示したスルーホール70T1,70T2,70T3A,70T3B,70T5,70T9,70T12に接続されている。スルーホール71T4は、導体層712に接続されている。スルーホール71T10は、導体層714に接続されている。スルーホール71T13は、導体層713と、図12(b)に示したスルーホール70T13に接続されている。図12(b)に示したスルーホール70T10は、導体層714に接続されている。
図13(a)に示したように、22層目の誘電体層72の上面には、キャパシタ34を構成するために用いられる導体層722と、キャパシタ42を構成するために用いられる導体層723が形成されている。また、誘電体層72には、スルーホール72T1,72T2,72T3A,72T3B,72T4,72T5,72T9,72T10,72T12,72T13が形成されている。スルーホール72T1,72T2,72T3A,72T3B,72T4,72T5,72T9,72T13は、それぞれ、図12(c)に示したスルーホール71T1,71T2,71T3A,71T3B,71T4,71T5,71T9,71T13に接続されている。スルーホール72T10は、導体層722と、図12(c)に示したスルーホール71T10に接続されている。スルーホール72T12は、導体層723と、図12(c)に示したスルーホール71T12に接続されている。
図13(b)に示したように、23層目の誘電体層73の上面には、キャパシタ34を構成するために用いられる導体層732と、キャパシタ42を構成するために用いられる導体層733が形成されている。また、誘電体層73には、スルーホール73T1,73T2,73T3A,73T3B,73T4,73T5,73T9,73T10,73T12が形成されている。スルーホール73T1,73T2,73T3A,73T3B,73T5,73T9,73T10,73T12は、それぞれ、図13(a)に示したスルーホール72T1,72T2,72T3A,72T3B,72T5,72T9,72T10,72T12に接続されている。スルーホール73T4は、導体層732と、図13(a)に示したスルーホール72T4に接続されている。図13(a)に示したスルーホール72T13は、導体層733に接続されている。
図13(c)に示したように、24層目の誘電体層74の上面には、キャパシタ29を構成するために用いられる導体層741と、キャパシタ34を構成するために用いられる導体層742と、キャパシタ42,43,44を構成するために用いられる導体層743が形成されている。また、誘電体層74には、スルーホール74T1,74T2,74T3A,74T3B,74T4,74T5,74T9が形成されている。スルーホール74T1,74T2,74T3A,74T4,74T5,74T9は、それぞれ、図13(b)に示したスルーホール73T1,73T2,73T3A,73T4,73T5,73T9に接続されている。スルーホール74T3Bは、導体層741と、図13(b)に示したスルーホール73T3Bに接続されている。図13(b)に示したスルーホール73T10,73T12は、それぞれ、導体層742,743に接続されている。
図14(a)に示したように、25層目の誘電体層75の上面には、キャパシタ29を構成するために用いられる導体層751と、キャパシタ34,35を構成するために用いられる導体層752と、キャパシタ43を構成するために用いられる導体層753と、キャパシタ44を構成するために用いられる導体層754が形成されている。また、誘電体層75には、スルーホール75T1,75T2,75T3A,75T3B,75T4,75T5が形成されている。スルーホール75T1,75T3A,75T3Bは、それぞれ、図13(c)に示したスルーホール74T1,74T3A,74T3Bに接続されている。スルーホール75T2は、導体層753に接続されている。スルーホール75T4は、導体層752と、図13(c)に示したスルーホール74T4に接続されている。スルーホール75T5は、導体層751と、図13(c)に示したスルーホール74T5に接続されている。図13(c)に示したスルーホール74T2,74T9は、それぞれ、導体層753,754に接続されている。
図14(b)に示したように、26層目の誘電体層76の上面には、キャパシタ35を構成するために用いられる導体層762と、導体層763,764,765,766が形成されている。導体層766は、互いに反対側に位置する第1端と第2端を有している。また、誘電体層76には、スルーホール76T1,76T2,76T3A,76T3B,76T4,76T5が形成されている。スルーホール76T1,76T2,76T3A,76T3Bは、それぞれ、導体層762,763,764,765に接続されている。スルーホール76T4は、導体層766における第1端の近傍部分に接続されている。スルーホール76T5は、導体層766における第2端の近傍部分と、図14(a)に示したスルーホール75T5に接続されている。図14(a)に示したスルーホール75T1,75T2,75T3A,75T3Bは、それぞれ、導体層762,763,764,765に接続されている。図14(a)に示したスルーホール75T4は、導体層766における第1端の近傍部分に接続されている。
図14(c)に示したように、27層目の誘電体層77には、スルーホール77T1,77T2,77T3A,77T3B,77T4,77T5が形成されている。スルーホール77T1,77T2,77T3A,77T3B,77T4,77T5は、それぞれ、図14(b)に示したスルーホール76T1,76T2,76T3A,76T3B,76T4,76T5に接続されている。
図15に示した27層目の誘電体層77の下面、すなわち積層体50の底面50Bには、第1の信号端子11、第2の信号端子12、第1の平衡端子13A、第2の平衡端子13Bおよび2つのグランド端子14,15が形成されている。図14(c)に示したスルーホール77T1,77T2,77T3A,77T3B,77T4,77T5は、それぞれ、端子11,12,13A,13B,14,15に接続されている。
図3に示した積層体50は、1層目ないし27層目の誘電体層51〜77が積層されて構成される。そして、この積層体50の底面50Bに対して端子11,12,13A,13B,14,15が形成されて、図3に示した積層型電子部品1が完成する。なお、図3では、導体層511を省略している。
誘電体層51〜77の材料としては、樹脂、セラミック、あるいは両者を複合した材料等、種々のものを用いることができる。積層体50としては、特に、誘電体層51〜77の材料をセラミックとして低温同時焼成法によって作製したものが、高周波特性に優れるため好ましい。
図4は、積層体50の内部を示している。図5は、側面50C側から見た積層体50の断面を示している。
以下、図2に示した積層型電子部品1の回路の構成要素と、図6ないし図14に示した積層体50の内部の構成要素との対応関係について説明する。不平衡伝送線路24の第1の線路部分24Aは、図11(b)に示した導体層671によって構成されている。第1の平衡伝送線路25Aは、図10(c)に示した導体層651によって構成されている。第2の平衡伝送線路26Aは、図12(a)に示した導体層691によって構成されている。第1の線路部分24A(導体層671)と第1の平衡伝送線路25A(導体層651)と第2の平衡伝送線路26A(導体層691)は、複数の誘電体層の積層方向Tにおける互いに異なる位置に配置されている。第1の線路部分24A(導体層671)は、第1の平衡伝送線路25A(導体層651)と第2の平衡伝送線路26A(導体層691)の間に介在している。第1の平衡伝送線路25A(導体層651)は、誘電体層65,66を介して、第1の線路部分24A(導体層671)に対向している。第2の平衡伝送線路26A(導体層691)は、誘電体層67,68を介して、第1の線路部分24A(導体層671)に対向している。
不平衡伝送線路24の第2の線路部分24Bは、図7(a)に示した導体層541によって構成されている。第3の平衡伝送線路25Bは、図6(b)に示した導体層521によって構成されている。第4の平衡伝送線路26Bは、図7(c)に示した導体層561によって構成されている。第2の線路部分24B(導体層541)と第3の平衡伝送線路25B(導体層521)と第4の平衡伝送線路26B(導体層561)は、複数の誘電体層の積層方向Tにおける互いに異なる位置に配置されている。第2の線路部分24B(導体層541)は、第3の平衡伝送線路25B(導体層521)と第4の平衡伝送線路26B(導体層561)の間に介在している。第3の平衡伝送線路25B(導体層521)は、誘電体層52,53を介して、第2の線路部分24B(導体層541)に対向している。第4の平衡伝送線路26B(導体層561)は、誘電体層54,55を介して、第2の線路部分24B(導体層541)に対向している。
ここで、図5に示したように、積層体50内の第1の領域R1と第2の領域R2を定義する。第1の領域R1は、積層体50内の誘電体層64から誘電体層69までの領域である。第2の領域R2は、積層体50内の誘電体層51から誘電体層56までの領域である。第1の領域R1と第2の領域R2は、複数の誘電体層の積層方向Tに分かれている。第1の線路部分24A(導体層671)と第1の平衡伝送線路25A(導体層651)と第2の平衡伝送線路26A(導体層691)は、第1の領域R1に配置されている。第2の線路部分24B(導体層541)と第3の平衡伝送線路25B(導体層521)と第4の平衡伝送線路26B(導体層561)は、第2の領域R2に配置されている。
第1のフィルタ30のインダクタ31は、以下のように構成されている。図6(c)および図7(a),(b),(c)に示した導体層532,542,552,562は、スルーホール53T10,54T10,55T10によって直列に接続されている。インダクタ31は、これらの導体層532,542,552,562と、スルーホール53T10,54T10,55T10とによって構成されている。図11(b)に示したスルーホール67T9と導体層671の枝部との交点は、図2に示した接続点4に対応する。導体層532は、スルーホール53T9〜66T9を介して上記交点に接続されている。
第1のフィルタ30のインダクタ32は、以下のように構成されている。図8(c)、図9(b)および図10(a)に示した導体層592,612,632は、スルーホール59T11,60T11,61T11,62T12によって直列に接続されている。インダクタ32は、これらの導体層592,612,632と、スルーホール59T11,60T11,61T11,62T12とによって構成されている。導体層632は、スルーホール63T11〜68T11、導体層694、スルーホール68T10、導体層684およびスルーホール56T10〜67T10を介してインダクタ31を構成する導体層562に接続されている。導体層592は、スルーホール59T1〜75T1、導体層762およびスルーホール76T1,77T1を介して第1の信号端子11に接続されている。
第1のフィルタ30のキャパシタ33は、図12(a),(b)に示した導体層692,702と、誘電体層69とによって構成されている。導体層692の下面は、誘電体層69を介して導体層702の上面に対向している。導体層692は、スルーホール59T1〜68T1を介してインダクタ32を構成する導体層592に接続されている。導体層702は、スルーホール69T10、導体層694およびスルーホール63T11〜68T11を介してインダクタ32を構成する導体層632に接続されている。
第1のフィルタ30のキャパシタ34は、図12(b),(c)、図13(a),(b),(c)および図14(a)に示した導体層702,712,722,732,742,752と、誘電体層70,71,72,73,74とによって構成されている。導体層712の上面は、誘電体層70を介して導体層702の下面に対向している。導体層712の下面は、誘電体層71を介して導体層722の上面に対向している。導体層732の上面は、誘電体層72を介して導体層722の下面に対向している。導体層732の下面は、誘電体層73を介して導体層742の上面に対向している。導体層752の上面は、誘電体層74を介して導体層742の下面に対向している。
図12(a)に示した導体層694は、インダクタ31,32の接続点に対応する。導体層702,722,742は、スルーホール69T10,70T10、導体層714およびスルーホール71T10〜73T10を介して導体層694に接続されている。導体層712,732,752は、スルーホール71T4〜75T4、導体層766およびスルーホール76T4,77T4を介してグランド端子14に接続されている。
第1のフィルタ30のキャパシタ35は、図14(a),(b)に示した導体層752,762と、誘電体層75とによって構成されている。導体層752の下面は、誘電体層75を介して導体層762の上面に対向している。導体層762は、スルーホール76T1,77T1を介して第1の信号端子11に接続されている。導体層752は、スルーホール75T4、導体層766およびスルーホール76T4,77T4を介してグランド端子14に接続されている。
第2のフィルタ40のキャパシタ41は、図11(c)および図12(a),(b),(c)に示した導体層683,693,703,713と、誘電体層68,69,70とによって構成されている。導体層693の上面は、誘電体層68を介して導体層683の下面に対向している。導体層693の下面は、誘電体層69を介して導体層703の上面に対向している。導体層713の上面は、誘電体層70を介して導体層703の下面に対向している。導体層683,703は、スルーホール67T9〜69T9を介して図11(b)に示したスルーホール67T9と導体層671の枝部との交点(接続点4)に接続されている。
第2のフィルタ40のキャパシタ42は、図12(c)および図13(a),(b),(c)に示した導体層713,723,733,743と、誘電体層71,72,73とによって構成されている。導体層723の上面は、誘電体層71を介して導体層713の下面に対向している。導体層723の下面は、誘電体層72を介して導体層733の上面に対向している。導体層743の上面は、誘電体層73を介して導体層733の下面に対向している。キャパシタ41,42は、導体層713によって互いに接続されている。
第2のフィルタ40のキャパシタ43は、図13(c)および図14(a)に示した導体層743,753と、誘電体層74とによって構成されている。導体層743の下面の一部は、誘電体層74を介して導体層753の上面に対向している。キャパシタ42,43は、導体層743によって互いに接続されている。導体層753は、スルーホール75T2、導体層763およびスルーホール76T2,77T2を介して第2の信号端子12に接続されている。
第2のフィルタ40のキャパシタ44は、図13(c)および図14(a)に示した導体層743,754と、誘電体層74とによって構成されている。導体層743の下面の他の一部は、誘電体層74を介して導体層754の上面に対向している。キャパシタ42,43,44は、導体層743によって互いに接続されている。導体層754は、スルーホール68T9〜74T9、導体層683およびスルーホール67T9を介してスルーホール67T9と導体層671の枝部との交点(接続点4)に接続されている。
第2のフィルタ40のインダクタ45は、以下のように構成されている。図6(c)および図7(a),(b),(c)に示した導体層533,543,553,563は、スルーホール53T13,54T13,55T13によって直列に接続されている。インダクタ45は、これらの導体層533,543,553,563と、スルーホール53T13,54T13,55T13とによって構成されている。導体層563は、スルーホール56T13、導体層572およびスルーホール57T13〜70T13を介して導体層713すなわちキャパシタ41,42の接続点に接続されている。導体層533は、スルーホール53T5〜77T5を介してグランド端子15に接続されている。
第2のフィルタ40のインダクタ46は、以下のようにして構成されている。図9(b),(c)および図10(a)に示した導体層613,623,633は、スルーホール61T12,62T12によって直列に接続されている。インダクタ46は、これらの導体層613,623,633と、スルーホール61T12,62T12とによって構成されている。導体層613は、スルーホール61T2〜74T2を介してキャパシタ43を構成する導体層753に接続されている。導体層633は、スルーホール63T12,64T12、導体層652、スルーホール65T12〜73T12を介してキャパシタ43を構成する導体層743に接続されている。
キャパシタ29は、図13(c)および図14(a)に示した導体層741,751と、誘電体層74とによって構成されている。導体層741の下面は、誘電体層74を介して導体層751の上面に対向している。導体層741は、スルーホール74T3B,75T3B、導体層765およびスルーホール76T3B,77T3Bを介して第2の平衡端子13Bに接続されている。導体層751は、スルーホール75T5〜77T5を介してグランド端子15に接続されている。
キャパシタ49は、図6(c)および図7(a),(b)に示した導体層534,544,554と、誘電体層53,54とによって構成されている。導体層544の上面は、誘電体層53を介して導体層534の下面に対向している。導体層544の下面は、誘電体層54を介して導体層554の上面に対向している。導体層544は、第2の線路部分24Bを構成する導体層541に接続されている。導体層534,554は、スルーホール53T9〜66T9を介してスルーホール67T9と導体層671の枝部との交点(接続点4)に接続されている。
次に、本実施の形態に係る積層型電子部品1におけるバラン2の作用について説明する。バラン2では、不平衡ポート20において不平衡信号が入出力され、第1の平衡ポート23Aにおいて第1の平衡要素信号が入出力され、第2の平衡ポート23Bにおいて第2の平衡要素信号が入出力される。第1の平衡要素信号と第2の平衡要素信号は、平衡信号を構成する。バラン2は、不平衡信号と平衡信号との間の変換を行う。
次に、本実施の形態に係る積層型電子部品1における分波回路3の作用について説明する。バラン2の不平衡ポート20から出力された信号は、第1のフィルタ30と第2のフィルタ40の接続点4に与えられる。第1のフィルタ30は、第1の周波数帯域内の周波数の第1の信号を選択的に通過させる。第2のフィルタ40は、第1の周波数帯域よりも高い周波数帯域である第2の周波数帯域内の周波数の第2の信号を選択的に通過させる。従って、接続点4に与えられた第1の信号は第1の信号端子11から出力され、接続点4に与えられた第2の信号は第2の信号端子12から出力される。このようにして、分波回路3は、第1の周波数帯域内の周波数の第1の信号と第2の周波数帯域内の周波数の第2の信号を互いに分離する。第1の信号端子11に入力された第1の信号と、第2の信号端子12に入力された第2の信号は、いずれも、接続点4を経由して、バラン2の不平衡ポート20に与えられる。
以下、本実施の形態に係る積層型電子部品1の効果について説明する。本実施の形態に係る積層型電子部品1では、バラン2は、不平衡伝送線路24の第1の線路部分24Aに対して電磁界結合する第1および第2の平衡伝送線路25A,26Aと、不平衡伝送線路24の第2の線路部分24Bに対して電磁界結合する第3および第4の平衡伝送線路25B,26Bを含んでいる。これにより、広い周波数帯域において振幅バランス特性および位相バランス特性が良好なバラン2を実現することが可能になる。
以下、比較例のバラン202と本実施の形態におけるバラン2について、シミュレーションによって振幅バランス特性および位相バランス特性を求めた結果について説明する。図16は、比較例のバラン202の回路構成を示す回路図である。図16に示したように、比較例のバラン202は、本実施の形態におけるバラン2から第2の平衡伝送線路26Aと第4の平衡伝送線路26Bを除いた構成である。
ここで、比較例のバラン202と本実施の形態におけるバラン2の特性に関連する振幅差と位相差を、以下のように定義する。振幅差は、不平衡ポート20に不平衡信号を入力したときに、第1の平衡ポート23Aから出力される第1の平衡要素信号と第2の平衡ポート23Bから出力される第2の平衡要素信号の振幅の差である。振幅差は、第1の平衡要素信号の振幅が第2の平衡要素信号の振幅よりも大きい場合には正の値で表し、第1の平衡要素信号の振幅が第2の平衡要素信号の振幅よりも小さい場合には負の値で表す。
位相差は、不平衡ポート20に不平衡信号を入力したときに、第1の平衡ポート23Aから出力される第1の平衡要素信号と第2の平衡ポート23Bから出力される第2の平衡要素信号の位相の差である。具体的には、位相差は、第2の平衡要素信号の位相に対して第1の平衡要素信号の位相が進んでいる大きさを表している。
振幅バランス特性は、振幅差の周波数特性である。バランの使用周波数帯域において、振幅差が±M[dB](Mは正の値)の範囲内に納まるとして、Mの値が小さいほど振幅バランス特性が良好であると言える。Mの値は、1.5以下であることが好ましく、1.0以下であることがより好ましい。
位相バランス特性は、位相差の周波数特性である。バランの使用周波数帯域において、位相差が180±P[deg(度)](Pは正の値)の範囲内に納まるとして、Pの値が小さいほど位相バランス特性が良好であると言える。Pの値は、15以下であることが好ましく、6以下であることがより好ましい。
図17は、比較例のバラン202の振幅バランス特性の一例を示す特性図である。図18は、比較例のバラン202の位相バランス特性の一例を示す特性図である。図19は、本実施の形態におけるバラン2の振幅バランス特性の一例を示す特性図である。図20は、本実施の形態におけるバラン2の位相バランス特性の一例を示す特性図である。図17ないし図20において、横軸は周波数である。図17および図19において、縦軸は振幅差である。図18および図20において、縦軸は位相差である。図17ないし図20に示した特性は、シミュレーションによって求めたものである。このシミュレーションでは、それぞれ、使用周波数帯域が0.7〜2.7GHzになるように設計したバラン202のモデルとバラン2のモデルを使用した。
図17に示した比較例のバラン202の振幅バランス特性と、図19に示した本実施の形態におけるバラン2の振幅バランス特性のいずれにおいても、使用周波数帯域内における振幅差は、±1[dB]の範囲内に納まっている。ここで、2.7GHzを超える周波数領域について、図17と図19を比較する。図17では、周波数が約3GHz以上になると、振幅差は±1[dB]の範囲から外れる。これに対し、図19では、周波数が約3.3GHzに達するまでは、振幅差は±1[dB]の範囲内に納まっている。このことから、本実施の形態におけるバラン2の振幅バランス特性は、比較例のバラン202の振幅バランス特性に比べて、より高い周波数まで良好であると言える。
図18に示した比較例のバラン202の位相バランス特性と、図20に示した本実施の形態におけるバラン2の位相バランス特性のいずれにおいても、使用周波数帯域内における位相差は、180±15[deg]の範囲内に納まっている。ここで、2.7GHzを超える周波数領域について、図18と図20を比較する。図18では、周波数が約3.1GHz以上になると、位相差は180±15[deg]の範囲から外れる。これに対し、図20では、周波数が約3.35GHzに達するまでは、位相差は180±15[deg]の範囲内に納まっている。このことから、本実施の形態におけるバラン2の位相バランス特性は、比較例のバラン202の位相バランス特性に比べて、より高い周波数まで良好であると言える。
図17ないし図20に示したシミュレーションの結果から、本実施の形態におけるバラン2によれば、比較例のバラン202に比べて、より広い周波数帯域振幅において良好なバランス特性および位相バランス特性を実現できることが分かる。
ここで、本実施の形態におけるバラン2が、比較例のバラン202に比べて、より広い周波数帯域振幅において良好なバランス特性および位相バランス特性を実現できる理由について考察する。
以下、電磁界結合する1/4波長線路の対を結合2線路と言う。この結合2線路に関しては、結合する2つの1/4波長線路間の容量(以下、線路間容量と言う。)を大きくすると、結合2線路の奇モードインピーダンスが小さくなり、その結果、結合2線路の比帯域が大きくなることが知られている。特許文献1には、これと同様の主旨の記載がある。
比較例のバラン202では、第1の線路部分24Aと第1の平衡伝送線路25Aの組と、第2の線路部分24Bと第3の平衡伝送線路25Bの組が、それぞれ結合2線路に相当する。
本実施の形態におけるバラン2では、第1の線路部分24Aに対して第1および第2の平衡伝送線路25A,26Aが電磁界結合する。ここで、並列に接続された第1および第2の平衡伝送線路25A,26Aを1つの1/4波長線路とみなせば、第1の線路部分24Aと第1および第2の平衡伝送線路25A,26Aの組は、結合2線路に相当する。同様に、第2の線路部分24Bと第3および第4の平衡伝送線路25B,26Bの組も、結合2線路に相当する。
本実施の形態におけるバラン2では、比較例のバラン202に比べて、線路間容量が大きくなる。これにより、本実施の形態におけるバラン2では、比較例のバラン202に比べて、結合2線路の奇モードインピーダンスが小さくなって、結合2線路の比帯域が大きくなると考えられる。このことが、本実施の形態におけるバラン2が、比較例のバラン202に比べて、より広い周波数帯域振幅において良好なバランス特性および位相バランス特性を実現できる理由と考えられる。
以上説明したように、本実施の形態に係る積層型電子部品1によれば、広い周波数帯域において振幅バランス特性および位相バランス特性が良好なバラン2を実現することが可能になる。
また、本実施の形態では、バラン2は積層体50を用いて構成されている。これにより、バラン2の占有面積を小さくすることができ、その結果、バラン2を含む積層型電子部品1の小型化が可能になる。以上のことから、本実施の形態によれば、広い周波数帯域において振幅バランス特性および位相バランス特性が良好なバラン2を含み、且つ小型化が可能な積層型電子部品1を実現することが可能になる。
また、本実施の形態では、第1の線路部分24Aと第1および第2の平衡伝送線路25A,26Aは、積層方向Tにおける互いに異なる位置に配置され、第1の線路部分24Aは、第1の平衡伝送線路25Aと第2の平衡伝送線路26Aの間に介在している。このような配置によれば、第1の線路部分24Aと第1および第2の平衡伝送線路25A,26Aが同一平面上に配置されている場合に比べて、容易に線路間容量を大きくすることができる。
同様に、第2の線路部分24Bと第3および第4の平衡伝送線路25B,26Bは、積層方向Tにおける互いに異なる位置に配置され、第2の線路部分24Bは、第3の平衡伝送線路25Bと第4の平衡伝送線路26Bの間に介在している。このような配置によれば、第2の線路部分24Bと第3および第4の平衡伝送線路25B,26Bが同一平面上に配置されている場合に比べて、容易に線路間容量を大きくすることができる。
従って、本実施の形態によれば、容易に、広い周波数帯域において良好な振幅バランス特性および位相バランス特性を有するバラン2を実現することができる。
また、本実施の形態では、第1および第2の線路部分24A,24Bと第1ないし第4の平衡伝送線路25A,26A,25B,26Bの各々は、渦巻状に巻かれた導体よりなるコイルを含んでいる。これにより、本実施の形態によれば、バラン2の占有面積をより小さくすることができる。なお、コイルの巻数は1以上であればよい。
また、本実施の形態では、第1の線路部分24Aと第1および第2の平衡伝送線路25A,26Aは、誘電体層64から誘電体層69までの積層体50内の第1の領域R1に配置されている。第2の線路部分24Bと第3および第4の平衡伝送線路25B,26Bは、誘電体層51から誘電体層56までの積層体50内の第2の領域R2に配置されている。第1の領域と第2の領域は、積層方向Tに分かれている。これにより、本実施の形態によれば、第1の線路部分24Aと第1および第2の平衡伝送線路25A,26Aの組と、第2の線路部分24Bと第3および第4の平衡伝送線路25B,26Bの組の間で不要な結合が生じることを防止することができ、不要な結合によってバラン2の特性が劣化することを防止することができる。
また、本実施の形態に係る積層型電子部品1は、バラン2に接続された分波回路3を備えている。分波回路3は、複数の周波数帯域を扱う。本実施の形態におけるバラン2は、広い周波数帯域において振幅バランス特性および位相バランス特性が良好である。そのため、本実施の形態によれば、分波回路3が扱う複数の周波数帯域毎に、それらの周波数帯域に適したバランを用意する必要がなく、1つのバラン2を、分波回路3が扱う複数の周波数帯域について使用することが可能である。これにより、本実施の形態によれば、バラン2と分波回路3を含む積層型電子部品1の小型化が可能になる。
次に、本実施の形態におけるバラン2が、分波回路3と共に積層体50内に設けられた状態においても、広い周波数帯域において良好な振幅バランス特性および位相バランス特性を有することを確認した実験の結果について説明する。実験では、比較例の積層型電子部品と本実施の形態に係る積層型電子部品1とを実際に作製し、これらについて、振幅バランス特性および位相バランス特性を測定した。以下、実際に作製した本実施の形態に係る積層型電子部品1を、実施例の積層型電子部品1と言う。比較例の積層型電子部品は、実施例の積層型電子部品1から、バラン2の第2および第4の平衡伝送線路26A,26Bを除いた構成である。すなわち、比較例の積層型電子部品は、バラン2の代わりに比較例のバラン202を備えている。
比較例の積層型電子部品と実施例の積層型電子部品1では、バラン202,2の使用周波数帯域を0.7〜2.7GHzとし、第1のフィルタ30の通過帯域である第1の周波数帯域を0.7〜0.96GHzとし、第2のフィルタ40の通過帯域である第2の周波数帯域を1.71〜2.7GHzとした。
振幅バランス特性および位相バランス特性については、低域と高域とに分けて測定した。ここで、低域とは、第1の周波数帯域を含む0.5〜1.25GHzの周波数帯域である。また、高域とは、第2の周波数帯域を含む1.5〜3GHzの周波数帯域である。
低域の振幅バランス特性と低域の位相バランス特性を測定する際には、第1の信号端子11に不平衡信号を入力した。高域の振幅バランス特性と高域の位相バランス特性を測定する際には、第2の信号端子12に不平衡信号を入力した。
図21は、比較例の積層型電子部品における低域の振幅バランス特性を示す特性図である。図22は、比較例の積層型電子部品における低域の位相バランス特性を示す特性図である。図23は、比較例の積層型電子部品における高域の振幅バランス特性を示す特性図である。図24は、比較例の積層型電子部品における高域の位相バランス特性を示す特性図である。
図25は、実施例の積層型電子部品1における低域の振幅バランス特性を示す特性図である。図26は、実施例の積層型電子部品1における低域の位相バランス特性を示す特性図である。図27は、実施例の積層型電子部品1における高域の振幅バランス特性を示す特性図である。図28は、実施例の積層型電子部品1における高域の位相バランス特性を示す特性図である。
図21ないし図28において、横軸は周波数である。図21、図23、図25および図27において、縦軸は振幅差である。図22、図24、図26および図28において、縦軸は位相差である。
図21、図23、図25および図27に示したように、比較例の積層型電子部品と実施例の積層型電子部品1のいずれにおいても、第1の周波数帯域内における振幅差と第2の周波数帯域内における振幅差は、±1.5[dB]の範囲内に納まっている。
図22および図24に示したように、比較例の積層型電子部品では、第1の周波数帯域内における位相差と第2の周波数帯域内における位相差は、180±15[deg]の範囲内に納まっているが、180±6[deg]の範囲内には収まっていない。これに対し、図26および図28に示したように、実施例の積層型電子部品1では、第1の周波数帯域内における位相差と第2の周波数帯域内における位相差は、180±6[deg]の範囲内に収まっている。
従って、実施例の積層型電子部品1では、比較例の積層型電子部品に比べて、第1および第2の周波数帯域における位相バランス特性が優れている。
以上の実験結果から、本実施の形態におけるバラン2は、分波回路3と共に積層体50内に設けられた状態においても、広い周波数帯域において良好な振幅バランス特性および位相バランス特性を有することを確認できた。
なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、本発明において、第1および第2の線路部分と第1ないし第4の平衡伝送線路のうちの少なくとも1つは、積層体50に含まれる複数の導体層のうちの2つ以上の導体層を用いて構成されていてもよい。
また、本発明におけるバランは、不平衡伝送線路の第1の線路部分に対して電磁界結合する平衡伝送線路として、第1および第2の平衡伝送線路の他に、第1および第2の平衡伝送線路に対して並列に接続された1つ以上の平衡伝送線路を含んでいてもよい。
同様に、本発明におけるバランは、不平衡伝送線路の第2の線路部分に対して電磁界結合する平衡伝送線路として、第3および第4の平衡伝送線路の他に、第3および第4の平衡伝送線路に対して並列に接続された1つ以上の平衡伝送線路を含んでいてもよい。
また、本発明におけるバランは、並列に接続された複数の不平衡伝送線路を含んでいてもよい。複数の不平衡伝送線路の各々は、第1の線路部分と第2の線路部分を含む。この場合、複数の不平衡伝送線路のうちの少なくとも1つが、特許請求の範囲で規定された不平衡伝送線路の要件を満たしていればよい。
また、本発明の積層型電子部品は、少なくともバランを含んでいればよく、分波回路を含んでいなくてもよい。本発明の積層型電子部品が分波回路を含む場合、分波回路は、周波数が互いに異なる3つ以上の信号を分離するものであってもよい。
また、本発明の積層型電子部品は、フィルタ、整合回路等の、分波回路以外の回路を含んでいてもよい。