[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図1および図2を参照して、本発明の第1の実施の形態に係る方向性結合器の回路構成について説明する。図1は、本実施の形態に係る方向性結合器の回路構成の第1の例を示している。図2は、本実施の形態に係る方向性結合器の回路構成の第2の例を示している。図1および図2に示したように、本実施の形態に係る方向性結合器1は、第1のポート11と、第2のポート12と、第3のポート13と、第4のポート14とを備えている。本実施の形態では、特に、第1のポート11は入力ポートであり、第2のポート12は出力ポートであり、第3のポート13は結合ポートであり、第4のポート14は終端ポートである。第4のポート14は、例えば50Ωの抵抗値を有する終端抵抗を介して接地される。
方向性結合器1は、更に、第1のポート11と第2のポート12を接続する主線路10と、それぞれ、主線路10に対して電磁界結合する線路からなる第1の副線路部20Aおよび第2の副線路部20Bと、移相器30とを備えている。第1の副線路部20Aと移相器30と第2の副線路部20Bは、回路構成上、第3のポート13と第4のポート14の間に、この順に直列に設けられている。
第1の副線路部20Aは、互いに反対側に位置する第1の端部20A1および第2の端部20A2を有している。第2の副線路部20Bは、互いに反対側に位置する第1の端部20B1および第2の端部20B2を有している。第1の副線路部20Aの第1の端部20A1は、第3のポート13に接続されている。第2の副線路部20Bの第1の端部20B1は、第4のポート14に接続されている。
移相器30は、第1の副線路部20Aと第2の副線路部20Bを接続する第1の経路31と、第2の経路32を含んでいる。第1の経路31は、それぞれインダクタンスを有し互いに誘導結合する第1のインダクタンス要素L1と第2のインダクタンス要素L2を含んでいる。第1のインダクタンス要素L1と第2のインダクタンス要素L2の各々は、互いに反対側に位置する第1の端部および第2の端部を有している。以下、第1のインダクタンス要素L1の第1の端部と第2の端部をそれぞれ符号L1a,L1bで表し、第2のインダクタンス要素L2の第1の端部と第2の端部をそれぞれ符号L2a,L2bで表す。
第1のインダクタンス要素L1の第1の端部L1aは、第1の副線路部20Aの第2の端部20A2に接続されている。第2のインダクタンス要素L2の第1の端部L2aは、第2の副線路部20Bの第2の端部20B2に接続されている。第1のインダクタンス要素L1の第2の端部L1bと第2のインダクタンス要素L2の第2の端部L2bは、互いに接続され、且つ第2の経路32を介してグランドに接続されている。図1および図2に示したように、第2の経路32は、第1のキャパシタC1を含んでいる。
ここで、第1のインダクタンス要素L1と第2のインダクタンス要素L2の構成について詳しく説明する。第1のインダクタンス要素L1と第2のインダクタンス要素L2は、それぞれ、線路であってもよいし、集中定数素子であるインダクタであってもよい。図1に示した第1の例は、第1のインダクタンス要素L1と第2のインダクタンス要素L2がそれぞれ線路である例である。図2に示した第2の例は、第1のインダクタンス要素L1と第2のインダクタンス要素L2がそれぞれインダクタである例である。
第1の例では、第1のインダクタンス要素L1を第1の線路とし、第2のインダクタンス要素L2を第2の線路とする。第1の線路と第2の線路は、少なくとも誘導結合する。第1の線路と第2の線路は、更に、分布定数回路のように、第1の線路と第2の線路の間のキャパシタンスが第1および第2の線路に沿って連続的に分布するように容量結合してもよい。
また、第1の例では、第1の線路は、第1の線路部分を含んでいてもよく、第2の線路は、第1の線路部分に対向する第2の線路部分を含んでいてもよい。第1の線路部分は、回路構成上、第1の副線路部20Aに最も近い第1の端縁と、その反対側の第2の端縁とを有している。第2の線路部分は、回路構成上、第2の副線路部20Bに最も近い第1の端縁と、その反対側の第2の端縁とを有している。第2の線路部分の第1の端縁は、物理的に、第1の線路部分のうち、第1の線路部分の第2の端縁に最も近い。第2の線路部分の第2の端縁は、物理的に、第1の線路部分のうち、第1の線路部分の第1の端縁に最も近い。第1および第2の線路部分については、後で更に詳しく説明する。
第2の例では、図2に示したように、第1のインダクタンス要素L1と第2のインダクタンス要素L2は、集中定数素子であるキャパシタを介して容量結合してもよい。具体的に説明すると、図2に示した移相器30は、更に、第1のインダクタンス要素L1の第1の端部L1aと第2のインダクタンス要素L2の第1の端部L2aを接続する第3の経路33を有している。第3の経路33は、第1のインダクタンス要素L1と第2のインダクタンス要素L2を容量結合させる第2のキャパシタC2を含んでいる。
主線路10は、第1の副線路部20Aと電磁界結合する第1の部分10Aと、第2の副線路部20Bと電磁界結合する第2の部分10Bとを有している。ここで、第1の部分10Aと第1の副線路部20Aとを合わせて第1の結合部40Aと言う。また、第2の部分10Bと第2の副線路部20Bとを合わせて第2の結合部40Bと言う。
次に、本実施の形態に係る方向性結合器1の作用について説明する。第1のポート11には高周波信号が入力され、この高周波信号は第2のポート12から出力される。第3のポート13からは、第1のポート11に入力された高周波信号の電力に応じた電力を有する結合信号が出力される。
第1のポート11と第3のポート13の間には、第1の結合部40Aを経由する第1の信号経路と、第2の結合部40Bおよび移相器30を経由する第2の信号経路が形成される。第1のポート11に高周波信号が入力されたとき、第3のポート13から出力される結合信号は、それぞれ第1および第2の信号経路を通過した信号が合成されて得られる信号である。方向性結合器1の結合度は、第1および第2の結合部40A,40Bの各々の単独の結合度と、それぞれ第1および第2の信号経路を通過した信号の位相の関係とに依存する。
第2のポート12と第3のポート13の間には、第1の結合部40Aを経由する第3の信号経路と、第2の結合部40Bおよび移相器30を経由する第4の信号経路が形成される。方向性結合器1のアイソレーションは、第1および第2の結合部40A,40Bの各々の単独の結合度と、それぞれ第3および第4の信号経路を通過した信号の位相の関係とに依存する。
本実施の形態における移相器30は、入力信号に対して位相が遅延した信号を出力する。移相器30の入力信号に対する移相器30の出力信号の位相遅延量は、入力信号の周波数が高くなるほど大きくなる。位相遅延量が90度となるときの入力信号の周波数の2倍の周波数は、位相遅延量が180度となるときの入力信号の周波数よりも低い。この移相器30の特性については、後で更に詳しく説明する。
次に、方向性結合器1の構造の一例について説明する。ここでは、図1に示した第1の例の回路構成に対応する方向性結合器1の構造の一例について説明する。図3は、方向性結合器1の斜視図である。図3に示した方向性結合器1は、第1ないし第4のポート11〜14、主線路10、第1および第2の副線路部20A,20Bならびに移相器30を一体化するための積層体50を備えている。後で詳しく説明するが、積層体50は、積層された複数の誘電体層と複数の導体層とを含んでいる。
積層体50は、外周部を有する直方体形状をなしている。積層体50の外周部は、上面50Aと、底面50Bと、4つの側面50C〜50Fとを含んでいる。上面50Aと底面50Bは互いに反対側を向き、側面50C,50Dも互いに反対側を向き、側面50E,50Fも互いに反対側を向いている。側面50C〜50Fは、上面50Aおよび底面50Bに対して垂直になっている。積層体50において、上面50Aおよび底面50Bに垂直な方向が、複数の誘電体層および複数の導体層の積層方向である。図3では、この積層方向を、記号Tを付した矢印で示している。上面50Aと底面50Bは、積層方向Tの両端に位置する。
図3に示した方向性結合器1は、第1の端子111と、第2の端子112と、第3の端子113と、第4の端子114と、2つのグランド端子115,116を備えている。第1ないし第4の端子111,112,113,114は、それぞれ、図1に示した第1ないし第4のポート11,12,13,14に対応している。グランド端子115,116は、グランドに接続される。端子111〜116は、積層体50の底面50Bに配置されている。
次に、図4ないし図9を参照して、積層体50について詳しく説明する。積層体50は、積層された16層の誘電体層を有している。以下、この16層の誘電体層を、下から順に1層目ないし16層目の誘電体層と呼ぶ。図4および図5は、それぞれ、積層体50の内部を示す斜視図である。図6において(a)〜(d)は、それぞれ、1層目ないし4層目の誘電体層のパターン形成面を示している。図7において(a)〜(d)は、それぞれ、5層目ないし8層目の誘電体層のパターン形成面を示している。図8において(a)〜(d)は、それぞれ、9層目ないし12層目の誘電体層のパターン形成面を示している。図9において(a)〜(d)は、それぞれ、13層目ないし16層目の誘電体層のパターン形成面を示している。
図6(a)に示したように、1層目の誘電体層51のパターン形成面には、第1ないし第4の端子111,112,113,114と、グランド端子115,116とが形成されている。また、誘電体層51には、それぞれ端子111,112,113,114,115,116に接続されたスルーホール51T1,51T2,51T3,51T4,51T5,51T6が形成されている。
図6(b)に示したように、2層目の誘電体層52のパターン形成面には、導体層521,522,523,524と、グランド用導体層525とが形成されている。また、誘電体層52には、スルーホール52T1,52T2,52T3,52T4,52T5,52T6が形成されている。スルーホール52T1と、図6(a)に示したスルーホール51T1は、導体層521に接続されている。スルーホール52T2と、図6(a)に示したスルーホール51T2は、導体層522に接続されている。スルーホール52T3と、図6(a)に示したスルーホール51T3は、導体層523に接続されている。スルーホール52T4と、図6(a)に示したスルーホール51T4は、導体層524に接続されている。スルーホール52T5,52T6と、図6(a)に示したスルーホール51T5,52T6は、導体層525に接続されている。
図6(c)に示したように、3層目の誘電体層53には、スルーホール53T1,53T2,53T3,53T4,53T5,53T6が形成されている。スルーホール53T1〜53T6には、それぞれ図6(b)に示したスルーホール52T1〜52T6が接続されている。
図6(d)に示したように、4層目の誘電体層54のパターン形成面には、導体層541が形成されている。また、誘電体層54には、スルーホール54T1,54T2,54T3,54T4,54T5,54T6が形成されている。スルーホール54T1,54T3〜54T6には、それぞれ図6(c)に示したスルーホール53T1,53T3〜53T6が接続されている。スルーホール54T2は、導体層541と、図6(c)に示したスルーホール53T2に接続されている。
図7(a)に示したように、5層目の誘電体層55のパターン形成面には、主線路10を構成するために用いられる導体層551と、第2の副線路部20Bを構成するために用いられる導体層552とが形成されている。導体層551,552の各々は、第1端と第2端を有している。また、誘電体層55には、スルーホール55T3,55T4,55T5,55T6が形成されている。スルーホール55T3,55T5,55T6には、それぞれ図6(d)に示したスルーホール54T3,54T5,54T6が接続されている。スルーホール55T4は、導体層552における第1端の近傍部分に接続されている。図6(d)に示したスルーホール54T1は、導体層551における第1端の近傍部分に接続されている。図6(d)に示したスルーホール54T2は、導体層551における第2端の近傍部分に接続されている。図6(d)に示したスルーホール54T4は、導体層552における第2端の近傍部分に接続されている。
図7(b)に示したように、6層目の誘電体層56には、スルーホール56T3,56T4,56T5,56T6が形成されている。スルーホール56T3〜56T6には、それぞれ図7(a)に示したスルーホール55T3〜55T6が接続されている。
図7(c)に示したように、7層目の誘電体層57のパターン形成面には、第1の副線路部20Aを構成するために用いられる導体層571が形成されている。導体層571は、第1端と第2端を有している。また、誘電体層57には、スルーホール57T3,57T4,57T5,57T6が形成されている。スルーホール57T3は、導体層571における第1端の近傍部分に接続されている。スルーホール57T4,57T5,57T6には、それぞれ図7(b)に示したスルーホール56T4,56T5,56T6が接続されている。図7(b)に示したスルーホール56T3は、導体層571における第2端の近傍部分に接続されている。
図7(d)に示したように、8層目の誘電体層58には、スルーホール58T3,58T4,58T5,58T6が形成されている。スルーホール58T3〜58T6には、それぞれ図7(c)に示したスルーホール57T3〜57T6が接続されている。
図8(a)に示したように、9層目の誘電体層59のパターン形成面には、グランド用導体層591が形成されている。また、誘電体層59には、スルーホール59T3,59T4,59T5,59T6が形成されている。スルーホール59T3,59T4には、それぞれ図7(d)に示したスルーホール58T3,58T4が接続されている。スルーホール59T5,59T6と、図7(d)に示したスルーホール58T5,58T6は、導体層591に接続されている。
図8(b)に示したように、10層目の誘電体層60のパターン形成面には、第1のキャパシタC1を構成するために用いられる導体層601が形成されている。また、誘電体層60には、スルーホール60T3,60T4,60T5,60T6,60T7が形成されている。スルーホール60T3〜60T6には、それぞれ図8(a)に示したスルーホール59T3〜59T6が接続されている。スルーホール60T7は、導体層601に接続されている。
図8(c)に示したように、11層目の誘電体層61のパターン形成面には、グランド用導体層611が形成されている。また、誘電体層61には、スルーホール61T3,61T4,61T7が形成されている。スルーホール61T3,61T4,61T7には、それぞれ図8(b)に示したスルーホール60T3,60T4,60T7が接続されている。図8(b)に示したスルーホール60T5,60T6は、導体層611に接続されている。
図8(d)に示したように、12層目の誘電体層62のパターン形成面には、導体層621が形成されている。また、誘電体層62には、スルーホール62T3,62T4,62T7,62T8が形成されている。スルーホール62T3,62T4には、それぞれ図8(c)に示したスルーホール61T3,61T4が接続されている。スルーホール62T7,62T8と、図8(c)に示したスルーホール61T7は、導体層621に接続されている。
図9(a)に示したように、13層目の誘電体層63のパターン形成面には、導体層631が形成されている。また、誘電体層63には、スルーホール63T3,63T4,63T7,63T8が形成されている。スルーホール63T3,63T7,63T8には、それぞれ図8(d)に示したスルーホール62T3,62T7,62T8が接続されている。スルーホール63T4と、図8(d)に示したスルーホール62T4は、導体層631に接続されている。
図9(b)に示したように、14層目の誘電体層64のパターン形成面には、第1のインダクタンス要素L1を構成するために用いられる導体層641が形成されている。導体層641は、第1端と第2端を有している。また、誘電体層64には、スルーホール64T4,64T8が形成されている。スルーホール64T4,64T8には、それぞれ図9(a)に示したスルーホール63T4,63T8が接続されている。図9(a)に示したスルーホール63T3は、導体層641における第1端の近傍部分に接続されている。図9(a)に示したスルーホール63T7は、導体層641における第2端の近傍部分に接続されている。
図9(c)に示したように、15層目の誘電体層65のパターン形成面には、第2のインダクタンス要素L2を構成するために用いられる導体層651が形成されている。導体層651は、第1端と第2端を有している。図9(b)に示したスルーホール64T4は、導体層651における第1端の近傍部分に接続されている。図9(b)に示したスルーホール64T8は、導体層651における第2端の近傍部分に接続されている。
図9(d)に示したように、16層目の誘電体層66のパターン形成面には、マーク661が形成されている。
図3に示した積層体50は、1層目の誘電体層51のパターン形成面が積層体50の底面50Bになるように、1層目ないし16層目の誘電体層51〜66が積層されて構成される。
図4は、側面50C側から見た積層体50の内部を示している。図5は、側面50E側から見た積層体50の内部を示している。
以下、図1に示した方向性結合器1の第1の例の回路の構成要素と、図6ないし図9に示した積層体50の内部の構成要素との対応関係について説明する。主線路10は、図7(a)に示した導体層551によって構成されている。導体層551における第1端の近傍部分は、スルーホール51T1、導体層521およびスルーホール52T1,53T1,54T1を介して、第1の端子111に接続されている。導体層551における第2端の近傍部分は、スルーホール51T2、導体層522およびスルーホール52T2,53T2,54T2を介して、第2の端子112に接続されている。
図7(c)に示した導体層571の一部は、誘電体層55,56を介して、導体層551の一部に対向している。第1の副線路部20Aは、上記の導体層571の一部によって構成されている。導体層571における第2端の近傍部分は、スルーホール51T3、導体層523およびスルーホール52T3,53T3,54T3,55T3,56T3を介して、第3の端子113に接続されている。
図7(a)に示した導体層552の一部は、導体層551の一部に対向している。第2の副線路部20Bは、上記の導体層552の一部によって構成されている。導体層552における第2端の近傍部分は、スルーホール51T4、導体層524およびスルーホール52T4,53T4,54T4を介して、第4の端子114に接続されている。
第1のインダクタンス要素L1は、図9(b)に示した導体層641によって構成されている。導体層641における第1端の近傍部分は、スルーホール57T3,58T3,59T3,60T3,61T3,62T3,63T3を介して、第1の副線路部20Aを構成する導体層571に接続されている。導体層641とスルーホール63T3との接続箇所は、第1のインダクタンス要素L1の第1の端部L1aに対応する。導体層641とスルーホール63T7との接続箇所は、第1のインダクタンス要素L1の第2の端部L1bに対応する。
第2のインダクタンス要素L2は、図9(c)に示した導体層651によって構成されている。導体層651における第1端の近傍部分は、スルーホール55T4,56T4,57T4,58T4,59T4,60T4,61T4,62T4、導体層631およびスルーホール63T4,64T4を介して、第2の副線路部20Bを構成する導体層552に接続されている。導体層651とスルーホール64T4との接続箇所は、第2のインダクタンス要素L2の第1の端部L2aに対応する。導体層651とスルーホール64T8との接続箇所は、第2のインダクタンス要素L2の第2の端部L2bに対応する。
第1のキャパシタC1は、図8(a)〜(c)に示した導体層591,601,611と、導体層591,601の間の誘電体層59と、導体層601,611の間の誘電体層60とによって構成されている。導体層591,611は、スルーホール51T5,51T6、導体層525、スルーホール52T5,52T6,53T5,53T6,54T5,54T6,55T5,55T6,56T5,56T6,57T5,57T6,58T5,58T6,59T5,59T6,60T5,60T6を介して、グランド端子115,116に接続されている。導体層601は、スルーホール60T7,61T7を介して、図8(d)に示した導体層621に接続されている。導体層621は、スルーホール62T7,63T7を介して、第1のインダクタンス要素L1を構成する導体層641に接続されている。また、導体層621は、スルーホール62T8,63T8,64T8を介して、第2のインダクタンス要素L2を構成する導体層651に接続されている。
以下、積層体50を備えた方向性結合器1の構造上の特徴について説明する。積層体50において、第1のインダクタンス要素L1を構成する導体層641と、第2のインダクタンス要素L2を構成する導体層651と、第1のキャパシタC1を構成する導体層591,601,611および誘電体層59,60は、主線路10を構成する導体層551、第1の副線路部20Aを構成する導体層571および第2の副線路部20Bを構成する導体層552に比べて、上面50Aにより近い位置にある。従って、移相器30は、主線路10ならびに第1および第2の副線路部20A,20Bに比べて、上面50Aにより近い位置にある。
また、第1のインダクタンス要素L1を構成する導体層641と、第2のインダクタンス要素L2を構成する導体層651は、第1のキャパシタC1を構成する導体層591,601,611および誘電体層59,60に比べて、上面50Aにより近い位置にある。
導体層641,651と、主線路10を構成する導体層551の間には、グランド用導体層591が介在している。従って、第1のインダクタンス要素L1と第2のインダクタンス要素L2は、主線路10に対して電磁界結合しない。
前述のように、方向性結合器1の第1の例では、第1のインダクタンス要素L1は第1の線路であり、第2のインダクタンス要素L2は第2の線路である。第1の線路は、図9(b)に示した導体層641によって構成されている。第2の線路は、図9(c)に示した導体層651によって構成されている。
第1の線路は、第1の線路部分31Aを含んでいる。図9(b)では、第1の線路部分31Aを、ハッチングを付して表している。第1の線路部分31Aは、回路構成上、第1の副線路部20Aに最も近い第1の端縁31Aaと、その反対側の第2の端縁31Abとを有している。第1の端縁31Aaは、第1のインダクタンス要素L1の第1の端部L1aの近傍に位置する。第2の端縁31Abは、第1のインダクタンス要素L1の第2の端部L1bの近傍に位置する。
第2の線路は、第1の線路部分31Aに対向する第2の線路部分31Bを含んでいる。図9(c)では、第2の線路部分31Bを、ハッチングを付して表している。第2の線路部分31Bは、回路構成上、第2の副線路部20Bに最も近い第1の端縁31Baと、その反対側の第2の端縁31Bbとを有している。第1の端縁31Baは、第2のインダクタンス要素L2の第1の端部L2aの近傍に位置する。第2の端縁31Bbは、第2のインダクタンス要素L2の第2の端部L2bの近傍に位置する。
図9(b),(c)に示したように、第2の線路部分31Bの第1の端縁31Baは、物理的に、第1の線路部分31Aのうち、第2の端縁31Abに最も近い。第2の線路部分31Bの第2の端縁31Bbは、物理的に、第1の線路部分31Aのうち、第1の端縁31Aaに最も近い。
以下、本実施の形態における移相器30の特性と、それによる効果について説明する。図10は、図1に示した移相器30の特性と図2に示した移相器30の特性を示す特性図である。図10に示した特性は、シミュレーションによって求めたものである。このシミュレーションでは、図1に示した移相器30は、第1のインダクタンス要素L1である第1の線路と、第2のインダクタンス要素L2である第2の線路が、第1の線路と第2の線路の間のキャパシタンスが第1および第2の線路に沿って連続的に分布するように容量結合するものとしている。また、シミュレーションでは、図2に示した移相器30は、第2のキャパシタC2を含む第3の経路33を備えたものとしている。また、シミュレーションでは、図1に示した移相器30の反射損失の周波数特性と、図2に示した移相器30の反射損失の周波数特性がほぼ等しくなるように、図1に示した移相器30と図2に示した移相器30を設計した。
図10において、横軸は周波数を示し、縦軸は移相器30の反射損失および移相器30における入力信号と出力信号の間の位相差を示している。図10において、符号71を付した線は、図1に示した移相器30の反射損失の周波数特性を示している。符号72を付した線は、図2に示した移相器30の反射損失の周波数特性を示している。符号73を付した線は、図1に示した移相器30における入力信号と出力信号の間の位相差の周波数特性を示している。符号74を付した線は、図2に示した移相器30における入力信号と出力信号の間の位相差の周波数特性を示している。
以下の説明では、移相器30の入力信号に対する移相器30の出力信号の位相遅延量を、移相器30における位相遅延量と言う。図10において、位相差が0度から−180度の範囲内にあるときは、移相器30における位相遅延量は、位相差の絶対値である。図10において、位相差が0度より大きく180度以下の範囲内にあるときは、移相器30における位相遅延量は、360度から位相差を引いた値である。
図10から理解されるように、図1に示した移相器30と図2に示した移相器30のいずれにおいても、移相器30における位相遅延量は、入力信号の周波数が高くなるほど大きくなっている。
本実施の形態に係る方向性結合器1では、方向性結合器1の使用周波数帯域において、第1のポート11の入力信号の周波数が高くなるほど、第1および第2の結合部40A,40Bの各々の単独の結合度が大きくなる。一方、移相器30における位相遅延量は、第1のポート11の入力信号の周波数が高くなるほど大きくなる。移相器30における位相遅延量が180度に近づくほど、第1の結合部40Aを経由する信号経路を通過した信号と、第2の結合部40Bおよび移相器30を経由する信号経路を通過した信号が打ち消し合う度合いが大きくなる。これにより、周波数の変化に伴う方向性結合器1の結合度の変化が抑制される。
また、図10に示したように、図1に示した移相器30における位相差の周波数特性73と、図2に示した移相器30における位相差の周波数特性74のいずれも、下に凸の曲線で表される。この場合、図1に示した移相器30と図2に示した移相器30のいずれにおいても、位相遅延量が90度となるときの入力信号の周波数の2倍の周波数は、位相遅延量が180度となるときの入力信号の周波数よりも低い。位相遅延量が90度となるときの入力信号の周波数の2倍の周波数は、位相遅延量が180度となるときの入力信号の周波数よりも低いという、本実施の形態における移相器30の要件は、位相差の周波数特性が下に凸の曲線で表されることを意味している。
ここで、位相差の周波数特性が下に凸の曲線で表されることの意義について説明する。前述のように、移相器30における位相遅延量が180度に近づくほど、第1の結合部40Aを経由する信号経路を通過した信号と、第2の結合部40Bおよび移相器30を経由する信号経路を通過した信号が打ち消し合う度合いが大きくなる。位相差の周波数特性が下に凸の曲線で表されるということは、位相差の周波数特性が直線で表される場合に比べて、位相遅延量が180度となるときの入力信号の周波数を含む所定の周波数範囲の全域において、位相遅延量が180度に近づくということである。従って、本実施の形態によれば、位相差の周波数特性が直線で表される場合に比べて、より広い周波数帯域において、周波数の変化に伴う方向性結合器1の結合度の変化を抑制することが可能になる。
図10に示したように、図2に示した移相器30における位相差の周波数特性74は、図1に示した移相器30における位相差の周波数特性73に比べて、下に凸の度合いが大きい。そのため、移相器30の構成としては、図1に示した第1の例よりも、図2に示した第2の例の方が好ましい。
図11は、第1のインダクタンス要素L1と第2のインダクタンス要素L2の誘導結合の結合係数Kを変えたときの移相器30の特性の変化を示す特性図である。図11に示した特性は、シミュレーションによって求めたものである。このシミュレーションでは、移相器30の構成は、図2に示した第2の例において、第2のキャパシタC2を含む第3の経路33を備えた構成としている。
図11において、横軸は周波数を示し、縦軸は移相器30の反射損失および移相器30における入力信号と出力信号の間の位相差を示している。図11において、符号75を付した線は、結合係数Kが0.7であるときの移相器30の反射損失の周波数特性を示している。符号76を付した線は、結合係数Kが0.8であるときの移相器30の反射損失の周波数特性を示している。符号77を付した線は、結合係数Kが0.7であるときの移相器30における入力信号と出力信号の間の位相差の周波数特性を示している。符号78を付した線は、結合係数Kが0.8であるときの移相器30における入力信号と出力信号の間の位相差の周波数特性を示している。
図11において、結合係数Kが0.8であるときの位相差の周波数特性78は、結合係数Kが0.7であるときの位相差の周波数特性77に比べて、下に凸の度合いが大きい。このことから、結合係数Kは大きいほど好ましいと言える。
ここで、非特許文献1を参照して、本実施の形態における移相器30によって、下に凸の曲線で表される位相差の周波数特性が得られる理由について説明する。本実施の形態における移相器30は、2次の全域通過伝達関数を実現する回路である。この移相器30における位相差をβとする。非特許文献1のp.320の式(7−10)に基づいて、位相差βは、角周波数ωと、伝達関数の極の共振角周波数ωrと、極のQを用いて、以下の式(1)で表される。
β=−2tan−1{ωωr/Q(ωr2−ω2)} …(1)
βのωに関する二次導関数は、以下の式(2)で表される。
d2β/dω2=[4Q(1+2Q)ωr5ω/{Q2(ω2−ωr2)2+ω2ωr2}2]・[{Q2(ω2/ωr2−1)2/(1+2Q)+(1−2Q)] …(2)
ωrは0より大きく、Qは0以上であることから、1−2Qが0以上すなわちQが1/2以下であれば、任意のωについて、式(2)で表されるd2β/dω2は0以上となる。任意のωについてd2β/dω2が0以上であるということは、位相差βの周波数特性が下に凸の曲線で表されるということである。従って、本実施の形態における移相器30では、Qが1/2以下であれば、下に凸の曲線で表される位相差の周波数特性が得られる。
次に、第1のインダクタンス要素L1と第2のインダクタンス要素L2の誘導結合の結合係数Kについて説明する。この結合係数Kは、非特許文献1のp.324の式(7−23)に基づいて、以下の式(3)で表される。
K=(1−Q2)/(1+Q2) …(3)
式(3)から、Qが1/2以下であるとき、結合係数Kは0.6以上となる。従って、本実施の形態における移相器では、結合係数Kは0.6以上であることが好ましい。
また、本実施の形態における30移相器では、図1に示した第1の例と図2に示した第2の例のいずれにおいても、第1のインダクタンス要素L1と第2のインダクタンス要素L2は、結合係数Kが正の値となるように誘導結合する必要がある。そのためには、第1の例では、互いに対向する第1の線路部分31Aと第2の線路部分31Bが前述のような物理的な配置になるように、第1の線路と第2の線路を配置する必要がある。
本実施の形態に係る方向性結合器1では、第4のポート14が、負荷である終端抵抗を介して接地され、この終端抵抗の抵抗値(例えば50Ω)と等しい出力インピーダンスを有する信号源が第3のポート13に接続された場合に、方向性結合器1の使用周波数帯域において、第3のポート13から第4のポート14側を見たときの反射係数の絶対値が0またはその近傍の値になることが好ましい。そのため、移相器30は、全域通過フィルタの特性を有していることが好ましい。
ここで、移相器30が全域通過フィルタの特性を有するための要件について説明する。図2に示した第2の例では、移相器30が全域通過フィルタの特性を有するための要件は、キャパシタC1を開放して得られる並列共振回路の共振周波数と、キャパシタC2を短絡して得られる直列共振回路の共振周波数が等しいことである。そのため、図2に示した第2の例では、移相器30が全域通過フィルタの特性を有するためには、キャパシタC2が必要である。
図1に示した第1の例では、第1のインダクタンス要素L1と第2のインダクタンス要素L2が、第1の線路と第2の線路の間のキャパシタンスが第1および第2の線路に沿って連続的に分布するように容量結合するか、第2の例のように集中定数素子であるキャパシタC2を介して容量結合するか、あるいはその両方を満たすことによって、移相器30が全域通過フィルタの特性を有するようにすることが可能である。
次に、図12ないし図17を参照して、本実施の形態に係る方向性結合器1の特性の一例について説明する。図12は、方向性結合器1の結合度の周波数特性を示す特性図である。図12において、横軸は周波数を示し、縦軸は結合度を示している。結合度を−c(dB)と表すと、図12に示した例では、1000〜7000MHzの周波数帯域において、cの値は、20以上の十分な大きさである。
図13は、方向性結合器1のアイソレーションの周波数特性を示す特性図である。図13において、横軸は周波数を示し、縦軸はアイソレーションを示している。アイソレーションを−i(dB)と表すと、図13に示した例では、1000〜7000MHzの周波数帯域において、iの値は、40以上の十分な大きさである。
図14は、方向性結合器1における第1のポート11と第2のポート12の間の挿入損失の周波数特性を示す特性図である。図14において、横軸は周波数を示し、縦軸は挿入損失を示している。図15は、方向性結合器1における第1のポート11の反射損失の周波数特性を示す特性図である。図15において、横軸は周波数を示し、縦軸は反射損失を示している。図16は、方向性結合器1における第3のポート13と第4のポート14の間の挿入損失の周波数特性を示す特性図である。図16において、横軸は周波数を示し、縦軸は挿入損失を示している。図17は、方向性結合器1における第3のポート13の反射損失の周波数特性を示す特性図である。図17において、横軸は周波数を示し、縦軸は反射損失を示している。図14ないし図17に示した特性は、いずれも、1000〜7000MHzの周波数帯域において良好な特性である。
図12ないし図17に示した特性を有する方向性結合器1は、少なくとも1000〜7000MHzの広い周波数帯域において使用可能である。
次に、第1ないし第3の比較例の方向性結合器と本実施の形態に係る方向性結合器1の特性を比較する。
図18は、第1の比較例の方向性結合器101を示している。第1の比較例の方向性結合器101は、特許文献1に記載された方向性結合器に相当する。第1の比較例の方向性結合器101は、本実施の形態に係る方向性結合器1における移相器30の代わりに遅延部130を備えている。遅延部130は、具体的にはローパスフィルタである。遅延部130は、2つのインダクタL101,L102と、3つのキャパシタC101,C102,C103とを含んでいる。インダクタL101,L102の各々は、互いに反対側に位置する第1の端部および第2の端部を有している。インダクタL101の第1の端部は、第1の副線路部20Aの第2の端部20A2に接続され、且つキャパシタC101を介してグランドに接続されている。インダクタL102の第1の端部は、第2の副線路部20Bの第2の端部20B2に接続され、且つキャパシタC103を介してグランドに接続されている。インダクタL101の第2の端部とインダクタL102の第2の端部は、互いに接続され、且つキャパシタC102を介してグランドに接続されている。
図19は、第2の比較例の方向性結合器201を示している。第2の比較例の方向性結合器201は、特許文献2に記載された方向性結合器に相当する。第2の比較例の方向性結合器201は、本実施の形態に係る方向性結合器1における移相器30の代わりに、遅延部230を備えている。遅延部230は、具体的には、長い線路からなる遅延線である。遅延部230は、互いに反対側に位置する第1の端部および第2の端部を有している。遅延部230の第1の端部は、第1の副線路部20Aの第2の端部20A2に接続されている。遅延部230の第2の端部は、第2の副線路部20Bの第2の端部20B2に接続されている。遅延部230は、主線路10に対して電磁界結合しない。
図20は、第3の比較例の方向性結合器301を示している。第3の比較例の方向性結合器301は、特許文献3に記載された方向性結合器に相当する。第3の比較例の方向性結合器301は、本実施の形態に係る方向性結合器1における移相器30の代わりに遅延部330を備えている。遅延部330は、具体的には整合回路である。遅延部330は、2つのインダクタL301,L302と、2つのキャパシタC301,C302とを含んでいる。インダクタL301,L302の各々は、互いに反対側に位置する第1の端部および第2の端部を有している。インダクタL301の第1の端部は、第1の副線路部20Aの第2の端部20A2に接続されている。インダクタL101の第2の端部は、第2の副線路部20Bの第2の端部20B2に接続されている。キャパシタC301は、インダクタL301の第1の端部とインダクタL302の第1の端部とを接続している。キャパシタC302は、インダクタL301の第2の端部とインダクタL302の第1の端部とを接続している。インダクタL302の第2の端部は、グランドに接続されている。
図21は、本実施の形態における移相器30と第1ないし第3の比較例における遅延部130,230,330の特性を示す特性図である。図21において、横軸は周波数を示し、縦軸は位相差を示している。ここで言う位相差とは、本実施の形態における移相器30と第1ないし第3の比較例における遅延部130,230,330の各々における、入力信号と出力信号の間の位相差である。図21において、位相差が0度から−180度の範囲内にあるときは、移相器30と第1ないし第3の比較例における遅延部130,230,330の各々における位相遅延量は、位相差の絶対値である。図21において、位相差が0度より大きく180度以下の範囲内にあるときは、移相器30と第1ないし第3の比較例における遅延部130,230,330の各々における位相遅延量は、360度から位相差を引いた値である。
図21において、符号80を付した線は、本実施の形態における移相器30の位相差の周波数特性を示している。符号81を付した線は、第1の比較例における遅延部130の位相差の周波数特性を示している。符号82を付した線は、第2の比較例における遅延部230の位相差の周波数特性を示している。符号83を付した線は、第3の比較例における遅延部330の位相差の周波数特性を示している。
図21に示したように、第2の比較例における遅延部230の位相差の周波数特性は、直線で表される。第1の比較例における遅延部130と第3の比較例における遅延部330の位相差の周波数特性は、上に凸の曲線で表される。本実施の形態における移相器30の位相差の周波数特性80は、下に凸の曲線で表される。
図22は、本実施の形態に係る方向性結合器1と第1ないし第3の比較例の方向性結合器101,201,301の結合度の周波数特性を示す特性図である。図22において、横軸は周波数を示し、縦軸は結合度を示している。
図22において、符号90を付した線は、本実施の形態に係る方向性結合器1の結合度の周波数特性を示している。符号91を付した線は、第1の比較例の方向性結合器101の結合度の周波数特性を示している。符号92を付した線は、第2の比較例の方向性結合器201の結合度の周波数特性を示している。符号93を付した線は、第3の比較例の方向性結合器301の結合度の周波数特性を示している。
図22から、本実施の形態に係る方向性結合器1によれば、第1ないし第3の比較例の方向性結合器101,201,301に比べて、周波数の変化に伴う結合度の変化を抑制できることが分かる。
[変形例]
次に、図23および図24を参照して、本実施の形態に係る方向性結合器1の第1および第2の変形例について説明する。図23は、方向性結合器1の第1の変形例の回路構成を示している。図24は、方向性結合器1の第2の変形例の回路構成を示している。第1および第2の変形例では、第2の経路32は、第1のキャパシタC1に対して直列に接続されたインダクタL3を含んでいる。
図23に示した第1の変形例では、図1に示した方向性結合器1の回路構成の第1の例において、第1のインダクタンス要素L1の第2の端部L1bと第2のインダクタンス要素L2の第2の端部L2bの接続点と、第1のキャパシタC1との間にインダクタL3が設けられている。
図24に示した第2の変形例では、図2に示した方向性結合器1の回路構成の第2の例において、第1のインダクタンス要素L1の第2の端部L1bと第2のインダクタンス要素L2の第2の端部L2bの接続点と、第1のキャパシタC1との間にインダクタL3が設けられている。
インダクタL3は、第1のインダクタンス要素L1と第2のインダクタンス要素L2の誘導結合の結合係数Kを小さくすることと同等の機能を有する。そのため、インダクタL3は、移相器30の特性を調整するために、必要に応じて設けられる。
[第2の実施の形態]
次に、本発明の第2の実施の形態について説明する。始めに、図22を参照して、本実施の形態に係る方向性結合器の回路構成について説明する。本実施の形態に係る方向性結合器1の構成は、図1に示した方向性結合器1において、移相器30が、更に第1のインダクタンス要素L1の第1の端部L1aと第2のインダクタンス要素L2の第1の端部L2aを接続する第3の経路33を有した構成である。第3の経路33は、集中定数素子である第2のキャパシタC2を含んでいる。本実施の形態において、第1のインダクタンス要素L1である第1の線路と、第2のインダクタンス要素L2である第2の線路は、第1の線路と第2の線路の間のキャパシタンスが第1および第2の線路に沿って連続的に分布するように容量結合してもよいし、しなくてもよい。
次に、図26ないし図28を参照して、本実施の形態における積層体50について詳しく説明する。図26および図27は、それぞれ、積層体50の内部を示す斜視図である。本実施の形態における積層体50は、第1の実施の形態における12層目ないし15層目の誘電体層62,63,64,65の代わりに、12層目ないし15層目の誘電体層162,163,164,165を有している。図28において(a)〜(d)は、それぞれ、12層目ないし15層目の誘電体層162〜165のパターン形成面を示している。
図28(a)に示したように、12層目の誘電体層162のパターン形成面には、導体層1621,1622が形成されている。導体層1621,1622の各々は、第1端と第2端を有している。また、誘電体層162には、スルーホール162T3,162T4,162T7,162T8が形成されている。スルーホール162T3は、導体層1621における第1端の近傍部分と、図8(c)に示したスルーホール61T3に接続されている。スルーホール162T4は、導体層1622における第1端の近傍部分に接続されている。スルーホール162T7には、図8(c)に示したスルーホール61T7が接続されている。スルーホール162T8は、導体層1621における第2端の近傍部分に接続されている。図8(c)に示したスルーホール61T4は、導体層1622における第2端の近傍部分に接続されている。
図28(b)に示したように、13層目の誘電体層163には、スルーホール163T3,163T4,163T7,163T8が形成されている。スルーホール163T3,163T4,163T7,163T8には、それぞれ図28(a)に示したスルーホール162T3,162T4,162T7,162T8が接続されている。
図28(c)に示したように、14層目の誘電体層164のパターン形成面には、第1のインダクタンス要素L1を構成するために用いられる導体層1641と、第2のキャパシタC2を構成するために用いられる導体層1642とが形成されている。導体層1641は、第1端と第2端を有している。また、誘電体層164には、スルーホール164T4,164T7が形成されている。スルーホール164T4には、図28(b)に示したスルーホール163T4が接続されている。スルーホール164T7と、図28(b)に示したスルーホール163T7は、導体層1641における第2端の近傍部分に接続されている。図28(b)に示したスルーホール163T3は、導体層1642に接続されている。図28(b)に示したスルーホール163T8は、導体層1641における第1端の近傍部分に接続されている。
図28(d)に示したように、15層目の誘電体層165のパターン形成面には、第2のインダクタンス要素L2を構成するために用いられる導体層1651と、第2のキャパシタC2を構成するために用いられる導体層1652とが形成されている。導体層1651は、第1端と第2端を有している。導体層1652は、導体層1651の第1端に接続されている。図28(c)に示したスルーホール164T4は、導体層1652に接続されている。図28(c)に示したスルーホール164T7は、導体層1651における第2端の近傍部分に接続されている。
本実施の形態では、第1のインダクタンス要素L1は、図28(c)に示した導体層1641によって構成されている。また、第2のインダクタンス要素L2は、図28(d)に示した導体層1651によって構成されている。導体層1651における第2端の近傍部分は、スルーホール164T7を介して、導体層1641の第2端の近傍部分に接続されている。導体層1641における第2端の近傍部分は、図8(b),(c)に示したスルーホール60T7,61T7と、図28(a),(b)に示したスルーホール162T7,163T7を介して、第1のキャパシタC1を構成する導体層601(図8(b)参照)に接続されている。
導体層1641とスルーホール163T8との接続箇所は、第1のインダクタンス要素L1の第1の端部L1aに対応する。導体層1641とスルーホール163T7との接続箇所は、第1のインダクタンス要素L1の第2の端部L1bに対応する。導体層1651と導体層1652との境界は、第2のインダクタンス要素L2の第1の端部L2aに対応する。導体層1651とスルーホール164T7との接続箇所は、第2のインダクタンス要素L2の第2の端部L2bに対応する。
第2のキャパシタC2は、図28(c),(d)に示した導体層1642,1652と、導体層1642,1652の間の誘電体層164とによって構成されている。導体層1652は、第2のインダクタンス要素L2を構成する導体層1651に接続されている。また、導体層1652は、図7(a)〜(d)および図8(a)〜(c)に示したスルーホール55T4,56T4,57T4,58T4,59T4,60T4,61T4と、図28(a)に示した導体層1622と、図28(a)〜(c)に示したスルーホール162T4,163T4,164T4を介して、第2の副線路部20Bを構成する導体層552(図7(a)参照)に接続されている。
第1のインダクタンス要素L1を構成する導体層1641における第1端の近傍部分は、図28(a),(b)に示したスルーホール162T8,163T8を介して、図28(a)に示した導体層1621に接続されている。また、第2のキャパシタC2を構成する導体層1642は、図28(a),(b)に示したスルーホール162T3,163T3を介して、導体層1621に接続されている。導体層1621は、図7(c),(d)および図8(a)〜(c)に示したスルーホール57T3,58T3,59T3,60T3,61T3を介して、第1の副線路部20Aを構成する導体層571(図7(c)参照)に接続されている。
以下、積層体50を備えた方向性結合器1の構造上の特徴について説明する。積層体50において、第1のインダクタンス要素L1を構成する導体層1641と、第2のインダクタンス要素L2を構成する導体層1651と、第1のキャパシタC1を構成する導体層591,601,611および誘電体層59,60(図8(a)〜(c)参照)と、第2のキャパシタC2を構成する導体層1642,1652および誘電体層164は、主線路10を構成する導体層551(図7(a)参照)、第1の副線路部20Aを構成する導体層571(図7(c)参照)および第2の副線路部20Bを構成する導体層552(図7(a)参照)に比べて、上面50A(図3参照)により近い位置にある。従って、移相器30は、主線路10ならびに第1および第2の副線路部20A,20Bに比べて、上面50Aにより近い位置にある。
また、第1のインダクタンス要素L1を構成する導体層1641と、第2のインダクタンス要素L2を構成する導体層1651は、第1のキャパシタC1を構成する導体層591,601,611および誘電体層59,60に比べて、上面50Aにより近い位置にある。
導体層1641,1651と、主線路10を構成する導体層551の間には、グランド用導体層591(図8(a)参照)が介在している。従って、第1のインダクタンス要素L1と第2のインダクタンス要素L2は、主線路10に対して電磁界結合しない。
前述のように、本実施の形態に係る方向性結合器1では、第1のインダクタンス要素L1は第1の線路であり、第2のインダクタンス要素L2は第2の線路である。第1の線路は、図28(c)に示した導体層1641によって構成されている。第2の線路は、図28(d)に示した導体層1651によって構成されている。
第1の線路は、第1の線路部分31Aを含んでいる。図28(c)では、第1の線路部分31Aを、ハッチングを付して表している。第1の線路部分31Aは、回路構成上、第1の副線路部20Aに最も近い第1の端縁31Aaと、その反対側の第2の端縁31Abとを有している。第1の端縁31Aaは、第1のインダクタンス要素L1の第1の端部L1aの近傍に位置する。第2の端縁31Abは、第1のインダクタンス要素L1の第2の端部L1bの近傍に位置する。
第2の線路は、第1の線路部分31Aに対向する第2の線路部分31Bを含んでいる。図28(d)では、第2の線路部分31Bを、ハッチングを付して表している。第2の線路部分31Bは、回路構成上、第2の副線路部20Bに最も近い第1の端縁31Baと、その反対側の第2の端縁31Bbとを有している。第1の端縁31Baは、第2のインダクタンス要素L2の第1の端部L2aの近傍に位置する。第2の端縁31Bbは、第2のインダクタンス要素L2の第2の端部L2bの近傍に位置する。
図28(c),(d)に示したように、第2の線路部分31Bの第1の端縁31Baは、物理的に、第1の線路部分31Aのうち、第2の端縁31Abに最も近い。第2の線路部分31Bの第2の端縁31Bbは、物理的に、第1の線路部分31Aのうち、第1の端縁31Aaに最も近い。
本実施の形態に係る方向性結合器1は、第2のキャパシタC2を含む第3の経路33を備えている。そのため、本実施の形態では、第1のインダクタンス要素L1である第1の線路と第2のインダクタンス要素L2である第2の線路の間において、第1の線路と第2の線路の間のキャパシタンスが第1および第2の線路に沿って連続的に分布するような容量結合は、弱くてもよいし無くてもよい。
[変形例]
次に、図29を参照して、本実施の形態に係る方向性結合器1の変形例について説明する。この変形例では、第2の経路32は、第1のキャパシタC1に対して直列に接続されたインダクタL3を含んでいる。インダクタL3は、第1のインダクタンス要素L1の第2の端部L1bと第2のインダクタンス要素L2の第2の端部L2bの接続点と、第1のキャパシタC1との間に設けられている。インダクタL3の機能は、第1の実施の形態で説明した通りである。
本実施の形態におけるその他の構成、作用および効果は、第1の実施の形態と同様である。
なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明の方向性結合器では、第3のポートと第4のポートの間に、第1および第2の副線路部と移相器に加えて、1組以上の追加の副線路部と移相器が設けられていてもよい。この場合には、回路構成上、第3のポートと第4のポートの間に、副線路部と移相器が交互に並ぶように、3つ以上の副線路部と2つ以上の移相器が設けられる。