WO2015022839A1 - 電力分配器 - Google Patents

電力分配器 Download PDF

Info

Publication number
WO2015022839A1
WO2015022839A1 PCT/JP2014/069144 JP2014069144W WO2015022839A1 WO 2015022839 A1 WO2015022839 A1 WO 2015022839A1 JP 2014069144 W JP2014069144 W JP 2014069144W WO 2015022839 A1 WO2015022839 A1 WO 2015022839A1
Authority
WO
WIPO (PCT)
Prior art keywords
inductor
input
output terminal
conductor pattern
multilayer substrate
Prior art date
Application number
PCT/JP2014/069144
Other languages
English (en)
French (fr)
Inventor
用水邦明
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201490000811.5U priority Critical patent/CN205249153U/zh
Publication of WO2015022839A1 publication Critical patent/WO2015022839A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/48—Networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/213—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies
    • H01P1/2135—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies using strip line filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Definitions

  • the present invention relates to a power distributor that distributes and synthesizes high-frequency signals.
  • the Wilkinson power divider includes first, second, and third input / output terminals, and each input / output terminal is connected to one coupling branch point by a conductor pattern. Further, the second input / output terminal and the third input / output terminal are bypass-connected by a resistor.
  • the electrical length between the resistance connection point on the second input / output terminal side and the coupling branch point and the electrical length between the resistance connection point on the third input / output terminal side and the coupling branch point are the wavelengths of the high-frequency signal to be transmitted. Is set to 1/4.
  • Patent Document 1 describes that a Wilkinson power distributor having such a circuit configuration is configured using a multilayer substrate.
  • the line which connects the 1st, 2nd, and 3rd input / output terminal to a joint branching point is realized by the distributed constant line type conductor pattern formed in the multilayer substrate. That is, the length of the conductor pattern connecting the resistance connection point on the second input / output terminal side and the coupling branch point, and the length of the conductor pattern connecting the resistance connection point on the third input / output terminal side and the coupling branch point are: The length is set to 1/4 of the wavelength of the high-frequency signal to be transmitted.
  • the line connecting the first, second, and third input / output terminals to the coupling branch point is a distributed constant line type conductor pattern.
  • a corresponding length is necessarily required on the plane of the multilayer substrate. Therefore, a space for forming a conductor pattern having a length corresponding to a quarter wavelength of the high-frequency signal is required, and it is difficult to reduce the area of the power distributor.
  • the width of the conductor pattern must be reduced in order to reduce the area.
  • the pure resistance DC resistance
  • An object of the present invention is to provide a low-loss power distributor with a reduced area.
  • the high frequency power distributor according to the present invention has a circuit configuration in which the first, second, and third input / output terminals are connected to the coupling branch points, respectively, and is formed by a laminated substrate in which a plurality of dielectric layers are laminated. Wilkinson type power distributor.
  • the second input / output terminal and the third input / output terminal of the power distributor are each connected to a coupling branch point via an inductor.
  • the inductor is formed by a lumped-constant conductor pattern formed in a low dielectric constant multilayer substrate having a relative dielectric constant of 5 or less.
  • a lumped-constant type inductor is connected between the second input / output terminal and the coupling branch point, and between the third input / output terminal and the coupling branch point.
  • the phase of the high-frequency signal to be transmitted is rotated, and the same function as the distributed constant line having a quarter wavelength of the high-frequency signal is realized.
  • the width of the conductor pattern can be increased.
  • the dielectric constant of the multilayer substrate is low, stray capacitance can be suppressed even when the width of the conductor pattern is wide, and low-loss transmission can be realized.
  • the dielectric constant of the dielectric layer is 4 or less. With this configuration, an even lower-loss power distributor can be realized.
  • the dielectric layer is preferably made of a liquid crystal polymer.
  • This configuration can realize a power distributor with even lower loss.
  • the inductor includes an interlayer connection that interconnects the conductor pattern for the inductor formed in the plurality of dielectric layers and the conductor pattern for the inductor formed in the plurality of dielectric layers. And a conductor.
  • the inductor is constituted by conductor patterns formed on a plurality of dielectric layers, the area of the conductor pattern per layer can be reduced, and the area of the power distributor can be further reduced.
  • the inductor has a spiral shape having a central axis parallel to the stacking direction of the stacked substrate.
  • the inductor is formed so that the axis is configured along the height (thickness) direction of the multilayer substrate, the area can be further reduced.
  • the power distributor of the present invention preferably has the following configuration.
  • the above-described inductor includes a first inductor and a second inductor.
  • the first inductor is connected between the second input / output terminal constituting the inductor and the coupling branch point, and is formed on one end side in the first direction orthogonal to the stacking direction in the stacked substrate.
  • the second inductor is connected between the third input / output terminal and the coupling branch point, and is formed on the other end side in the first direction of the multilayer substrate.
  • the first inductor and the second inductor have one main surface side end of the multilayer substrate connected to the coupling branch point, and the multilayer substrate is viewed in plan from the one main surface side.
  • the winding direction is preferably reversed.
  • the magnetic fields generated by the first inductor and the second inductor are not coupled and are independent. Thereby, the isolation between the 2nd input / output terminal and the 3rd input / output terminal can be secured still higher.
  • a ground conductor is formed between the first inductor and the second inductor in the multilayer substrate.
  • the electromagnetic coupling between the first inductor and the second inductor can be prevented by the ground conductor. Thereby, the isolation between the 2nd input / output terminal and the 3rd input / output terminal can be secured still higher.
  • the power distributor of the present invention preferably has the following configuration.
  • the power distributor further includes a third inductor connected between the first inductor and the second input / output terminal, and a fourth inductor connected between the second inductor and the third input / output terminal.
  • the first inductor and the third inductor have the same winding direction in plan view of the multilayer substrate from one main surface side, and are connected at the end portion on the other main surface side of the multilayer substrate.
  • the second inductor and the fourth inductor have the same winding direction when the multilayer substrate is viewed from the one main surface side, and are connected at the end portion on the other main surface side of the multilayer substrate.
  • a Wilkinson-type power distributor having a plurality of inductors.
  • a first closed magnetic circuit is formed by the first inductor and the third inductor connected between the second input / output terminal and the coupling branch point, and is connected between the third input / output terminal and the coupling branch point.
  • a second closed magnetic circuit is formed by the second inductor and the fourth inductor. Accordingly, even if the number of stages is increased, high isolation between the second input / output terminal and the third input / output terminal can be ensured.
  • FIG. 1 is an external perspective view of a power distributor according to an embodiment of the present invention. It is a figure which shows the conductor pattern of each layer of the multilayer substrate which forms the power divider
  • FIG. 1 is a circuit diagram of a power distributor according to an embodiment of the present invention.
  • the power distributor 10 includes a first input / output terminal P01, a second input / output terminal P02, and a third input / output terminal P03.
  • the first, second, and third input / output terminals P01, P01, and P03 are connected to the coupling branch point A.
  • a capacitor 210 is connected between a connection line connecting the first input / output terminal P01 and the coupling branch point A and the ground.
  • the inductors 121 and 122 are connected in series between the coupling branch point A and the second input / output terminal P02. At this time, the inductor 121 and the inductor 122 are connected in this order from the coupling branch point A side.
  • the inductors 121 and 122 will be described in detail later, but are formed in a lumped constant type.
  • the inductor 121 is formed in a shape that becomes an inductance whose phase changes by 90 [°] ( ⁇ / 2 [rad]) when a high-frequency signal to be transmitted (hereinafter referred to as a transmission signal) is transmitted through the inductor 121.
  • the inductor 122 is formed in a shape that becomes an inductance whose phase changes by 90 [°] ( ⁇ / 2 [rad]) when a high-frequency signal to be transmitted (hereinafter referred to as a transmission signal) is transmitted through the inductor 122.
  • Inductors 131 and 132 are connected in series between the coupling branch point A and the third input / output terminal P03. At this time, the inductor 131 and the inductor 132 are connected in this order from the coupling branch point A side.
  • the inductors 131 and 132 which will be described in detail later, are formed of a lumped constant type.
  • the inductor 131 is formed in a shape that becomes an inductance whose phase changes by 90 [°] ( ⁇ / 2 [rad]) when a high-frequency signal to be transmitted (hereinafter referred to as a transmission signal) is transmitted through the inductor 131.
  • the inductor 132 is formed in a shape that becomes an inductance whose phase changes by 90 [°] ( ⁇ / 2 [rad]) when a high-frequency signal to be transmitted (hereinafter referred to as a transmission signal) is transmitted through the inductor 132.
  • the transmission line connecting the inductor 121 and the inductor 122 and the transmission line connecting the inductor 131 and the inductor 132 are connected by a resistor 301.
  • the transmission line connecting the inductor 122 and the second input / output terminal P02 and the transmission line connecting the inductor 132 and the third input / output terminal P03 are connected by a resistor 302.
  • a capacitor 221 is connected between the end of the inductor 121 on the inductor 122 side and the ground. At this time, the capacitor 221 is connected to the inductor 121 side from the point where the resistor 301 is connected to the transmission line.
  • a capacitor 222 is connected between the end of the inductor 122 on the second input / output terminal P02 side and the ground. At this time, the capacitor 222 is connected to the second input / output terminal P02 side from the point where the resistor 302 is connected to the transmission line.
  • a capacitor 231 is connected between the end of the inductor 131 on the inductor 132 side and the ground. At this time, the capacitor 231 is connected to the inductor 131 side from the point where the resistor 301 is connected to the transmission line.
  • a capacitor 232 is connected between the end of the inductor 132 on the third input / output terminal P03 side and the ground. At this time, the capacitor 232 is connected to the third input / output terminal P03 side from the point where the resistor 302 is connected to the transmission line.
  • the power distributor 10 functions as a Wilkinson-type power distributor connected in two stages. That is, the transmission signal input from the first input / output terminal P01 is distributed and output to the second input / output terminal P02 and the third input / output terminal P03. Further, the transmission signals input in the same phase to the second input / output terminal P02 and the third input / output terminal P03 are combined and output from the first input / output terminal P01.
  • the transmission signal when a transmission signal is input only from the second input / output terminal P02, the transmission signal is output only from the first input / output terminal P01 and is not output to the third input / output terminal P03.
  • the transmission signal is output only from the first input / output terminal P01 and is not output to the second input / output terminal P02.
  • FIG. 2 is an external perspective view of the power distributor according to the embodiment of the present invention.
  • FIG. 3 is a diagram showing a conductor pattern of each layer of the laminated substrate forming the power distributor according to the embodiment of the present invention.
  • the power distributor 10 includes a laminated substrate 90 and mounting components 91 and 92.
  • the multilayer substrate 90 has a plurality of dielectric layers 901, 902, 903, 904, 905, 906, and 907 (hereinafter referred to as “901-907” when symbols are collectively attached). Are laminated.
  • the present embodiment an example in which seven dielectric layers 901 to 907 are provided has been described, but the number of stacked layers is not limited to this.
  • the dielectric layers 901 to 907 constituting the laminated substrate 90 are made of a low dielectric constant material, for example, a liquid crystal polymer having a relative dielectric constant of 4 or less.
  • the dielectric layers 901 to 907 are not limited to the liquid crystal polymer, and may have a relative dielectric constant of 5 or less, more preferably a relative dielectric constant of 4 or less.
  • each dielectric layer 901-907 various conductor patterns and interlayer connection conductors (via conductors) as shown in FIG. 3 are formed so as to realize the circuit shown in FIG. 3
  • the laminated substrate 90 has a rectangular parallelepiped shape.
  • one direction orthogonal to the thickness direction (the stacking direction in which the dielectric layers 901 to 907 are stacked) is defined as a first direction, and the direction orthogonal to the stacking direction and the first direction is described as a second direction.
  • the laminated substrate 90 has, for example, a length in the first direction of 2.0 mm, a length in the second direction of 2.5 mm, and a thickness. Can be about 0.3 mm.
  • Mounted components 91 and 92 are mounted on the first main surface (component mounting surface) of the multilayer substrate 90.
  • the mounting component 91 is a chip resistor that realizes the resistor 301
  • the mounting component 92 is a chip resistor that realizes the resistor 302.
  • the external plane size of the mounting components 91 and 92 is, for example, 0.6 mm ⁇ 0.3 mm.
  • the laminated substrate 90 has a configuration in which dielectric layers 901 to 907 are laminated from the mounting surface, that is, the surface side on which the mounting components 91 and 92 are mounted.
  • the dielectric layer 901 has a conductor pattern formed on the mounting surface side, and the dielectric layers 902, 903, 904, 905, 906, and 907 have a conductor pattern formed on the surface opposite to the mounting surface.
  • component mounting conductor patterns P3011, P3012, P3021, and P3022 are formed on the dielectric layer 901.
  • the component mounting conductor patterns P3011 and P3021 are formed in a first region Re1 obtained by dividing the multilayer substrate 90 (dielectric layer 901) into two along the first direction.
  • the component mounting conductor patterns P3012 and P3022 are
  • the multilayer substrate 90 (dielectric layer 901) is formed in a second region Re2 divided into two along the first direction.
  • a mounting component 91 is mounted on the component mounting conductor patterns P3011 and P3012, and a mounting component 92 is mounted on the component mounting conductor patterns P3021 and P3022.
  • This surface is a mounting surface (one main surface) of the multilayer substrate 90.
  • the dielectric layer 902 is provided with capacitor conductor patterns P2101 and routing conductor patterns P911, P912, P921, and P922.
  • the routing conductor patterns P911 and P912 are formed in the first region Re1, and the routing conductor patterns P921 and P922 are formed in the second region Re2.
  • the capacitor conductive pattern P2101 is formed in the vicinity of one end in the second direction at the approximate center of the dielectric layer 902 in the first direction.
  • routing conductor patterns P911 and P912 are arranged in the order of the routing conductor pattern P912 and the routing conductor pattern P911 from one end of the dielectric layer 902 in the second direction toward the other end.
  • routing conductor patterns P921 and P922 are arranged in order of the routing conductor pattern P922 and the routing conductor pattern P921 from one end of the dielectric layer 902 in the second direction to the other end.
  • the conductor patterns P912 and P922 are connected to the capacitor conductor pattern P2101.
  • the dielectric layer 903 is formed with inductor conductor patterns P1211, P1221, P1311, P1321, and a ground conductor pattern P903.
  • the inductor conductive patterns P1211, P1221 are formed in the first region Re1
  • the inductor conductive patterns P1311, P1321 are formed in the second region Re2.
  • the inductor conductor patterns P1211, P1221, P1311, and P1321 are formed of a C-shaped linear conductor pattern, that is, an annular linear conductor pattern in which a part of the entire circumference is cut off.
  • the inductor conductive patterns P1211, P1221 are arranged in the order of the inductor conductive pattern P1211 and the inductor conductive pattern P1221 from one end of the dielectric layer 903 in the second direction to the other end.
  • the inductor conductive patterns P1311, P1321 are arranged in the order of the inductor conductive pattern P1311 and the inductor conductive pattern P1321 from one end of the dielectric layer 903 in the second direction to the other end.
  • the ground conductor pattern P903 is formed by integrally forming ground conductor patterns P9031 and P9032.
  • the conductor pattern for ground P9031 is formed in the shape of the dielectric layer 903 in the vicinity of the other end in the second direction and extending over the substantially entire length in the first direction.
  • the ground conductor pattern P9032 is formed in a rectangular shape extending in the second direction at the approximate center of the dielectric layer 903 in the first direction.
  • the ground conductor pattern P9032 is a rectangle that reaches the region in which the inductor conductor patterns P1211, P1311 are formed along the second direction.
  • the ground conductor pattern P9032 is further formed so as to partially overlap the capacitor conductor pattern P2101.
  • the dielectric layer 904 is formed with inductor conductor patterns P1212, P1222, P1312, and P1322, and capacitor conductor patterns P2102, P2211, P2221, P2311, and P2321.
  • the inductor conductive patterns P1212, P1222 are formed in the first region Re1, and the inductor conductive patterns P1312, P1322 are formed in the second region Re2.
  • the inductor conductive patterns P1212, P1222, P1312, and P1322 are formed of a C-shaped linear conductor pattern, that is, an annular linear conductor pattern in which a part of the entire circumference is cut off.
  • the inductor conductive patterns P1212 and P1222 are arranged in order of the inductor conductive pattern P1212 and the inductor conductive pattern P1222 from one end of the dielectric layer 904 in the second direction to the other end.
  • the inductor conductive patterns P1312, P1322 are arranged in order of the inductor conductive pattern P1312, the inductor conductive pattern P1322 from one end of the dielectric layer 904 in the second direction to the other end.
  • the capacitor conductive pattern P2102 is formed in the vicinity of one end in the second direction at the approximate center of the dielectric layer 904 in the first direction.
  • the capacitor conductor pattern P2102 is disposed between the inductor conductor patterns P1212 and P1312 along the first direction.
  • the capacitor conductor pattern P2102 is formed so as to partially overlap the ground conductor pattern P9032.
  • the capacitor conductor patterns P2211, P2311 are formed at substantially the center of the dielectric layer 904 in the first and second directions.
  • the capacitor conductor patterns P2211, P2311 are disposed between the inductor conductor patterns P1222, P1322 along the first direction.
  • the capacitor conductor pattern P2211 is disposed on the inductor conductor pattern P1222 side, and the capacitor conductor pattern P2311 is disposed on the inductor conductor pattern P1322 side.
  • the capacitor conductor patterns P2221 and P2321 are formed near the other end of the dielectric layer 904 in the second direction.
  • the capacitor conductor pattern P2221 is formed in the first region Re1 of the dielectric layer 904, and the capacitor conductor pattern P2321 is formed in the second region Re2 of the dielectric layer 904.
  • the capacitor conductor patterns P2221 and P2321 are formed so as to partially overlap the ground conductor pattern P9031.
  • the dielectric layer 905 is formed with inductor conductor patterns P1213, P1223, P1313, P1323 and a ground conductor pattern P905.
  • the inductor conductive patterns P1213 and P1223 are formed in the first region Re1, and the inductor conductive patterns P1313 and P1323 are formed in the second region Re2.
  • the inductor conductive patterns P1213, P1223, P1313, and P1323 are formed of a C-shaped linear conductor pattern, that is, an annular linear conductor pattern in which a part of the entire circumference is cut off.
  • the inductor conductive patterns P1213 and P1223 are arranged in order of the inductor conductive pattern P1213 and the inductor conductive pattern P1223 from one end of the dielectric layer 905 in the second direction to the other end.
  • the inductor conductive patterns P1313 and P1323 are arranged in order of the inductor conductive pattern P1313 and the inductor conductive pattern P1323 from one end of the dielectric layer 905 in the second direction to the other end.
  • the ground conductor pattern P905 is substantially overlapped with the ground conductor pattern P903.
  • the ground conductor pattern P905 is formed by integrally forming ground conductor patterns P9051 and P9052.
  • the ground conductor pattern P9051 is formed in the shape of the dielectric layer 905 in the vicinity of the other end of the second direction in the second direction and extending over the substantially entire length in the first direction.
  • the ground conductor pattern P9052 is formed in a rectangle extending in the second direction at the approximate center of the dielectric layer 905 in the first direction.
  • the ground conductor pattern P9052 is a rectangle that reaches the region in which the inductor conductor patterns P1213 and P1313 are formed along the second direction.
  • the ground conductor pattern P9052 is further formed so as to partially overlap the capacitor conductor pattern P2102.
  • the dielectric layer 906 is formed with inductor conductor patterns P1214, P1224, P1314, P1324, and capacitor conductor patterns P2103, P2212, P2222, P2312, and P2322.
  • the inductor conductive patterns P1214 and P1224 are formed in the first region Re1, and the inductor conductive patterns P1314 and P1324 are formed in the second region Re2.
  • the inductor conductive patterns P1214, P1224, P1314, and P1324 are formed of a C-shaped linear conductor pattern, that is, an annular linear conductor pattern in which a part of the entire circumference is cut off.
  • the inductor conductor patterns P1214 and P1224 are arranged in order of the inductor conductor pattern P1214 and the inductor conductor pattern P1224 from one end of the dielectric layer 906 in the second direction to the other end.
  • the inductor conductive patterns P1314 and P1324 are arranged in the order of the inductor conductive pattern P1314 and the inductor conductive pattern P1324 from one end of the dielectric layer 906 in the second direction to the other end.
  • the capacitor conductor pattern P2103 is formed in the vicinity of one end in the second direction at the approximate center of the dielectric layer 906 in the first direction.
  • the capacitor conductor pattern P2103 is disposed between the inductor conductor patterns P1214 and P1314 along the first direction.
  • the capacitor conductor pattern P2103 is formed so as to partially overlap the ground conductor pattern P9052.
  • the capacitor conductor patterns P2212 and P2312 are formed at substantially the center of the dielectric layer 906 in the first and second directions.
  • the capacitor conductor patterns P2212, P2312 are arranged between the inductor conductor patterns P1224, P1324 along the first direction.
  • the capacitor conductor pattern P2212 is disposed on the inductor conductor pattern P1224 side, and the capacitor conductor pattern P2312 is disposed on the inductor conductor pattern P1324 side.
  • the capacitor conductor pattern P2212 is connected to the inductor conductor patterns P1214 and P1224.
  • the capacitor conductor pattern P2312 is connected to the inductor conductor patterns P1314 and P1324.
  • the capacitor conductor patterns P2222, P2322 are formed near the other end of the dielectric layer 906 in the second direction.
  • the capacitor conductor pattern P2222 is formed in the first region Re1 of the dielectric layer 906, and the capacitor conductor pattern P2322 is formed in the second region Re2 of the dielectric layer 906.
  • the capacitor conductor patterns P2222, P2322 are formed so as to partially overlap the ground conductor pattern P9051.
  • the external connection conductor pattern PP01 and the ground conductor pattern P907 are disposed substantially at the center in the first direction of the dielectric layer 907 with a gap in the second direction.
  • the external connection conductor pattern PP01 has substantially the same shape as the capacitor conductor pattern P2103 and is arranged so as to overlap.
  • the ground conductor pattern P907 has a rectangular shape and is disposed so as to overlap the ground conductor pattern P905 (in particular, the ground conductor pattern P9052).
  • the external connection conductor patterns PP02 and PP03 are formed near the other end of the dielectric layer 907 in the second direction.
  • the external connection conductor pattern PP02 is formed in the first region Re1
  • the external connection conductor pattern PP02 is formed in the second region Re2.
  • the external connection conductor patterns PP02 and PP03 are arranged with the ground conductor pattern P907 interposed therebetween.
  • the external connection conductor pattern PP01 corresponds to the first input / output terminal P01
  • the external connection conductor pattern PP02 corresponds to the second input / output terminal P02
  • the external connection conductor pattern PP03 corresponds to the third input / output terminal P03. .
  • the ground conductor pattern P907 is connected to the ground conductor patterns P903 and P905 via the interlayer connection conductor Vi. These ground conductor patterns P903, P905, and P907 serve as the ground of the power distributor 10.
  • the inductor conductive patterns P1211, P1212, P1213, and P1214 are connected to each other in order by the interlayer connection conductor Vi. At this time, each of the inductor conductive patterns P1211, P1212, P1213, and P1214 substantially matches in plan view, thereby forming a spiral inductor element having a central axis parallel to the stacking direction.
  • the inductor 121 is realized by this inductor element.
  • the routing conductor pattern P912 of the dielectric layer 902 and the interlayer connection conductor Vi also function as part of the inductor 121.
  • the inductor element that realizes the inductor 121 is formed in a shape that changes the phase of the transmission signal by 90 [°]. That is, the inductor 121 is realized by a lumped constant type inductor.
  • the inductor conductive patterns P1221, P1222, P1223, and P1224 are connected to each other in order by the interlayer connection conductor Vi. At this time, the inductor conductive patterns P1221, P1222, P1223, and P1224 substantially coincide with each other in plan view, thereby forming a spiral inductor element having a central axis parallel to the stacking direction.
  • the inductor 122 is realized by this inductor element. Note that the conductor pattern P911 for routing the dielectric layer 902 and the interlayer connection conductor Vi also function as part of the inductor 122.
  • the inductor element that realizes the inductor 122 is formed in a shape that changes the phase of the transmission signal by 90 [°]. That is, the inductor 122 is realized by a lumped constant type inductor.
  • the inductor conductive patterns P1311, P1312, P1313, and P1314 are connected to each other in order by interlayer connection conductors Vi. At this time, the inductor conductive patterns P1311, P1312, P1313, and P1314 are substantially coincident in plan view, thereby forming a spiral inductor element having a central axis parallel to the stacking direction.
  • the inductor 131 is realized by this inductor element.
  • the routing conductor pattern P922 of the dielectric layer 902 and the interlayer connection conductor Vi also function as part of the inductor 131.
  • the inductor element that realizes the inductor 131 is formed in a shape that changes the phase of the transmission signal by 90 [°]. That is, the inductor 131 is realized by a lumped constant type inductor.
  • the inductor conductive patterns P1321, P1322, P1323, and P1324 are connected to each other in order by the interlayer connection conductor Vi. At this time, the inductor conductive patterns P1321, P1322, P1323, and P1324 substantially coincide with each other in plan view, thereby forming a spiral inductor element having a central axis parallel to the stacking direction. By this inductor element, an inductor 132 is realized.
  • the routing conductor pattern P921 of the dielectric layer 902 and the interlayer connection conductor Vi also function as part of the inductor 132.
  • the inductor element that realizes the inductor 132 is formed in a shape that changes the phase of the transmission signal by 90 [°]. That is, the inductor 132 is realized by a lumped constant type inductor.
  • Capacitor 210 is realized by a region where capacitor conductor patterns P2101, P2102, and P2103, external connection conductor pattern PP01, and ground conductor patterns P903 and P905 overlap, and a dielectric layer sandwiched between the regions.
  • Capacitor 221 is realized by a region where capacitor conductor patterns P2211, P2212 and ground conductor patterns P903, P905, P907 overlap and a dielectric layer sandwiched between the regions.
  • Capacitor 222 is realized by a region where capacitor conductor patterns P2221 and P2222 overlap with ground conductor patterns P903, P905, and P907 and a dielectric layer sandwiched between the regions.
  • the capacitor 231 is realized by a region where the capacitor conductor patterns P2311, P2312, and the ground conductor patterns P903, P905, P907 overlap, and a dielectric layer sandwiched between the regions.
  • the capacitor 232 is realized by the region where the capacitor conductor patterns P2321, P2322 and the ground conductor patterns P903, P905, P907 overlap and the dielectric layer sandwiched between the regions.
  • the capacitor conductor patterns P2101, P2102, and P2103 are connected to the external connection conductor pattern PP01 (first input / output terminal P01) via the interlayer connection conductor Vi.
  • the capacitor conductor pattern P2101 (component of the capacitor 210) is connected to the inductor conductor pattern P1211 (component of the inductor 121) via the lead conductor pattern P912 and the interlayer connection conductor Vi.
  • the inductor conductive pattern P1214 (component of the inductor 121) is connected to the inductor conductive pattern P1224 (component of the inductor 122).
  • the inductor conductive pattern P1221 (component of the inductor 122) is connected to the external connection conductive pattern PP02 (second input / output terminal P02) via the lead conductive pattern P911 and the interlayer connection conductor Vi.
  • the inductor conductive pattern P1214 (component of the inductor 121) and the inductor conductive pattern P1224 (component of the inductor 122) are connected to the capacitor conductive pattern P2212, and the capacitor conductive pattern via the interlayer connection conductor Vi. It is connected to P2211 and the component mounting conductor pattern P3011.
  • the inductor conductor pattern P1221 (component of the inductor 122) and the external connection conductor pattern PP02 (second input / output terminal P02) are connected to the capacitor conductor patterns P2221, P2222 and the component mounting conductor via the interlayer connection conductor Vi. It is connected to the pattern P3021.
  • the capacitor conductor pattern P2101 (component of the capacitor 210) is connected to the inductor conductor pattern P1311 (component of the inductor 131) via the lead conductor pattern P922 and the interlayer connection conductor Vi.
  • the inductor conductive pattern P1314 (component of the inductor 131) is connected to the inductor conductive pattern P1324 (component of the inductor 132).
  • the inductor conductive pattern P1321 (component of the inductor 132) is connected to the external connection conductive pattern PP03 (third input / output terminal P03) via the lead conductive pattern P921 and the interlayer connection conductor Vi.
  • the inductor conductive pattern P1314 (component of the inductor 131) and the inductor conductive pattern P1324 (component of the inductor 132) are connected to the capacitor conductive pattern P2312, and the capacitor conductive pattern via the interlayer connection conductor Vi. P2311 and component mounting conductor pattern P3012 are connected.
  • the inductor conductive pattern P1321 (component of the inductor 132) and the external connection conductive pattern PP03 (third input / output terminal P03) include capacitor conductive patterns P2321, P2322 and component mounting conductive patterns via the interlayer connection conductor Vi. It is connected to P3022. With such a connection configuration, the circuit of the power distributor 10 shown in FIG. 1 described above can be realized by the multilayer substrate 90 and the mounting components 91 and 92 mounted on the multilayer substrate 90.
  • the inductors 121, 122, 131, 132 can be realized by a lumped constant type inductor element formed in the multilayer substrate 90.
  • the inductors 121, 122, 131, and 132 can be formed with a smaller area than when the inductor is realized by a distributed constant line having a quarter wavelength of the high-frequency signal. Therefore, the area of the laminated substrate 90 can be reduced, and the area of the power distributor 10 can be reduced.
  • the inductors 121, 122, 131, and 132 have a spiral shape extending along the stacking direction. Therefore, even if the conductor pattern of the inductor is lengthened, the area is not increased, and the multilayer substrate 90 can be easily reduced in area.
  • the inductors 121 and 122 are formed in the first region Re1 of the multilayer substrate 90, and the inductors 131 and 132 are formed in the second region Re2 of the multilayer substrate 90. Therefore, the inductors 121 and 122 and the inductors 131 and 132 can be separated from each other, and magnetic field coupling between the inductors 121 and 122 and the inductors 131 and 132 can be suppressed. Thereby, the isolation between the 2nd input / output terminal P02 and the 3rd input / output terminal P03 can be made high.
  • the inductors 121 and 122 have the same winding direction in a plan view of the multilayer substrate 90 and are connected at the end of the multilayer substrate 90 on the external connection surface side. Yes. As a result, a closed magnetic field is formed by the magnetic field generated by the inductor 121 and the magnetic field generated by the inductor 122. Similarly, the inductors 131 and 132 have the same winding direction in plan view of the multilayer substrate 90 and are connected at the end of the multilayer substrate 90 on the external connection surface side. As a result, a closed magnetic field is formed by the magnetic field generated by the inductor 131 and the magnetic field generated by the inductor 132.
  • the winding direction of the inductor 121 and the inductor 131 in a plan view of the multilayer substrate 90 is reversed.
  • the magnetic field of the inductor 121 and the magnetic field of the inductor 131 are independent without being coupled. Therefore, magnetic field coupling between the inductor 121 and the inductor 131 can be suppressed.
  • the isolation between the 2nd input / output terminal P02 and the 3rd input / output terminal P03 can be made still higher.
  • the winding direction of the inductor 122 and the inductor 132 in the plan view of the multilayer substrate 90 is reversed.
  • the magnetic field of the inductor 122 and the magnetic field of the inductor 132 are independent without being coupled. Therefore, magnetic field coupling between the inductor 122 and the inductor 132 can be suppressed. Thereby, the isolation between the 2nd input / output terminal P02 and the 3rd input / output terminal P03 can be made still higher.
  • a ground conductor pattern P903 is formed in a plurality of layers between the inductor conductor pattern constituting the inductors 121 and 122 and the inductor conductor pattern constituting the inductors 131 and 132.
  • magnetic field coupling between the inductors 121 and 122 and the inductors 131 and 132 can be suppressed. Therefore, the isolation between the second input / output terminal P02 and the third input / output terminal P03 can be further increased.
  • a conductor pattern constituting the capacitor 210 is formed between the inductor conductor pattern constituting the inductor 121 and the inductor conductor pattern constituting the inductor 131. Thereby, magnetic field coupling between the inductor 121 and the inductor 131 can be suppressed.
  • conductor patterns constituting the capacitors 221 and 231 are formed between the inductor conductor pattern constituting the inductor 122 and the inductor conductor pattern constituting the inductor 132. Thereby, magnetic field coupling between inductor 122 and inductor 132 can be suppressed. Accordingly, the isolation between the second input / output terminal P02 and the third input / output terminal P03 can be further increased along with the arrangement of the ground conductor pattern.
  • the stray capacitance is increased even if the line width of the inductor conductor pattern forming the inductors 121, 122, 131 and 132 is increased. Can be suppressed. Thereby, low-loss inductors 121, 122, 131, and 132 can be realized. Therefore, the low-loss power distributor 10 can be realized.
  • FIG. 4 is a graph showing characteristics of the power distributor according to the embodiment of the present invention, and shows a transmission characteristic diagram, a reflection characteristic diagram, and an isolation characteristic diagram.
  • S (2,1) is a pass characteristic between the first and second input / output terminals P01 and P02
  • S (3,1) is a pass characteristic between the first and third input / output terminals P01 and P03. is there.
  • S (1,1) is the reflection characteristic of the first input / output terminal P01
  • S (2,2) is the reflection characteristic of the second input / output terminal P02
  • S (3,3) is the third characteristic. This is the reflection characteristic of the input / output terminal P03.
  • S (2,3) is an isolation characteristic between the second and third input / output terminals P02 and P03.
  • a transmission signal can be transmitted with low loss at 1.5 GHz to 3.0 GHz, and isolation between the second and third input / output terminals P02 and P03 is possible. Can be secured high.
  • the power distributor 10 having such a configuration can be used for a high-frequency coupler or a duplexer.
  • the power distributor 10 when used for a duplexer, it can be used for a high-frequency front-end module 20 as shown in FIG.
  • FIG. 5 is a circuit diagram of a high-frequency front-end module including a power distributor according to an embodiment of the present invention.
  • the high frequency front end module 20 includes a power distributor 10, bandpass filters 21 and 22, and an inductor 23.
  • the first input / output terminal P01 of the power distributor 10 is connected to the antenna ANT.
  • An inductor 23 is connected between the connection line and the ground.
  • the second input / output terminal P02 of the power distributor 10 is connected to the transmission signal input terminal Ptx via the bandpass filter 21.
  • the third input / output terminal P03 of the power distributor 10 is connected to the reception signal output terminal Prx via the band pass filter 22.
  • the high-frequency front end module 20 with high isolation and low loss between the transmission signal input terminal Ptx and the reception signal output terminal Prx can be realized in a small size.
  • FIG. 6 is a circuit diagram of a single-stage Wilkinson power divider.
  • the power distributor 10A shown in FIG. 6 is obtained by omitting the inductors 122 and 132, the resistor 302, and the capacitors 222 and 232 in the power distributor 10 shown in FIG. In this case, for example, the conductor pattern for realizing the inductors 122 and 132, the resistor 302, and the capacitors 222 and 232 shown in FIG.
  • a spiral inductor having a central axis parallel to the stacking direction is used.
  • another lumped constant type inductor may be formed in the stacked substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

電力分配器（１０）は、第１、第２、第３入出力端子（Ｐ０１，Ｐ０２，Ｐ０３）が結合分岐点Ａに接続された構成を有する。第２入出力端子（Ｐ０２）と結合分岐点Ａとの間にインダクタ（１２１，１２２）が接続され、第３入出力端子（Ｐ０３）と結合分岐点Ａとの間にインダクタ（１３１，１３２）が接続されている。インダクタ（１２１，１２２，１３１，１３２）は、積層基板（９０）の内に形成されたインダクタ用導体パターン（Ｐ１２１１－Ｐ１２１４，Ｐ１２２１－Ｐ１２２４，Ｐ１３１１－Ｐ１３１４，Ｐ１３２１－Ｐ１３２４）により、積層方向を軸方向とする螺旋状で集中定数型のインダクタ素子として実現される。

Description

電力分配器
　本発明は、高周波信号を分配したり合成したりする電力分配器に関する。
　従来、高周波信号を分配したり合成したりすることが可能な電力分配器が各種考案されている。このような電力分配器の一つとして、ウィルキンソン型電力分配器が存在する。
　ウィルキンソン型電力分配器は、第１、第２、第３入出力端子を備え、各入出力端子は一つの結合分岐点にそれぞれ導体パターンにより接続されている。また、第２入出力端子と第３入出力端子は、抵抗によってバイパス接続されている。第２入出力端子側の抵抗接続点と結合分岐点との間の電気長、および第３入出力端子側の抵抗接続点と結合分岐点との間の電気長は、伝送する高周波信号の波長の１／４に設定されている。
　このような回路構成からなるウィルキンソン型電力分配器を、例えば、特許文献１では、多層基板を用いて構成することが記載されている。そして、特許文献１の電力分配器では、第１、第２、第３入出力端子を結合分岐点に接続する線路を、多層基板に形成した分布定数線路型の導体パターンによって実現している。すなわち、第２入出力端子側の抵抗接続点と結合分岐点を接続する導体パターンの長さ、および第３入出力端子側の抵抗接続点と結合分岐点を接続する導体パターンの長さは、伝送する高周波信号の波長の１／４の長さに設定されている。
国際公開第２００９／１２５４９２号パンフレット
　しかしながら、上述の特許文献１の構成では、第１、第２、第３入出力端子を結合分岐点に接続する線路が分布定数線路型の導体パターンであるので、高周波信号の１／４波長に応じた長さを、多層基板の平面上に必ず必要とする。したがって、当該高周波信号の１／４波長に応じた長さの導体パターンを形成するスペースが必要となり、電力分配器を小面積化し難い。
　また、分布定数線路型を用いた場合、導体パターンの長さを変更できないため、小面積化するためには導体パターンの幅を狭くしなければならない。しかしながら、導体パターンの幅を狭くすると、純抵抗（直流抵抗）が増加してしまい、挿入損失が増加してしまう。
　この発明の目的は、小面積化された低損失な電力分配器を提供することにある。
　この発明の高周波用の電力分配器は、第１、第２、第３入出力端子が結合分岐点にそれぞれ接続された回路構成からなり、複数の誘電体層を積層してなる積層基板によって形成されるウィルキンソン型の電力分配器である。電力分配器の第２入出力端子と第３入出力端子は、それぞれインダクタを介して結合分岐点に接続されている。インダクタは、比誘電率が５以下からなる低誘電率の積層基板内に形成された集中定数型の形状の導体パターンによって形成されている。
　この構成では、第２の入出力端子と結合分岐点との間、および、第３の入出力端子と結合分岐点との間に、集中定数型のインダクタが接続される。この集中定数型のインダクタにより、伝送する高周波信号の位相を回転させ、高周波信号の１／４波長の分布定数線路と同じ機能を実現する。このように、集中定数型のインダクタを用いることで、高周波信号の１／４波長の分布定数線路よりも小面積で形成することが可能になる。したがって、電力分配器を小面積化することが可能になる。また、このような構成では、導体パターンの幅を広くすることが可能になる。しかしながら、積層基板の誘電率が低いことで、導体パターンの幅が広くしても浮遊容量を抑制でき、低損失な伝送を実現できる。
　また、この発明の電力分配器では、誘電体層の比誘電率は４以下であることが好ましい。この構成では、さらに低損失な電力分配器を実現できる。
　また、この発明の電力分配器では、誘電体層は液晶ポリマーからなることが好ましい。
　この構成では、より一層低損失な電力分配器を実現できる。
　また、この発明の電力分配器では、インダクタは、複数の誘電体層に形成されたインダクタ用の導体パターンと、該複数の誘電体層に形成されたインダクタ用の導体パターンを層間接続する層間接続導体と、によって形成されていることが好ましい。
　この構成では、複数の誘電体層に形成された導体パターンによってインダクタが構成されるので、一層当たりの導体パターンの面積を小さくでき、電力分配器をさらに小面積化することができる。
　また、この発明の電力分配器では、インダクタは、積層基板における積層方向に平行な中心軸を有する螺旋形状であることが好ましい。
　この構成では、積層基板の高さ（厚み）方向に沿って軸が構成されるように、インダクタが形成されるので、さらに小面積化が可能になる。
　また、この発明の電力分配器では、次の構成であることが好ましい。上述のインダクタは、第１インダクタと第２インダクタとを備える。
　第１インダクタは、インダクタを構成する第２入出力端子と結合分岐点との間に接続されており、積層基板における積層方向に直交する第１方向の一方端側に形成されている。
　第２インダクタは、第３入出力端子と結合分岐点との間に接続されており、積層基板における第１方向の他方端側に形成されている。
　この構成では、第１インダクタと第２インダクタとの間での磁界結合を抑制できる。これにより、第２入出力端子と第３入出力端子との間のアイソレーションをさらに高く確保することができる。
　また、この発明の電力分配器では、第１インダクタと第２インダクタは、積層基板の一方主面側の端部が結合分岐点に接続されており、積層基板を一方主面側から平面視した巻回方向が逆であることが好ましい。
　この構成では、第１インダクタと第２インダクタの発生する磁界が結合せず独立する。これにより、第２入出力端子と第３入出力端子との間のアイソレーションをさらに高く確保することができる。
　また、この発明の電力分配器では、積層基板内には、第１インダクタと第２インダクタとの間にグランド導体が形成されていることが好ましい。
　この構成では、第１インダクタと第２インダクタの電磁界結合をグランド導体によって防止することができる。これにより、第２入出力端子と第３入出力端子との間のアイソレーションをさらに高く確保することができる。
　また、この発明の電力分配器は次の構成であることが好ましい。電力分配器は、第１インダクタと第２入出力端子の間に接続される第３インダクタと、第２インダクタと第３入出力端子の間に接続される第４インダクタと、をさらに備える。第１インダクタと第３インダクタは、積層基板を一方主面側から平面視した巻回方向が同じであり、積層基板の他方主面側の端部で接続されている。第２インダクタと第４インダクタは、積層基板を一方主面側から平面視した巻回方向が同じであり、積層基板の他方主面側の端部で接続されている。
　この構成では、インダクタが複数段化されたウィルキンソン型の電力分配器を実現できる。そして、第２入出力端子と結合分岐点との間に接続される第１インダクタと第３インダクタによって第１の閉磁路が形成され、第３入出力端子と結合分岐点との間に接続される第２インダクタと第４インダクタによって第２の閉磁路が形成される。これにより、多段化しても、第２入出力端子と第３入出力端子との間のアイソレーションを高く確保することができる。
　この発明によれば、小さな面積で低損失な電力分配器を実現することができる。
本発明の実施形態に係る電力分配器の回路図である。 本発明の実施形態に係る電力分配器の外観斜視図である。 本発明の実施形態に係る電力分配器を形成する積層基板の各層の導体パターンを示す図である。 本発明の実施形態に係る電力分配器の特性を示すグラフである。 本発明の実施形態に係る電力分配器を備えた高周波フロントエンドモジュールの回路図である。 一段のウィルキンソン型の電力分配器の回路図である。
　本発明の実施形態に係る高周波信号用の電力分配器について説明します。図１は、本発明の実施形態に係る電力分配器の回路図である。
　電力分配器１０は、第１入出力端子Ｐ０１、第２入出力端子Ｐ０２、第３入出力端子Ｐ０３を備える。第１、第２、第３入出力端子Ｐ０１，Ｐ０１，Ｐ０３は、結合分岐点Ａに接続されている。
　結合分岐点Ａと第１入出力端子Ｐ０１とは、直接接続されている。第１入出力端子Ｐ０１と結合分岐点Ａとを接続する接続ラインとグランドとの間には、キャパシタ２１０が接続されている。
　結合分岐点Ａと第２入出力端子Ｐ０２との間には、インダクタ１２１，１２２が直列接続されている。この際、結合分岐点Ａ側から、インダクタ１２１、インダクタ１２２の順で接続されている。
　インダクタ１２１，１２２は、詳細な構造を後述するが、集中定数型で形成されている。インダクタ１２１は、伝送する高周波信号（以下、伝送信号）がインダクタ１２１を伝送される時に位相が９０［°］（π／２［ｒａｄ］）変化するインダクタンスになる形状で形成されている。インダクタ１２２は、伝送する高周波信号（以下、伝送信号）がインダクタ１２２を伝送される時に位相が９０［°］（π／２［ｒａｄ］）変化するインダクタンスになる形状で形成されている。
　結合分岐点Ａと第３入出力端子Ｐ０３との間には、インダクタ１３１，１３２が直列接続されている。この際、結合分岐点Ａ側から、インダクタ１３１、インダクタ１３２の順で接続されている。
　インダクタ１３１，１３２は、詳細な構造を後述するが、集中定数型で形成されている。インダクタ１３１は、伝送する高周波信号（以下、伝送信号）がインダクタ１３１を伝送される時に位相が９０［°］（π／２［ｒａｄ］）変化するインダクタンスになる形状で形成されている。インダクタ１３２は、伝送する高周波信号（以下、伝送信号）がインダクタ１３２を伝送される時に位相が９０［°］（π／２［ｒａｄ］）変化するインダクタンスになる形状で形成されている。
　インダクタ１２１とインダクタ１２２とを接続する伝送ラインと、インダクタ１３１とインダクタ１３２とを接続する伝送ラインとは、抵抗器３０１によって接続されている。
　インダクタ１２２と第２入出力端子Ｐ０２とを接続する伝送ラインと、インダクタ１３２と第３入出力端子Ｐ０３とを接続する伝送ラインとは、抵抗器３０２によって接続されている。
　インダクタ１２１のインダクタ１２２側の端部とグランドとの間には、キャパシタ２２１が接続されている。この際、キャパシタ２２１は、伝送ラインに抵抗器３０１が接続される点よりもインダクタ１２１側に接続されている。
　インダクタ１２２の第２入出力端子Ｐ０２側の端部とグランドとの間には、キャパシタ２２２が接続されている。この際、キャパシタ２２２は、伝送ラインに抵抗器３０２が接続される点よりも第２入出力端子Ｐ０２側に接続されている。
　インダクタ１３１のインダクタ１３２側の端部とグランドとの間には、キャパシタ２３１が接続されている。この際、キャパシタ２３１は、伝送ラインに抵抗器３０１が接続される点よりもインダクタ１３１側に接続されている。
　インダクタ１３２の第３入出力端子Ｐ０３側の端部とグランドとの間には、キャパシタ２３２が接続されている。この際、キャパシタ２３２は、伝送ラインに抵抗器３０２が接続される点よりも第３入出力端子Ｐ０３側に接続されている。
　このような回路構成により、電力分配器１０は、二段接続されたウィルキンソン型の電力分配器として機能する。すなわち、第１入出力端子Ｐ０１から入力された伝送信号は、第２入出力端子Ｐ０２と第３入出力端子Ｐ０３とに分配されて出力される。また、第２入出力端子Ｐ０２と第３入出力端子Ｐ０３に同位相で入力された伝送信号は、結合して第１入出力端子Ｐ０１から出力される。
　また、第２入出力端子Ｐ０２のみから伝送信号が入力されると、伝送信号は、第１入出力端子Ｐ０１のみから出力され、第３入出力端子Ｐ０３には出力されない。第３入出力端子Ｐ０３のみから伝送信号が入力されると、伝送信号は、第１入出力端子Ｐ０１のみから出力され、第２入出力端子Ｐ０２には出力されない。
　このような回路構成からなる電力分配器１０は、次に示すように、実装部品が実装された積層基板によって実現される。図２は、本発明の実施形態に係る電力分配器の外観斜視図である。図３は、本発明の実施形態に係る電力分配器を形成する積層基板の各層の導体パターンを示す図である。
　図２に示すように、電力分配器１０は、積層基板９０と実装部品９１，９２を備える。積層基板９０は、図３に示すように、複数の誘電体層９０１，９０２，９０３，９０４，９０５，９０６，９０７（以下、まとめて記号を付す場合には「９０１－９０７」と称する。）を積層してなる。本実施形態では、７層の誘電体層９０１－９０７を備える例を示したが、積層数はこれに限るものではない。
　積層基板９０を構成する誘電体層９０１－９０７は、低誘電率の材料からなり、例えば比誘電率が４以下の液晶ポリマーからなる。なお、誘電体層９０１－９０７は、液晶ポリマーに限るものではなく、比誘電率が５以下、より好ましくは比誘電率が４以下であればよい。
　各誘電体層９０１－９０７には、図１に示す回路を実現するように、図３に示すような各種の導体パターンと層間接続導体（ビア導体）が形成されている。
　積層基板９０は、直方体形状からなる。以下では、厚み方向（誘電体層９０１－９０７を積層する積層方向）に直交する一方向を第１方向とし、積層方向と第１方向に直交する方向を第２方向として説明する。具体的な内部構造は後述するが、本実施形態の構成を用いることで、積層基板９０は、例えば、第１方向の長さを２．０ｍｍ、第２方向の長さを２．５ｍｍ、厚みを０．３ｍｍ程度にすることができる。
　積層基板９０の第１主面（部品実装面）には、実装部品９１，９２が実装されている。実装部品９１は抵抗器３０１を実現するチップ抵抗であり、実装部品９２は抵抗器３０２を実現するチップ抵抗である。実装部品９１，９２の外形平面サイズは、例えば０．６ｍｍ×０．３ｍｍである。
　次に、積層基板９０の内部構造について、図３を用いて、より具体的に説明する。なお、図３に示す点線の丸印は層間接続導体Ｖｉを示す。
　積層基板９０は、実装面すなわち実装部品９１，９２が実装される面側から誘電体層９０１－９０７が積層された構成からなる。誘電体層９０１は、実装面側に導体パターンが形成されており、誘電体層９０２，９０３，９０４，９０５，９０６，９０７は、実装面と反対面側に導体パターンが形成されている。
　誘電体層９０１には、部品実装用導体パターンＰ３０１１，Ｐ３０１２，Ｐ３０２１，Ｐ３０２２が形成されている。部品実装用導体パターンＰ３０１１，Ｐ３０２１は、積層基板９０（誘電体層９０１）を第１方向に沿って二つに分割した第１領域Ｒｅ１に形成されており、部品実装用導体パターンＰ３０１２，Ｐ３０２２は、積層基板９０（誘電体層９０１）を第１方向に沿って二つに分割した第２領域Ｒｅ２に形成されている。部品実装用導体パターンＰ３０１１，Ｐ３０１２には、実装部品９１が実装され、部品実装用導体パターンＰ３０２１，Ｐ３０２２には、実装部品９２が実装される。この面が、積層基板９０の実装面（一方主面）となる。
　誘電体層９０２には、キャパシタ用導体パターンＰ２１０１と、引き回し用導体パターンＰ９１１，Ｐ９１２，Ｐ９２１，Ｐ９２２が形成されている。引き回し用導体パターンＰ９１１，Ｐ９１２は、第１領域Ｒｅ１に形成されており、引き回し用導体パターンＰ９２１，Ｐ９２２は、第２領域Ｒｅ２に形成されている。
　キャパシタ用導体パターンＰ２１０１は、誘電体層９０２の第１方向の略中央で第２方向の一方端付近に形成されている。
　引き回し用導体パターンＰ９１１，Ｐ９１２は、誘電体層９０２の第２方向の一方端から他方端に向かって、引き回し用導体パターンＰ９１２、引き回し用導体パターンＰ９１１の順に配置されている。
　引き回し用導体パターンＰ９２１，Ｐ９２２は、誘電体層９０２の第２方向の一方端から他方端に向かって、引き回し用導体パターンＰ９２２、引き回し用導体パターンＰ９２１の順に配置されている。
　キャパシタ用導体パターンＰ２１０１には、引き回し用導体パターンＰ９１２，Ｐ９２２が接続されている。
　誘電体層９０３は、インダクタ用導体パターンＰ１２１１，Ｐ１２２１，Ｐ１３１１，Ｐ１３２１、グランド用導体パターンＰ９０３が形成されている。インダクタ用導体パターンＰ１２１１，Ｐ１２２１は、第１領域Ｒｅ１に形成されており、インダクタ用導体パターンＰ１３１１，Ｐ１３２１は、第２領域Ｒｅ２に形成されている。インダクタ用導体パターンＰ１２１１，Ｐ１２２１，Ｐ１３１１，Ｐ１３２１は、Ｃ環状の線状導体パターン、すなわち全周の一部が切り離された環状の線状導体パターンからなる。
　インダクタ用導体パターンＰ１２１１，Ｐ１２２１は、誘電体層９０３の第２方向の一方端から他方端に向かって、インダクタ用導体パターンＰ１２１１、インダクタ用導体パターンＰ１２２１の順に配置されている。インダクタ用導体パターンＰ１３１１，Ｐ１３２１は、誘電体層９０３の第２方向の一方端から他方端に向かって、インダクタ用導体パターンＰ１３１１、インダクタ用導体パターンＰ１３２１の順に配置されている。
　グランド用導体パターンＰ９０３は、グランド用導体パターンＰ９０３１，Ｐ９０３２が一体形成されてなる。グランド用導体パターンＰ９０３１は、誘電体層９０３の第２方向の他方端付近に、第１方向の略全長に亘る形状で形成されている。グランド用導体パターンＰ９０３２は、誘電体層９０３の第１方向の略中央で第２方向に伸長する長方形で形成されている。グランド用導体パターンＰ９０３２は、第２方向に沿って、インダクタ用導体パターンＰ１２１１，Ｐ１３１１が形成される領域に到達する長方形である。グランド用導体パターンＰ９０３２は、さらに、キャパシタ用導体パターンＰ２１０１と互いに部分的に重なるように形成されている。
　誘電体層９０４は、インダクタ用導体パターンＰ１２１２，Ｐ１２２２，Ｐ１３１２，Ｐ１３２２、キャパシタ用導体パターンＰ２１０２，Ｐ２２１１，Ｐ２２２１，Ｐ２３１１，Ｐ２３２１が形成されている。
　インダクタ用導体パターンＰ１２１２，Ｐ１２２２は、第１領域Ｒｅ１に形成されており、インダクタ用導体パターンＰ１３１２，Ｐ１３２２は、第２領域Ｒｅ２に形成されている。インダクタ用導体パターンＰ１２１２，Ｐ１２２２，Ｐ１３１２，Ｐ１３２２は、Ｃ環状の線状導体パターン、すなわち全周の一部が切り離された環状の線状導体パターンからなる。
　インダクタ用導体パターンＰ１２１２，Ｐ１２２２は、誘電体層９０４の第２方向の一方端から他方端に向かって、インダクタ用導体パターンＰ１２１２、インダクタ用導体パターンＰ１２２２の順に配置されている。インダクタ用導体パターンＰ１３１２，Ｐ１３２２は、誘電体層９０４の第２方向の一方端から他方端に向かって、インダクタ用導体パターンＰ１３１２、インダクタ用導体パターンＰ１３２２の順に配置されている。
　キャパシタ用導体パターンＰ２１０２は、誘電体層９０４の第１方向の略中央で第２方向の一方端付近に形成されている。キャパシタ用導体パターンＰ２１０２は、第１方向に沿って、インダクタ用導体パターンＰ１２１２，Ｐ１３１２の間に配置されている。キャパシタ用導体パターンＰ２１０２は、グランド用導体パターンＰ９０３２と互いに部分的に重なるように形成されている。
　キャパシタ用導体パターンＰ２２１１，Ｐ２３１１は、誘電体層９０４の第１、第２方向の略中央に形成されている。キャパシタ用導体パターンＰ２２１１，Ｐ２３１１は、第１方向に沿って、インダクタ用導体パターンＰ１２２２，Ｐ１３２２の間に配置されている。キャパシタ用導体パターンＰ２２１１は、インダクタ用導体パターンＰ１２２２側に配置され、キャパシタ用導体パターンＰ２３１１は、インダクタ用導体パターンＰ１３２２側に配置されている。
　キャパシタ用導体パターンＰ２２２１，Ｐ２３２１は、誘電体層９０４の第２方向の他方端付近に形成されている。キャパシタ用導体パターンＰ２２２１は、誘電体層９０４の第１領域Ｒｅ１に形成されており、キャパシタ用導体パターンＰ２３２１は、誘電体層９０４の第２領域Ｒｅ２に形成されている。キャパシタ用導体パターンＰ２２２１，Ｐ２３２１は、グランド用導体パターンＰ９０３１と互いに部分的に重なるように形成されている。
　誘電体層９０５は、インダクタ用導体パターンＰ１２１３，Ｐ１２２３，Ｐ１３１３，Ｐ１３２３、グランド用導体パターンＰ９０５が形成されている。インダクタ用導体パターンＰ１２１３，Ｐ１２２３は、第１領域Ｒｅ１に形成されており、インダクタ用導体パターンＰ１３１３，Ｐ１３２３は、第２領域Ｒｅ２に形成されている。インダクタ用導体パターンＰ１２１３，Ｐ１２２３，Ｐ１３１３，Ｐ１３２３は、Ｃ環状の線状導体パターン、すなわち全周の一部が切り離された環状の線状導体パターンからなる。
　インダクタ用導体パターンＰ１２１３，Ｐ１２２３は、誘電体層９０５の第２方向の一方端から他方端に向かって、インダクタ用導体パターンＰ１２１３、インダクタ用導体パターンＰ１２２３の順に配置されている。インダクタ用導体パターンＰ１３１３，Ｐ１３２３は、誘電体層９０５の第２方向の一方端から他方端に向かって、インダクタ用導体パターンＰ１３１３、インダクタ用導体パターンＰ１３２３の順に配置されている。
　グランド用導体パターンＰ９０５は、グランド用導体パターンＰ９０３と略重なる形状である。グランド用導体パターンＰ９０５は、グランド用導体パターンＰ９０５１，Ｐ９０５２が一体形成されてなる。グランド用導体パターンＰ９０５１は、誘電体層９０５の第２方向の他方端付近に、第１方向の略全長に亘る形状で形成されている。グランド用導体パターンＰ９０５２は、誘電体層９０５の第１方向の略中央で第２方向に伸長する長方形で形成されている。グランド用導体パターンＰ９０５２は、第２方向に沿って、インダクタ用導体パターンＰ１２１３，Ｐ１３１３が形成される領域に到達する長方形である。グランド用導体パターンＰ９０５２は、さらに、キャパシタ用導体パターンＰ２１０２と互いに部分的に重なるように形成されている。
　誘電体層９０６は、インダクタ用導体パターンＰ１２１４，Ｐ１２２４，Ｐ１３１４，Ｐ１３２４、キャパシタ用導体パターンＰ２１０３，Ｐ２２１２，Ｐ２２２２，Ｐ２３１２，Ｐ２３２２が形成されている。
　インダクタ用導体パターンＰ１２１４，Ｐ１２２４は、第１領域Ｒｅ１に形成されており、インダクタ用導体パターンＰ１３１４，Ｐ１３２４は、第２領域Ｒｅ２に形成されている。インダクタ用導体パターンＰ１２１４，Ｐ１２２４，Ｐ１３１４，Ｐ１３２４は、Ｃ環状の線状導体パターン、すなわち全周の一部が切り離された環状の線状導体パターンからなる。
　インダクタ用導体パターンＰ１２１４，Ｐ１２２４は、誘電体層９０６の第２方向の一方端から他方端に向かって、インダクタ用導体パターンＰ１２１４、インダクタ用導体パターンＰ１２２４の順に配置されている。インダクタ用導体パターンＰ１３１４，Ｐ１３２４は、誘電体層９０６の第２方向の一方端から他方端に向かって、インダクタ用導体パターンＰ１３１４、インダクタ用導体パターンＰ１３２４の順に配置されている。
　キャパシタ用導体パターンＰ２１０３は、誘電体層９０６の第１方向の略中央で第２方向の一方端付近に形成されている。キャパシタ用導体パターンＰ２１０３は、第１方向に沿って、インダクタ用導体パターンＰ１２１４，Ｐ１３１４の間に配置されている。キャパシタ用導体パターンＰ２１０３は、グランド用導体パターンＰ９０５２と互いに部分的に重なるように形成されている。
　キャパシタ用導体パターンＰ２２１２，Ｐ２３１２は、誘電体層９０６の第１、第２方向の略中央に形成されている。キャパシタ用導体パターンＰ２２１２，Ｐ２３１２は、第１方向に沿って、インダクタ用導体パターンＰ１２２４，Ｐ１３２４の間に配置されている。キャパシタ用導体パターンＰ２２１２は、インダクタ用導体パターンＰ１２２４側に配置され、キャパシタ用導体パターンＰ２３１２は、インダクタ用導体パターンＰ１３２４側に配置されている。
　キャパシタ用導体パターンＰ２２１２は、インダクタ用導体パターンＰ１２１４，Ｐ１２２４に接続されている。キャパシタ用導体パターンＰ２３１２は、インダクタ用導体パターンＰ１３１４，Ｐ１３２４に接続されている。
　キャパシタ用導体パターンＰ２２２２，Ｐ２３２２は、誘電体層９０６の第２方向の他方端付近に形成されている。キャパシタ用導体パターンＰ２２２２は、誘電体層９０６の第１領域Ｒｅ１に形成されており、キャパシタ用導体パターンＰ２３２２は、誘電体層９０６の第２領域Ｒｅ２に形成されている。キャパシタ用導体パターンＰ２２２２，Ｐ２３２２は、グランド用導体パターンＰ９０５１と互いに部分的に重なるように形成されている。
　誘電体層９０７には、外部接続用導体パターンＰＰ０１，ＰＰ０２，ＰＰ０３、グランド用導体パターンＰ９０７が形成されている。この面が、積層基板９０の外部接続面（他方主面）となる。
　外部接続用導体パターンＰＰ０１、グランド用導体パターンＰ９０７は、誘電体層９０７の第１方向の略中央に、第２方向に沿って間隔を空けて配置されている。外部接続用導体パターンＰＰ０１は、キャパシタ用導体パターンＰ２１０３と略同じ形状で、重なるように配置されている。グランド用導体パターンＰ９０７は、長方形からなり、グランド用導体パターンＰ９０５（特に、グランド用導体パターンＰ９０５２）に重なるように配置されている。
　外部接続用導体パターンＰＰ０２，ＰＰ０３は、誘電体層９０７の第２方向の他方端付近に形成されている。外部接続用導体パターンＰＰ０２は、第１領域Ｒｅ１に形成されており、外部接続用導体パターンＰＰ０２は、第２領域Ｒｅ２に形成されている。外部接続用導体パターンＰＰ０２，ＰＰ０３は、グランド用導体パターンＰ９０７を間に介して配置されている。
　外部接続用導体パターンＰＰ０１は第１入出力端子Ｐ０１に相当し、外部接続用導体パターンＰＰ０２は第２入出力端子Ｐ０２に相当し、外部接続用導体パターンＰＰ０３は第３入出力端子Ｐ０３に相当する。
　グランド用導体パターンＰ９０７は、グランド用導体パターンＰ９０３，Ｐ９０５に層間接続導体Ｖｉを介して接続されている。これらのグランド用導体パターンＰ９０３，Ｐ９０５，Ｐ９０７が電力分配器１０のグランドとなる。
　インダクタ用導体パターンＰ１２１１，Ｐ１２１２，Ｐ１２１３，Ｐ１２１４は、それぞれ層間接続導体Ｖｉによって順に連続するように接続されている。この際、各インダクタ用導体パターンＰ１２１１，Ｐ１２１２，Ｐ１２１３，Ｐ１２１４が平面視して略一致していることで、積層方向に平行な中心軸を有する螺旋状のインダクタ素子が構成される。このインダクタ素子によって、インダクタ１２１が実現される。なお、誘電体層９０２の引き回し用導体パターンＰ９１２や層間接続導体Ｖｉもインダクタ１２１の一部として機能する。そして、このインダクタ１２１を実現するインダクタ素子は、伝送信号の位相を９０［°］変化させる形状で形成されている。すなわち、インダクタ１２１は、集中定数型のインダクタによって実現される。
　インダクタ用導体パターンＰ１２２１，Ｐ１２２２，Ｐ１２２３，Ｐ１２２４は、それぞれ層間接続導体Ｖｉによって順に連続するように接続されている。この際、各インダクタ用導体パターンＰ１２２１，Ｐ１２２２，Ｐ１２２３，Ｐ１２２４が平面視して略一致していることで、積層方向に平行な中心軸を有する螺旋状のインダクタ素子が構成される。このインダクタ素子によって、インダクタ１２２が実現される。なお、誘電体層９０２の引き回し用導体パターンＰ９１１や層間接続導体Ｖｉもインダクタ１２２の一部として機能する。そして、このインダクタ１２２を実現するインダクタ素子は、伝送信号の位相を９０［°］変化させる形状で形成されている。すなわち、インダクタ１２２は、集中定数型のインダクタによって実現される。
　インダクタ用導体パターンＰ１３１１，Ｐ１３１２，Ｐ１３１３，Ｐ１３１４は、それぞれ層間接続導体Ｖｉによって順に連続するように接続されている。この際、各インダクタ用導体パターンＰ１３１１，Ｐ１３１２，Ｐ１３１３，Ｐ１３１４が平面視して略一致していることで、積層方向に平行な中心軸を有する螺旋状のインダクタ素子が構成される。このインダクタ素子によって、インダクタ１３１が実現される。なお、誘電体層９０２の引き回し用導体パターンＰ９２２や層間接続導体Ｖｉもインダクタ１３１の一部として機能する。そして、このインダクタ１３１を実現するインダクタ素子は、伝送信号の位相を９０［°］変化させる形状で形成されている。すなわち、インダクタ１３１は、集中定数型のインダクタによって実現される。
　インダクタ用導体パターンＰ１３２１，Ｐ１３２２，Ｐ１３２３，Ｐ１３２４は、それぞれ層間接続導体Ｖｉによって順に連続するように接続されている。この際、各インダクタ用導体パターンＰ１３２１，Ｐ１３２２，Ｐ１３２３，Ｐ１３２４が平面視して略一致していることで、積層方向に平行な中心軸を有する螺旋状のインダクタ素子が構成される。このインダクタ素子によって、インダクタ１３２が実現される。なお、誘電体層９０２の引き回し用導体パターンＰ９２１や層間接続導体Ｖｉもインダクタ１３２の一部として機能する。そして、このインダクタ１３２を実現するインダクタ素子は、伝送信号の位相を９０［°］変化させる形状で形成されている。すなわち、インダクタ１３２は、集中定数型のインダクタによって実現される。
　キャパシタ用導体パターンＰ２１０１，Ｐ２１０２，Ｐ２１０３、外部接続用導体パターンＰＰ０１と、グランド用導体パターンＰ９０３，Ｐ９０５との重なる領域と、該領域に挟まれた誘電体層により、キャパシタ２１０が実現される。
　キャパシタ用導体パターンＰ２２１１，Ｐ２２１２と、グランド用導体パターンＰ９０３，Ｐ９０５，Ｐ９０７との重なる領域と、該領域に挟まれた誘電体層により、キャパシタ２２１が実現される。
　キャパシタ用導体パターンＰ２２２１，Ｐ２２２２と、グランド用導体パターンＰ９０３，Ｐ９０５，Ｐ９０７との重なる領域と、該領域に挟まれた誘電体層により、キャパシタ２２２が実現される。
　キャパシタ用導体パターンＰ２３１１，Ｐ２３１２と、グランド用導体パターンＰ９０３，Ｐ９０５，Ｐ９０７との重なる領域と、該領域に挟まれた誘電体層により、キャパシタ２３１が実現される。
　キャパシタ用導体パターンＰ２３２１，Ｐ２３２２と、グランド用導体パターンＰ９０３，Ｐ９０５，Ｐ９０７との重なる領域と、該領域に挟まれた誘電体層により、キャパシタ２３２が実現される。
　そして、各インダクタ、キャパシタ、抵抗器、グランドは次に示すように、接続されている。
　キャパシタ用導体パターンＰ２１０１，Ｐ２１０２，Ｐ２１０３（キャパシタ２１０の構成要素）は、層間接続導体Ｖｉを介して外部接続用導体パターンＰＰ０１（第１入出力端子Ｐ０１）に接続されている。
　キャパシタ用導体パターンＰ２１０１（キャパシタ２１０の構成要素）は、引き回し用導体パターンＰ９１２と層間接続導体Ｖｉを介して、インダクタ用導体パターンＰ１２１１（インダクタ１２１の構成要素）に接続されている。インダクタ用導体パターンＰ１２１４（インダクタ１２１の構成要素）は、インダクタ用導体パターンＰ１２２４（インダクタ１２２の構成要素）に接続されている。インダクタ用導体パターンＰ１２２１（インダクタ１２２の構成要素）は、引き回し用導体パターンＰ９１１と層間接続導体Ｖｉを介して、外部接続用導体パターンＰＰ０２（第２入出力端子Ｐ０２）に接続されている。
　インダクタ用導体パターンＰ１２１４（インダクタ１２１の構成要素）とインダクタ用導体パターンＰ１２２４（インダクタ１２２の構成要素）は、キャパシタ用導体パターンＰ２２１２に接続されるとともに、層間接続導体Ｖｉを介して、キャパシタ用導体パターンＰ２２１１および部品実装用導体パターンＰ３０１１に接続されている。
　インダクタ用導体パターンＰ１２２１（インダクタ１２２の構成要素）と外部接続用導体パターンＰＰ０２（第２入出力端子Ｐ０２）は、層間接続導体Ｖｉを介して、キャパシタ用導体パターンＰ２２２１，Ｐ２２２２、および部品実装用導体パターンＰ３０２１に接続されている。
　キャパシタ用導体パターンＰ２１０１（キャパシタ２１０の構成要素）は、引き回し用導体パターンＰ９２２と層間接続導体Ｖｉを介して、インダクタ用導体パターンＰ１３１１（インダクタ１３１の構成要素）に接続されている。インダクタ用導体パターンＰ１３１４（インダクタ１３１の構成要素）は、インダクタ用導体パターンＰ１３２４（インダクタ１３２の構成要素）に接続されている。インダクタ用導体パターンＰ１３２１（インダクタ１３２の構成要素）は、引き回し用導体パターンＰ９２１と層間接続導体Ｖｉを介して、外部接続用導体パターンＰＰ０３（第３入出力端子Ｐ０３）に接続されている。
　インダクタ用導体パターンＰ１３１４（インダクタ１３１の構成要素）とインダクタ用導体パターンＰ１３２４（インダクタ１３２の構成要素）は、キャパシタ用導体パターンＰ２３１２に接続されるとともに、層間接続導体Ｖｉを介して、キャパシタ用導体パターンＰ２３１１および部品実装用導体パターンＰ３０１２に接続されている。
　インダクタ用導体パターンＰ１３２１（インダクタ１３２の構成要素）と外部接続用導体パターンＰＰ０３（第３入出力端子Ｐ０３）は、層間接続導体Ｖｉを介してキャパシタ用導体パターンＰ２３２１，Ｐ２３２２、および部品実装用導体パターンＰ３０２２に接続されている。このような接続構成により、上述の図１に示す電力分配器１０の回路を、積層基板９０およびこの積層基板９０に実装される実装部品９１，９２によって実現することができる。
　そして、本実施形態の構成を用いることで、インダクタ１２１，１２２，１３１，１３２を積層基板９０内に形成した集中定数型のインダクタ素子によって実現することができる。これにより、高周波信号の１／４波長の分布定数線路でインダクタを実現するよりも小面積で、インダクタ１２１，１２２，１３１，１３２を形成することが可能になる。したがって、積層基板９０を小面積化でき、電力分配器１０を小面積化することが可能になる。
　さらに、インダクタ１２１，１２２，１３１，１３２は、積層方向に沿って伸長する螺旋状である。これにより、インダクタの導体パターンを長くしても、面積が大きくならず、さらに積層基板９０を小面積化しやすい。
　また、上述の構成では、インダクタ１２１，１２２は、積層基板９０の第１領域Ｒｅ１に形成され、インダクタ１３１，１３２は、積層基板９０の第２領域Ｒｅ２に形成される。したがって、インダクタ１２１，１２２とインダクタ１３１，１３２を離間することができ、インダクタ１２１，１２２とインダクタ１３１，１３２との間の磁界結合を抑制することができる。これにより、第２入出力端子Ｐ０２と第３入出力端子Ｐ０３との間のアイソレーションを高くすることができる。
　また、上述の構成では、図３に示すように、インダクタ１２１，１２２は、積層基板９０を平面視した巻回方向が同じであり、積層基板９０の外部接続面側の端部で接続されている。これにより、インダクタ１２１の発生する磁界とインダクタ１２２の発生する磁界によって閉磁界が形成される。同様に、インダクタ１３１，１３２は、積層基板９０を平面視した巻回方向が同じであり、積層基板９０の外部接続面側の端部で接続されている。これにより、インダクタ１３１の発生する磁界とインダクタ１３２の発生する磁界によって閉磁界が形成される。
　したがって、インダクタ１２１，１２２とインダクタ１３１，１３２との間の磁界結合を抑制することができる。これにより、第２入出力端子Ｐ０２と第３入出力端子Ｐ０３との間のアイソレーションを、さらに高くすることができる。
　また、インダクタ１２１とインダクタ１３１は、積層基板９０を平面視した巻回方向が逆である。これにより、インダクタ１２１の磁界とインダクタ１３１の磁界は結合せずに独立する。したがって、インダクタ１２１とインダクタ１３１との間の磁界結合を抑制することができる。これにより、第２入出力端子Ｐ０２と第３入出力端子Ｐ０３との間のアイソレーションを、さらに高くすることができる。
　また、インダクタ１２２とインダクタ１３２は、積層基板９０を平面視した巻回方向が逆である。これにより、インダクタ１２２の磁界とインダクタ１３２の磁界は結合せずに独立する。したがって、インダクタ１２２とインダクタ１３２との間の磁界結合を抑制することができる。これにより、第２入出力端子Ｐ０２と第３入出力端子Ｐ０３との間のアイソレーションを、さらに高くすることができる。
　また、インダクタ１２１，１２２を構成するインダクタ用導体パターンと、インダクタ１３１，１３２を構成するインダクタ用導体パターンとの間には、グランド用導体パターンＰ９０３が複数層に形成されている。これにより、インダクタ１２１，１２２とインダクタ１３１，１３２との間の磁界結合を抑制することができる。したがって、第２入出力端子Ｐ０２と第３入出力端子Ｐ０３との間のアイソレーションを、さらに高くすることができる。
　また、インダクタ１２１を構成するインダクタ用導体パターンと、インダクタ１３１を構成するインダクタ用導体パターンとの間には、キャパシタ２１０を構成する導体パターンが形成されている。これにより、インダクタ１２１とインダクタ１３１との間の磁界結合を抑制することができる。また、インダクタ１２２を構成するインダクタ用導体パターンと、インダクタ１３２を構成するインダクタ用導体パターンとの間には、キャパシタ２２１，２３１を構成する導体パターンが形成されている。これにより、インダクタ１２２とインダクタ１３２との間の磁界結合を抑制することができる。したがって、グランド用導体パターンの配置とともに、第２入出力端子Ｐ０２と第３入出力端子Ｐ０３との間のアイソレーションを、さらに高くすることができる。
　また、誘電体層９０１－９０７に低誘電率の材料を用いることにより、インダクタ１２１，１２２，１３１，１３２を形成するインダクタ用導体パターンの線幅を広くしても、浮遊容量が大きくなることを抑制できる。これにより、低損失なインダクタ１２１，１２２，１３１，１３２を実現できる。したがって、低損失な電力分配器１０を実現することができる。
　以上のように、本実施形態の構成を用いることで、小さな面積で低損失な電力分配器を実現することができる。
　図４は、本発明の実施形態に係る電力分配器の特性を示すグラフであり、通過特性図、反射特性図、アイソレーション特性図を示す。Ｓ（２，１）は、第１、第２入出力端子Ｐ０１，Ｐ０２間の通過特性であり、Ｓ（３，１）は、第１、第３入出力端子Ｐ０１，Ｐ０３間の通過特性である。Ｓ（１，１）は、第１入出力端子Ｐ０１の反射特性であり、Ｓ（２，２）は、第２入出力端子Ｐ０２の反射特性であり、Ｓ（３，３）は、第３入出力端子Ｐ０３の反射特性である。Ｓ（２，３）は、第２、第３入出力端子Ｐ０２，Ｐ０３間のアイソレーション特性である。
　図４に示すように、本実施形態の構成を用いることで、１．５ＧＨｚ～３．０ＧＨｚにおいて、低損失に伝送信号を伝送でき、第２、第３入出力端子Ｐ０２，Ｐ０３間のアイソレーションを高く確保することができる。
　このような構成からなる電力分配器１０は、高周波カプラや分波器に利用することができる。例えば、電力分配器１０を分波器に用いる場合には、図５に示すような高周波フロントエンドモジュール２０に利用することができる。図５は、本発明の実施形態に係る電力分配器を備えた高周波フロントエンドモジュールの回路図である。高周波フロントエンドモジュール２０は、電力分配器１０、バンドパスフィルタ２１，２２、インダクタ２３を備える。電力分配器１０の第１入出力端子Ｐ０１は、アンテナＡＮＴに接続されている。この接続ラインとグランドとの間には、インダクタ２３が接続されている。電力分配器１０の第２入出力端子Ｐ０２は、バンドパスフィルタ２１を介して送信信号入力端子Ｐｔｘに接続されている。電力分配器１０の第３入出力端子Ｐ０３は、バンドパスフィルタ２２を介して受信信号出力端子Ｐｒｘに接続されている。
　これにより、送信信号入力端子Ｐｔｘと受信信号出力端子Ｐｒｘとの間のアイソレーションが高く、低損失な高周波フロントエンドモジュール２０を小型に実現することができる。
　なお、上述の実施形態では、二段のウィルキンソン型の電力分配器を用いる例を示した。しかしながら、一段のウィルキンソン型の電力分配器であっても、三段以上のウィルキンソン型の電力分配器であっても、同様の構成を用いればよい。例えば、図６は、一段のウィルキンソン型の電力分配器の回路図である。図６に示す電力分配器１０Ａは、図１に示した電力分配器１０におけるインダクタ１２２，１３２、抵抗器３０２、キャパシタ２２２，２３２を省略したものである。この場合、例えば、図３に示すインダクタ１２２，１３２、抵抗器３０２、キャパシタ２２２，２３２を実現する導体パターンを省略した構造にすればよい。
　また、上述の実施形態では、積層方向に平行な中心軸を有する螺旋状のインダクタを用いたが、他の集中定数型のインダクタを積層基板内に形成する構成であってもよい。
１０，１０Ａ：電力分配器
２０：高周波フロントエンドモジュール
２１，２２：バンドパスフィルタ
２３：インダクタ
１２１，１２２，１３１，１３２：インダクタ
２１０，２２１，２２２，２３１，２３２：キャパシタ
３０１，３０２：抵抗器
９０：積層基板
９１，９２：実装部品
９０１－９０７：誘電体層
Ｐ２１０１，Ｐ２１０２，Ｐ２２１１，Ｐ２２２１，Ｐ２３１１，Ｐ２３２１，Ｐ２１０３，Ｐ２２１２，Ｐ２２２２，Ｐ２３１２，Ｐ２３２２：キャパシタ用導体パターン
Ｐ１２１１，Ｐ１２２１，Ｐ１３１１，Ｐ１３２１，Ｐ１２１２，Ｐ１２２２，Ｐ１３１２，Ｐ１３２２，Ｐ１２１３，Ｐ１２２３，Ｐ１３１３，Ｐ１３２３，Ｐ１２１４，Ｐ１２２４，Ｐ１３１４，Ｐ１３２４：インダクタ用導体パターン
Ｐ９０３，Ｐ９０３１，Ｐ９０３２，Ｐ９０５，Ｐ９０５１，Ｐ９０５２，Ｐ９０７：グランド用導体パターン
Ｐ９１１，Ｐ９１２，Ｐ９２１，Ｐ９２２：引き回し用導体パターン
Ｐ３０１１，Ｐ３０１２，Ｐ３０２１，Ｐ３０２２：部品実装用導体パターン
Ｐ０１：第１入出力端子
Ｐ０２：第２入出力端子
Ｐ０３：第３入出力端子
ＰＰ０１，ＰＰ０２，ＰＰ０３：外部接続用導体パターン

Claims (9)

  1. 　第１、第２、第３入出力端子が結合分岐点にそれぞれ接続された回路構成からなり、複数の誘電体層を積層してなる積層基板によって形成されるウィルキンソン型の電力分配器であって、
    　前記第２入出力端子と第３入出力端子は、それぞれインダクタを介して前記結合分岐点に接続されており、
    　前記インダクタは、比誘電率が５以下からなる低誘電率の積層基板内に形成された集中定数型の形状の導体パターンによって形成されている、
    　電力分配器。
  2. 　前記誘電体層の比誘電率は４以下である、請求項１に記載の電力分配器。
  3. 　前記誘電体層は、液晶ポリマーからなる、請求項２に記載の電力分配器。
  4. 　前記インダクタは、前記複数の誘電体層に形成されたインダクタ用の導体パターンと、該複数の誘電体層に形成されたインダクタ用の導体パターンを層間接続する層間接続導体と、によって形成されている、
    　請求項１乃至請求項３のいずれかに記載の電力分配器。
  5. 　前記インダクタは、前記積層基板における積層方向に平行な中心軸を有する螺旋形状である、請求項４に記載の電力分配器。
  6. 　前記インダクタを構成する前記第２入出力端子と前記結合分岐点との間に接続される第１インダクタは、前記積層基板における積層方向に直交する第１方向の一方端側に形成され、
    　前記第３入出力端子と前記結合分岐点との間に接続される第２インダクタは、前記第１方向の他方端側に形成されている、
    　請求項５に記載の電力分配器。
  7. 　前記第１インダクタと前記第２インダクタは、前記積層基板の一方主面側の端部が前記結合分岐点に接続されており、前記積層基板を一方主面側から平面視した巻回方向が逆である、
    　請求項６に記載の電力分配器。
  8. 　前記積層基板内には、前記第１インダクタと前記第２インダクタとの間に、グランド導体が形成されている、請求項６または請求項７に記載の電力分配器。
  9. 　前記第１インダクタと前記第２入出力端子の間に接続される第３インダクタと、
    　前記第２インダクタと前記第３入出力端子の間に接続される第４インダクタと、をさらに備え、
    　前記第１インダクタと前記第３インダクタは、前記積層基板を一方主面側から平面視した巻回方向が同じであり、前記積層基板の他方主面側の端部で接続されており、
    　前記第２インダクタと前記第４インダクタは、前記積層基板を一方主面側から平面視した巻回方向が同じであり、前記積層基板の他方主面側の端部で接続されている、
    　請求項６乃至請求項８のいずれかに記載の電力分配器。
PCT/JP2014/069144 2013-08-12 2014-07-18 電力分配器 WO2015022839A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201490000811.5U CN205249153U (zh) 2013-08-12 2014-07-18 功率分配器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013167324 2013-08-12
JP2013-167324 2013-08-12

Publications (1)

Publication Number Publication Date
WO2015022839A1 true WO2015022839A1 (ja) 2015-02-19

Family

ID=52468227

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/069144 WO2015022839A1 (ja) 2013-08-12 2014-07-18 電力分配器

Country Status (2)

Country Link
CN (1) CN205249153U (ja)
WO (1) WO2015022839A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018532286A (ja) * 2015-08-12 2018-11-01 シュアー アクイジッション ホールディングス インコーポレイテッドＳｈｕｒｅ Ａｃｑｕｉｓｉｔｉｏｎ Ｈｏｌｄｉｎｇｓ，Ｉｎｃ． 広帯域調整可能合成器システム
GB2574668A (en) * 2018-06-15 2019-12-18 Drayson Tech Europe Ltd Circuitry for use in smart cards and other applications
WO2020115483A1 (en) * 2018-12-04 2020-06-11 Drayson Technologies (Europe) Limited Power electronics for use in smart cards and other applications
WO2020121985A1 (ja) * 2018-12-12 2020-06-18 株式会社村田製作所 電力分配器
US20210167482A1 (en) * 2018-08-30 2021-06-03 Murata Manufacturing Co., Ltd. Power distribution/coupling circuit and power distribution/coupling component

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6665707B2 (ja) * 2016-06-27 2020-03-13 株式会社村田製作所 高周波電子部品
TWI629830B (zh) * 2016-07-20 2018-07-11 台揚科技股份有限公司 功率分配器與衛星訊號接收系統

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094316A (ja) * 1999-09-27 2001-04-06 Murata Mfg Co Ltd 電力分配合成器及びそれを用いた移動体通信機
JP2002280218A (ja) * 2001-01-11 2002-09-27 Matsushita Electric Ind Co Ltd 積層型電子部品および通信機器
JP2002344276A (ja) * 2001-05-16 2002-11-29 Murata Mfg Co Ltd 高周波電力分配・合成回路および高周波電力分配・合成部品
JP2003142793A (ja) * 2001-10-31 2003-05-16 Victor Co Of Japan Ltd コイル素子を有するプリント基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094316A (ja) * 1999-09-27 2001-04-06 Murata Mfg Co Ltd 電力分配合成器及びそれを用いた移動体通信機
JP2002280218A (ja) * 2001-01-11 2002-09-27 Matsushita Electric Ind Co Ltd 積層型電子部品および通信機器
JP2002344276A (ja) * 2001-05-16 2002-11-29 Murata Mfg Co Ltd 高周波電力分配・合成回路および高周波電力分配・合成部品
JP2003142793A (ja) * 2001-10-31 2003-05-16 Victor Co Of Japan Ltd コイル素子を有するプリント基板

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018532286A (ja) * 2015-08-12 2018-11-01 シュアー アクイジッション ホールディングス インコーポレイテッドＳｈｕｒｅ Ａｃｑｕｉｓｉｔｉｏｎ Ｈｏｌｄｉｎｇｓ，Ｉｎｃ． 広帯域調整可能合成器システム
JP7013364B2 (ja) 2015-08-12 2022-01-31 シュアー アクイジッション ホールディングス インコーポレイテッド 広帯域調整可能合成器システム
GB2574668A (en) * 2018-06-15 2019-12-18 Drayson Tech Europe Ltd Circuitry for use in smart cards and other applications
GB2574668B (en) * 2018-06-15 2020-12-09 Drayson Tech Europe Ltd Circuitry for use in smart cards and other applications
US11889619B2 (en) 2018-06-15 2024-01-30 Freevolt Technologies Limited Circuitry for use in smart cards and other applications
US20210167482A1 (en) * 2018-08-30 2021-06-03 Murata Manufacturing Co., Ltd. Power distribution/coupling circuit and power distribution/coupling component
US11811125B2 (en) * 2018-08-30 2023-11-07 Murata Manufacturing Co., Ltd. Power distribution/coupling circuit and power distribution/coupling component
WO2020115483A1 (en) * 2018-12-04 2020-06-11 Drayson Technologies (Europe) Limited Power electronics for use in smart cards and other applications
WO2020121985A1 (ja) * 2018-12-12 2020-06-18 株式会社村田製作所 電力分配器
JPWO2020121985A1 (ja) * 2018-12-12 2021-10-21 株式会社村田製作所 電力分配器
JP7163972B2 (ja) 2018-12-12 2022-11-01 株式会社村田製作所 電力分配器
US11972894B2 (en) 2018-12-12 2024-04-30 Murata Manufacturing Co., Ltd. Power divider

Also Published As

Publication number Publication date
CN205249153U (zh) 2016-05-18

Similar Documents

Publication Publication Date Title
WO2015022839A1 (ja) 電力分配器
US10116025B2 (en) Electronic apparatus
US9077061B2 (en) Directional coupler
US10110196B2 (en) Electronic component
WO2014168162A1 (ja) 高周波モジュール
US8212630B2 (en) Thin film balun
KR101926408B1 (ko) 고주파 스위치 모듈
US9236907B2 (en) Laminate-type electronic device with filter and balun
US8253510B2 (en) Non-reciprocal circuit element
WO2016042990A1 (ja) 高周波部品
JP5751265B2 (ja) 高周波モジュール
JP5800113B2 (ja) 高周波モジュール部品
JP5804076B2 (ja) Ｌｃフィルタ回路及び高周波モジュール
WO2015059963A1 (ja) 複合ｌｃ共振器および帯域通過フィルタ
US8847706B2 (en) Multiband resonator and multiband-pass filter
US9178482B2 (en) Filter element
US11081767B2 (en) Multilayered filter device
US8723615B2 (en) Non-reciprocal circuit device and radio communication terminal device
JP2017135636A (ja) 分波器
KR101430684B1 (ko) 공진 소자 및 이를 이용한 필터
US20170373364A1 (en) Circulator, front-end circuit, antenna circuit, and communication apparatus
US11171622B2 (en) Balanced filter
KR101439420B1 (ko) 공진기 및 이를 포함하는 필터
WO2022172836A1 (ja) 分配器及び通信装置
US9350061B2 (en) Resonance device and filter including the same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14836127

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14836127

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP