WO2022172836A1 - 分配器及び通信装置 - Google Patents

分配器及び通信装置 Download PDF

Info

Publication number
WO2022172836A1
WO2022172836A1 PCT/JP2022/004152 JP2022004152W WO2022172836A1 WO 2022172836 A1 WO2022172836 A1 WO 2022172836A1 JP 2022004152 W JP2022004152 W JP 2022004152W WO 2022172836 A1 WO2022172836 A1 WO 2022172836A1
Authority
WO
WIPO (PCT)
Prior art keywords
inductor
port
capacitor
distributor
common port
Prior art date
Application number
PCT/JP2022/004152
Other languages
English (en)
French (fr)
Inventor
悟史 重松
健一 石塚
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2022580582A priority Critical patent/JPWO2022172836A1/ja
Priority to CN202280011872.0A priority patent/CN116762275A/zh
Publication of WO2022172836A1 publication Critical patent/WO2022172836A1/ja
Priority to US18/225,778 priority patent/US20230369735A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/19—Conjugate devices, i.e. devices having at least one port decoupled from one other port of the junction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/18—Phase-shifters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/48—Networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0483—Transmitters with multiple parallel paths

Definitions

  • the present invention relates to a distributor for distributing signals input/output to/from a common port to a plurality of ports, and a communication device equipped with this distributor.
  • Patent Document 1 discloses this Wilkinson type distributor.
  • FIG. 10 is a circuit diagram of a Wilkinson divider.
  • This distributor is composed of transmission lines TL1 and TL2 and a resistive element R0.
  • This distributor equally distributes the signal input to the common port P0 to the first port P1 and the second port P2. Alternatively, the signal input to the first port P1 and the signal input to the second port P2 are combined and output to the common port P0.
  • the transmission lines TL1 and TL2 are quarter-wave transmission lines with a characteristic impedance of ⁇ 2Zo, and the impedance of the resistance element R0 is 2Zo.
  • the potential generated across the resistance element R0 between the first port P1 and the second port P2 is canceled by the 0 deg voltage flowing through the resistance element R0 and the 180 deg voltage propagating through the transmission lines TL1 and TL2. Therefore, the first port P1 and the second port P2 are isolated.
  • FIG. 11 is a circuit diagram of a divider in which the transmission lines TL1 and TL2 of the Wilkinson type divider shown in FIG. 10 are replaced with LC circuits LC1 and LC2.
  • the inductance and capacitance of the LC circuits LC1 and LC2 are determined so as to rotate the phase by 90 degrees at a predetermined frequency.
  • a distributor using transmission lines TL1 and TL2 as shown in FIG. 10 requires a large space for forming the transmission lines TL1 and TL2. Further, since the line length of the transmission line is ⁇ /4 at a predetermined center frequency, the phase rotation amount shifts as the center frequency deviates from the predetermined center frequency. Therefore, high isolation cannot be obtained over a wide band.
  • phase shift circuit when configured with LC circuits as shown in FIG. 11, isolation deteriorates due to the frequency-phase shift characteristics of the LC circuits LC1 and LC2 when the center frequency deviates.
  • An object of the present invention is to provide a splitter in which isolation is ensured over a wide band and a communication device equipped with the splitter.
  • a distributor of the present invention includes a common port, a first port, a second port, a first phase shifter connected between the common port and the first port, and the common port. a second phase shifter connected between the second port.
  • the first phase shifter includes a first capacitor connected in series between the common port and the first port, the common port, the common port side end of the first capacitor, and the ground. and a second inductor connected between the first port and the first port side end of the first capacitor and the ground, wherein the first The inductor and the second inductor are magnetically coupled to each other, and the second phase shifter includes a second capacitor connected in series between the common port and the second port, and a coupling between the common port and the second capacitor.
  • a third inductor connected between the common port side end and the ground; and a fourth inductor connected between the second port and the second port side end of the second capacitor and the ground. and an inductor, wherein the third inductor and the fourth inductor are magnetically coupled to each other.
  • phase shift amount phase fluctuation amount
  • a communication device includes a high frequency circuit, an antenna connected to the high frequency circuit, and the distributor between the high frequency circuit and the antenna.
  • a splitter in which isolation is ensured over a wide band and a communication device including the splitter are obtained.
  • FIG. 1 is a circuit diagram of a distributor 101A according to the first embodiment.
  • FIG. 2 is a circuit diagram of another distributor 101B according to the first embodiment.
  • FIG. 3 is a circuit diagram of the distributor 102 according to the second embodiment.
  • FIG. 4 is a see-through perspective view showing the internal configuration of the distributor 102.
  • FIG. 5 is an exploded plan view of the distributor 102.
  • FIG. A in FIG. 6 is a diagram showing frequency characteristics of isolation between the first port P1 and the second port P2 of the distributor 102 of this embodiment.
  • B in FIG. 6 is a diagram showing frequency characteristics of isolation between the first port P1 and the second port P2 of the distributor as a comparative example.
  • FIG. 7 is a circuit diagram of the distributor 103 according to the third embodiment.
  • FIG. 8 is a circuit diagram of the distributor 104 according to the fourth embodiment.
  • FIG. 9 is a block diagram of a communication device 201 according to the fifth embodiment.
  • FIG. 10 is a circuit diagram of a Wilkinson divider.
  • FIG. 11 is a circuit diagram of a divider in which the transmission lines TL1 and TL2 of the Wilkinson type divider shown in FIG. 10 are replaced with LC circuits LC1 and LC2.
  • FIG. 1 is a circuit diagram of a distributor 101A according to the first embodiment.
  • the distributor 101A has a common port P0, a first port P1 and a second port P2, and distributes a signal input to the common port P0 to the first port P1 and the second port P2. Also, the signals input to the first port P1 and the second port P2 are combined into the common port P0.
  • the common port P0 is connected to the common signal line SL0, the first port P1 is connected to the first signal line SL1, and the second port P2 is connected to the second signal line SL2.
  • the resistive elements enclosed in rectangles represent the characteristic impedance of the line. Each of these is, for example, 50 ⁇ . It should be noted that the resistive elements surrounded by rectangles are not essential constituent elements of the distributor 101A, but are shown to show the characteristic impedance at each port.
  • the distributor 101A includes a first phase shifter 11 connected between the common port P0 and the first port P1, and a second phase shifter 12 connected between the common port P0 and the second port P2. , provided.
  • Z0 represents the characteristic impedance of the line connected to the first port P1 and the second port P2
  • the impedance of the resistance element R0 is 2Zo (eg, 100 ⁇ ).
  • the first phase shifter 11 includes a first capacitor C1 connected in series between the common port P0 and the first port P1, and between the common port P0 and the end of the first capacitor C1 on the common port P0 side and the ground. and a second inductor L2 connected between the first port P1 and the first port P1 side end of the first capacitor C1 and the ground, wherein the first inductor and The second inductor is summatively connected. Note that the state in which the first inductor and the second inductor are sum-connected is a connection state in which the directions of the magnetic fields generated by the first inductor and the second inductor are the same.
  • the second phase shifter 12 includes a second capacitor C2 connected in series between the common port P0 and the second port P2, a common port P0 side end of the common port P0 and the second capacitor C2, and the ground. and a fourth inductor L4 connected between a point between the second port P2 and the second capacitor C2 and ground, wherein the third inductor and The fourth inductor is summatively connected.
  • the first inductor L1 and the second inductor L2 are magnetically coupled with a coupling coefficient k12, and the first inductor L1 and the second inductor L2 are additively connected.
  • the third inductor L3 and the fourth inductor L4 are magnetically coupled with a coupling coefficient k34, and the third inductor L3 and the fourth inductor L4 are additively connected.
  • the frequency dependence of the phase shift amount is small. That is, phase and impedance conversion with a small amount of variation is performed over a wide band.
  • the third inductor L3 and the fourth inductor L4 form a transformer, the frequency dependence of the phase shift amount is small, and phase and impedance conversion is performed over a wide band.
  • the first phase shifter 11 and the second phase shifter 12 each rotate the phase by 90 degrees at a predetermined frequency.
  • the potential generated across the resistance element R0 between the first port P1 and the second port P2 passes through the 0-degree voltage generated across the resistance element R0 and the first phase shifter 11 and the second phase shifter 12. 180-degree voltage propagating through the 180-degree voltage, the isolation characteristic between the first port P1 and the second port P2 is improved.
  • the frequency dependence of the phase shift amounts of the first phase shifter 11 and the second phase shifter 12 is small, so isolation characteristics can be improved over a wide band.
  • FIG. 2 is a circuit diagram of another distributor 101B according to the first embodiment.
  • This distributor 101B has a common port P0, a first port P1 and a second port P2, and distributes a signal input to the common port P0 to the first port P1 and the second port P2. Also, the signals input to the first port P1 and the second port P2 are combined to the common port P0.
  • the common port P0 is connected to the common signal line SL0, the first port P1 is connected to the first signal line SL1, and the second port P2 is connected to the second signal line SL2.
  • the resistive elements enclosed in rectangles represent the characteristic impedance of the line. These are each 50 ⁇ , for example, and are not essential constituent elements of the distributor 101B as in FIG.
  • the distributor 101B includes a first phase shifter 11 connected between the common port P0 and the first port P1, and a second phase shifter 12 connected between the common port P0 and the second port P2. , provided.
  • the first phase shifter 11 includes a first capacitor C1 connected in series between the common port P0 and the first port P1, and between the common port P0 and the end of the first capacitor C1 on the common port P0 side and the ground. and a second inductor L2 connected between the first port P1 and the first port P1 side end of the first capacitor C1 and the ground.
  • a capacitor C11 is a circuit element representing a parasitic capacitance component generated between the first inductor L1 and the second inductor L2 in the transformer configured by the first inductor L1 and the second inductor L2.
  • the second phase shifter 12 includes a second capacitor C2 connected in series between the common port P0 and the second port P2, a common port P0 side end of the common port P0 and the second capacitor C2, and the ground. and a fourth inductor L4 connected between the second port P2 and the second port P2 side end of the second capacitor C2 and the ground.
  • a capacitor C12 is a circuit element representing a parasitic capacitance component generated between the third inductor L3 and the fourth inductor L4 in the transformer composed of the third inductor L3 and the fourth inductor L4.
  • a distributor 101B shown in FIG. 2 includes an LC circuit 10 in contrast to the distributor 101A shown in FIG.
  • a Wilkinson type divider may have a ⁇ /4 line on the input side in order to match the impedance on the input side.
  • the LC circuit 10 shown in FIG. It is a circuit converted into a circuit. Isolation characteristics are improved by matching the impedance with the impedance matching circuit of the LC circuit.
  • FIG. 2 shows an example in which the capacitor C11 connected between the first signal line SL1 and the ground is constituted by the parasitic capacitance of the transformer formed by the first inductor L1 and the second inductor L2.
  • a capacitor may be provided separately from the transformer.
  • the capacitor C12 connected between the second signal line SL2 and the ground is configured by the parasitic capacitance of the transformer by the third inductor L3 and the fourth inductor L4. may be provided.
  • the capacitances of the capacitors C11 and C12 allow fine adjustment of the distribution ratio of the signal distributed to the first port P1 and the second port P2. You may adjust the output balance of the signal to the 2nd port P2.
  • the first inductor L1 and the second inductor L2 are sum-connected, and the third inductor L3 and the fourth inductor L4 are sum-connected.
  • the first inductor L1 and the second inductor L2 may be differentially connected, and the third inductor L3 and the fourth inductor L4 may be differentially connected.
  • the differential connection of the inductors means a connection state in which the directions of the magnetic fields generated by the inductors are opposite to each other.
  • the second embodiment exemplifies a distributor in which the number of inductors forming a phase shifter is reduced.
  • FIG. 3 is a circuit diagram of the distributor 102 according to the second embodiment.
  • the distributor 102 has a common port P0, a first port P1 and a second port P2, and distributes a signal input to the common port P0 to the first port P1 and the second port P2. Also, the signals input to the first port P1 and the second port P2 are combined into the common port P0.
  • the common port P0 is connected to the common signal line SL0
  • the first port P1 is connected to the first signal line SL1
  • the second port P2 is connected to the second signal line SL2.
  • resistive elements enclosed in rectangles represent the characteristic impedance of the line, and are not essential components of the distributor 102 .
  • the distributor 102 includes a first phase shifter 11 connected between the common port P0 and the first port P1, and a second phase shifter 12 connected between the common port P0 and the second port P2. , provided.
  • the first phase shifter 11 includes a first capacitor C1 connected in series between the common port P0 and the first port P1, and between the common port P0 and the end of the first capacitor C1 on the common port P0 side and the ground. and a second inductor L2 connected between the first port P1 and the first port P1 side end of the first capacitor C1 and the ground.
  • a capacitor C11 is a circuit element representing a parasitic capacitance component generated in a transformer composed of an inductor L13 and a second inductor L2.
  • the second phase shifter 12 includes a second capacitor C2 connected in series between the common port P0 and the second port P2, a common port P0 side end of the common port P0 and the second capacitor C2, and the ground. and a fourth inductor L4 connected between the second port P2 and the second port P2 side end of the second capacitor C2 and the ground.
  • a capacitor C12 is a circuit element representing a parasitic capacitance component generated in a transformer composed of an inductor L13 and a fourth inductor L4.
  • the inductor L13 serves both as the first inductor and the third inductor according to the present invention.
  • the inductor L13 and the second inductor L2 are magnetically coupled with a coupling coefficient k12, and the inductor L13 and the second inductor L2 are additively connected.
  • the inductor L13 and the fourth inductor L4 are magnetically coupled with a coupling coefficient k34, and the inductor L13 and the fourth inductor L4 are additively connected.
  • the inductor L13 serves as both the first inductor and the third inductor as in this embodiment, the number of inductors is reduced, and the coupling between the inductor L13 and the second inductor L2 and the coupling between the inductor L13 and the fourth inductor L4 are reduced. It becomes easy to adjust the coupling of
  • FIG. 4 is a see-through perspective view showing the internal configuration of the distributor 102.
  • This distributor 102 is a laminate formed by laminating a plurality of dielectric layers. Terminals for realizing ports P0, P1, P2 and GND are exposed on the bottom surface of this laminate. Inside the laminate, inductors L2, L13, L4, capacitors C0, C1, C2, etc. are formed by conductor patterns formed on the main surface of each dielectric layer using a metal such as Ag or Cu.
  • each terminal formed on the bottom surface of the laminate is electrically connected to a side electrode formed on the side surface of the laminate.
  • the mounting area can be increased, so that the mounting strength can be improved.
  • electrodes are formed on the side and bottom surfaces of the laminate, but no electrode is formed on the top surface of the laminate. With such a structure, the spread of the magnetic field generated by the inductor arranged inside the laminate is not disturbed by the electrode on the top surface of the laminate, and the characteristics such as the Q value of the inductor can be improved.
  • FIG. 5 is an exploded plan view showing the conductor pattern of each dielectric layer that constitutes the distributor 102.
  • the S1 layer is the bottom layer
  • the S12 layer is the top layer among the layers in which the conductor patterns are formed. Illustrations of layers above the S12 layer are omitted. Terminals T0, T1, T2 and GND are formed on the lower surface of the S1 layer. Electrodes of the capacitor C0 are formed in the S2 layer and the S3 layer. A conductor pattern of the inductor L0 is formed on the S4 to S9 layers. Electrodes of the capacitor C1 and the capacitor C2 are formed in the S10 layer and the S11 layer.
  • Conductor patterns of the inductor L2 are formed on the S7 and S8 layers, conductor patterns of the inductor L13 are formed on the S9 and S10 layers, and conductor patterns of the inductor L4 are formed on the S11 and S12 layers. It is
  • the distributor 102 is mounted on a separately prepared circuit board or the like by means of soldering or the like by means of terminals forming the ports P0, P1, P2, and GND formed on the lower surface of the S1 layer, and is electrically connected to the circuit board. .
  • the capacitors are arranged on the side closer to the layer to be mounted on the circuit board in the stacking direction of the chip, and the inductors are arranged on the side farther from the circuit board.
  • the inductor conductor pattern of the inductor L13 which is one inductor commonly used in the two transformers included in the distributor 102, is arranged in the lamination direction of the laminate. It is arranged between the inductor conductor pattern of the inductor L2, which is the other side inductor of the transformer, and the inductor conductor pattern of the inductor L4.
  • the conductor pattern of the inductor L2 and the conductor pattern of the inductor L4, which constitute separate transformers, are arranged with the conductor pattern of the inductor L13 interposed therebetween, the magnetic field coupling between the inductors constituting the separate transformers can be reduced. , and the isolation characteristics between the first port P1 and the second port P2 can be improved.
  • the conductor pattern forming the inductor L13 is arranged separately in the S9 layer and the S10 layer, and the conductor pattern for the inductor L2 is formed adjacent to the conductor pattern formed in the S9 layer in the stacking direction.
  • a conductor pattern for the inductor L4 is formed adjacent to the conductor pattern formed on the S10 layer in the stacking direction.
  • the conductor pattern for the inductor L13 is divided into two, and the conductor patterns for the inductor L2 and the inductor L4, which constitute separate transformers, are arranged adjacent to each other. It is possible to improve isolation characteristics between the 1 port P1 and the second port.
  • the conductor pattern of the inductor L13 formed in the S9 layer and the conductor pattern of the inductor L2 formed in the adjacent S8 layer are formed in a spiral shape when viewed from the main surface of the laminate.
  • Conductor patterns are arranged so as to overlap in the line length direction.
  • a in FIG. 6 is a diagram showing frequency characteristics of isolation between the first port P1 and the second port P2 of the distributor 102 of this embodiment.
  • B in FIG. 6 is a diagram showing frequency characteristics of isolation between the first port P1 and the second port P2 of the distributor as a comparative example.
  • This distributor as a comparative example is a distributor that shifts the phase by the LC circuits LC1 and LC2 shown in FIG.
  • the isolation between the first port P1 and the second port P2 is about -21 dB in the 5.6 GHz band, which is the working frequency.
  • the isolation between the first port P1 and the second port P2 is -50 dB in the 5.6 GHz band, which is the frequency band used.
  • high isolation characteristics are obtained.
  • the inductor L13 and the second inductor L2 may be differentially connected, and the inductor L13 and the fourth inductor L4 may be differentially connected.
  • integrally formed as a rectangular parallelepiped element it is easier to design if they are additively connected to each other.
  • the third embodiment exemplifies a distributor having a configuration in which one inductors of two transformers forming a phase shifter are coupled to each other.
  • FIG. 7 is a circuit diagram of the distributor 103 according to the third embodiment.
  • This distributor 103 has a common port P0, a first port P1 and a second port P2, and distributes a signal input to the common port P0 to the first port P1 and the second port P2. Also, the signals input to the first port P1 and the second port P2 are combined to the common port P0.
  • the common port P0 is connected to the common signal line SL0
  • the first port P1 is connected to the first signal line SL1
  • the second port P2 is connected to the second signal line SL2.
  • resistive elements surrounded by rectangles represent the characteristic impedance of the line and are not essential components of the distributor 103 .
  • the distributor 103 includes a first phase shifter 11 connected between the common port P0 and the first port P1, and a second phase shifter 12 connected between the common port P0 and the second port P2. , provided.
  • the first phase shifter 11 has a first capacitor C1, a first inductor L1, a second inductor L2 and a capacitor C11.
  • a first capacitor C1 is connected between the common port P0 and the first port P1, and is connected in parallel with the first inductor L1 and the second inductor L2.
  • a first inductor L1 is connected between the common port P0 and ground.
  • a second inductor L2 is connected between the first port P1 and ground.
  • a capacitor C11 is a circuit element representing a parasitic capacitance component generated in a transformer composed of the first inductor L1 and the second inductor L2.
  • the second phase shifter 12 has a second capacitor C2, a third inductor L3, a fourth inductor L4 and a capacitor C12.
  • a second capacitor C2 is connected between the common port P0 and the second port P2 and is connected in parallel with the third inductor L3 and the fourth inductor L4.
  • a third inductor L3 is connected between the common port P0 and ground.
  • a fourth inductor L4 is connected between the second port P2 and ground.
  • a capacitor C12 is a circuit element representing a parasitic capacitance component generated in a transformer composed of the third inductor L3 and the fourth inductor L4.
  • the first inductor L1 and the second inductor L2 are magnetically coupled with a coupling coefficient k12, and the first inductor L1 and the second inductor L2 are additively connected.
  • the third inductor L3 and the fourth inductor L4 are magnetically coupled with a coupling coefficient k34, and the third inductor L3 and the fourth inductor L4 are additively connected.
  • the first inductor L1 and the third inductor L3 are magnetically coupled with a coupling coefficient k13.
  • the magnetic field coupling between the first inductor L1 and the third inductor L3 becomes a differential connection, thereby generating a mutual inductance M.
  • An inductor M shown in FIG. 7 represents this mutual inductance as a circuit element.
  • an LC circuit 10 is formed by the inductor M and the capacitor C0.
  • phase shifter As shown in this embodiment, mutual inductance generated by coupling one inductor of each of the two transformers forming the phase shifter may be used. This reduces the equivalent series resistance and reduces the passing loss (I.L.).
  • the fourth embodiment exemplifies a distributor that performs distribution with an unequal distribution ratio that includes multiple stages of phase shifters.
  • FIG. 8 is a circuit diagram of the distributor 104 according to the fourth embodiment.
  • the distributor 104 has a common port P0, a first port P1 and a second port P2, and distributes a signal input to the common port P0 to the first port P1 and the second port P2. Also, the signals input to the first port P1 and the second port P2 are combined to the common port P0.
  • the common port P0 is connected to the common signal line SL0
  • the first port P1 is connected to the first signal line SL1
  • the second port P2 is connected to the second signal line SL2.
  • resistive elements surrounded by rectangles represent the characteristic impedance of the line, and are not essential constituent elements of the divider 104 .
  • the distributor 104 includes first phase shifters 11A and 11B connected between the common port P0 and the first port P1, and second phase shifters connected between the common port P0 and the second port P2. 12A and 12B.
  • the first phase shifter 11A includes a first capacitor C1A connected in series between the common port P0 and the first port P1, and between the common port P0 and the end of the first capacitor C1A on the common port P0 side and the ground. and a second inductor L2A connected between the first port P1 and the first port P1 side end of the first capacitor C1A and the ground.
  • a capacitor C11A is a circuit element representing a parasitic capacitance component generated in a transformer composed of a first inductor L1A and a second inductor L2A.
  • Another first phase shifter 11B includes a first capacitor C1B connected in series between the common port P0 and the first port P1, a common port P0 side end of the common port P0 and the first capacitor C1B, and a ground. and a second inductor L2B connected between the first port P1 side end of the first port P1 and the first capacitor C1B and the ground.
  • a capacitor C11B is a circuit element representing a parasitic capacitance component generated in a transformer composed of a first inductor L1B and a second inductor L2B.
  • the second phase shifter 12A includes a second capacitor C2A connected in series between the common port P0 and the second port P2, and between the common port P0 and the common port P0 side end of the second capacitor C2A and the ground. and a fourth inductor L4A connected between the second port P2 and the second port P2 side end of the second capacitor C2A and the ground.
  • a capacitor C12A is a circuit element representing a parasitic capacitance component generated in a transformer configured by the third inductor L3A and the fourth inductor L4A.
  • Another second phase shifter 12B includes a second capacitor C2B connected in series between the common port P0 and the second port P2, a common port P0 side end of the common port P0 and the second capacitor C2B, and the ground. and a fourth inductor L4B connected between the second port P2 and the second port P2 side end of the second capacitor C2B and the ground.
  • a capacitor C12B is a circuit element representing a parasitic capacitance component generated in a transformer configured by the third inductor L3B and the fourth inductor L4B.
  • phase change amount of each phase shifter can be finely set, and the accuracy of phase change in each signal path can be improved.
  • FIG. 9 is a block diagram of a communication device 201 according to the fifth embodiment.
  • This communication device 201 includes a duplexer 20, a switch 21, bandpass filters 22 and 23, a distributor 24, an RFIC 25, a wireless LAN circuit 26, and a filter circuit 27 including switches and BPFs.
  • the wireless LAN circuit 26 corresponds to the "high frequency circuit" according to the present invention.
  • a distributor 24 is provided between the high frequency circuit and the antenna.
  • the RFIC 25 performs communication in each band of low band LB, middle band MB, high band HB, ultra-high band UHB, unlicensed band LTE (LTE-U), and LAA (License Assisted Access).
  • the distributor 24 distributes and combines LTE-U/LAA communication signals and wireless LAN communication signals. As in the example shown above, the communication device 201 having the distributor 24 is obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Filters And Equalizers (AREA)

Abstract

分配器（１０１Ａ）は、共通ポート（Ｐ０）と、第１ポート（Ｐ１）と、第２ポート（Ｐ２）と、共通ポート（Ｐ０）と第１ポート（Ｐ１）との間に接続された第１移相器（１１）と、共通ポート（Ｐ０）と第２ポート（Ｐ２）との間に接続された第２移相器（１２）と、を備える。第１移相器（１１）は、第１キャパシタ（Ｃ１）と、第１インダクタ（Ｌ１）と、第２インダクタ（Ｌ２）と、を有し、第２移相器（１２）は、第２キャパシタ（Ｃ２）と、第３インダクタ（Ｌ３）と、第４インダクタ（Ｌ４）と、を有する。

Description

分配器及び通信装置
　本発明は、共通ポートに入出力される信号を複数のポートへ分配する分配器及びこの分配器を備えた通信装置に関する。
　例えば、携帯電話をはじめとする通信端末装置においては、一般に小型で高アイソレーションの分配器が構成されることが望まれる。
　従来の典型的な分配器として、一般的にウィルキンソン型分配器（Ｗilkinson coupler）が用いられる。特許文献１にはこのウィルキンソン型の分配器が示されている。
　図１０はウィルキンソン型分配器の回路図である。この分配器は、伝送線路ＴＬ１，ＴＬ２と抵抗素子Ｒ０とで構成されている。この分配器は、共通ポートＰ０に入力される信号を第１ポートＰ１及び第２ポートＰ２に等分配する。または、第１ポートＰ１に入力される信号と第２ポートＰ２に入力される信号を合成して共通ポートＰ０へ出力する。
　共通ポートＰ０、第１ポートＰ１及び第２ポートＰ２のインピーダンスをＺ０で表すと、伝送線路ＴＬ１，ＴＬ２は、特性インピーダンスが√２Ｚｏの１／４波長の伝送線路であり、抵抗素子Ｒ０のインピーダンスは２Ｚｏである。第１ポートＰ１と第２ポートＰ２との間で抵抗素子Ｒ０の両端に生じる電位は、抵抗素子Ｒ０に流れる０ｄｅｇの電圧と伝送線路ＴＬ１，ＴＬ２を経由して伝搬する１８０ｄｅｇの電圧とで打ち消されるので、第１ポートＰ１と第２ポートＰ２とはアイソレーションされる。
　図１１は、図１０に示したウィルキンソン型分配器の伝送線路ＴＬ１，ＴＬ２をＬＣ回路ＬＣ１，ＬＣ２に置換した分配器の回路図である。ＬＣ回路ＬＣ１，ＬＣ２は所定周波数において位相をそれぞれ９０ｄｅｇ回転させるように、インダクタンス及びキャパシタンスが定められている。
特表２０１７－５３４２２８号公報
　図１０に示したように伝送線路ＴＬ１，ＴＬ２を用いる分配器においては、伝送線路ＴＬ１，ＴＬ２を形成するための大きなスペースを要する。また、伝送線路の線路長は所定の中心周波数においてλ／４であるので、その所定の中心周波数からずれるほど位相回転量がずれる。そのため、広帯域に亘って高いアイソレーションを得ることができない。
　一方、図１１に示したようにＬＣ回路で移相回路を構成すると、ＬＣ回路ＬＣ１，ＬＣ２の周波数－移相特性により、中心周波数からずれるとアイソレーションが劣化する。
　本発明の目的は、広帯域に亘ってアイソレーションが確保された分配器及びそれを備えた通信装置を提供することにある。
（１）本発明の分配器は、共通ポートと、第１ポートと、第２ポートと、前記共通ポートと前記第１ポートとの間に接続された第１移相器と、前記共通ポートと前記第２ポートとの間に接続された第２移相器と、を備える。そして、前記第１移相器は、前記共通ポートと前記第１ポートとの間に直列接続された第１キャパシタと、前記共通ポートと前記第１キャパシタの前記共通ポート側端部と前記グランドとの間に接続された第１インダクタと、前記第１ポートと前記第１キャパシタの前記第１ポート側端部と前記グランドとの間に接続された第２インダクタと、を有し、前記第１インダクタと前記第２インダクタは互いに磁界結合し、前記第２移相器は、前記共通ポートと前記第２ポートとの間に直列接続された第２キャパシタと、前記共通ポートと前記第２キャパシタの前記共通ポート側端部と前記グランドとの間に接続された第３インダクタと、前記第２ポートと前記第２キャパシタの前記第２ポート側端部と前記グランドとの間に接続された第４インダクタと、を有し、前記第３インダクタと前記第４インダクタは互いに磁界結合する、ことを特徴とする。
　この構成により、第１移相器及び第２移相器の、移相量（位相の変動量）の周波数依存性を小さくでき、広帯域に亘って所定の移相量を保つことができる。
（２）本発明の通信装置は、高周波回路と、当該高周波回路に接続されるアンテナとを備え、前記高周波回路と前記アンテナとの間に、前記分配器を備える。
　本発明によれば、広帯域に亘ってアイソレーションが確保された分配器及びそれを備えた通信装置が得られる。
図１は第１の実施形態に係る分配器１０１Ａの回路図である。 図２は第１の実施形態に係る別の分配器１０１Ｂの回路図である。 図３は第２の実施形態に係る分配器１０２の回路図である。 図４は分配器１０２の内部構成を表す透視斜視図である。 図５は分配器１０２の分解平面図である。 図６中のＡは本実施形態の分配器１０２の第１ポートＰ１と第２ポートＰ２とのアイソレーションの周波数特性を示す図である。図６中のＢは比較例としての分配器の第１ポートＰ１と第２ポートＰ２とのアイソレーションの周波数特性を示す図である。 図７は第３の実施形態に係る分配器１０３の回路図である。 図８は第４の実施形態に係る分配器１０４の回路図である。 図９は第５の実施形態に係る通信装置２０１のブロック図である。 図１０はウィルキンソン型分配器の回路図である。 図１１は、図１０に示したウィルキンソン型の分配器の伝送線路ＴＬ１，ＴＬ２をＬＣ回路ＬＣ１，ＬＣ２に置換した分配器の回路図である。
　以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付す。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点について説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第１の実施形態》
　図１は第１の実施形態に係る分配器１０１Ａの回路図である。分配器１０１Ａは、共通ポートＰ０、第１ポートＰ１及び第２ポートＰ２を備え、共通ポートＰ０に入力される信号を第１ポートＰ１及び第２ポートＰ２に分配する。また、第１ポートＰ１及び第２ポートＰ２に入力される信号を共通ポートＰ０へ合成する。
　共通ポートＰ０は共通信号ラインＳＬ０に接続され、第１ポートＰ１は第１信号ラインＳＬ１に接続され、第２ポートＰ２は第２信号ラインＳＬ２に接続されている。
　図１において、矩形で囲んだ抵抗素子は線路の特性インピーダンスを表している。これらはそれぞれ例えば５０Ωである。なお、矩形で囲んだ抵抗素子は、分配器１０１Ａとしては必須の構成要素では無く、各ポートでの特性インピーダンスを示すために記載しているものである。
　分配器１０１Ａは、共通ポートＰ０と第１ポートＰ１との間に接続された第１移相器１１と、共通ポートＰ０と第２ポートＰ２との間に接続された第２移相器１２と、を備える。第１ポートＰ１及び第２ポートＰ２に接続される線路の特性インピーダンスをＺ０で表すと、抵抗素子Ｒ０のインピーダンスは２Ｚｏ（例えば１００Ω）である。
　第１移相器１１は、共通ポートＰ０と第１ポートＰ１との間に直列接続された第１キャパシタＣ１と、共通ポートＰ０と第１キャパシタＣ１の共通ポートＰ０側端部とグランドとの間に接続された第１インダクタＬ１と、第１ポートＰ１と第１キャパシタＣ１の第１ポートＰ１側端部とグランドとの間に接続された第２インダクタＬ２と、を有し、第１インダクタと第２インダクタは和動接続されている。なお、第１インダクタと第２インダクタが和動接続されている状態とは、第１インダクタと第２インダクタとで発生する磁界の向きが同じ方向になる構成をしている接続状態である。
　同様に、第２移相器１２は、共通ポートＰ０と第２ポートＰ２との間に直列接続された第２キャパシタＣ２と、共通ポートＰ０と第２キャパシタＣ２の共通ポートＰ０側端部とグランドとの間に接続された第３インダクタＬ３と、第２ポートＰ２と第２キャパシタＣ２との間の点とグランドとの間に接続された第４インダクタＬ４と、を有し、第３インダクタと第４インダクタは和動接続されている。
　第１インダクタＬ１と第２インダクタＬ２とは結合係数ｋ１２で磁界結合し、第１インダクタＬ１と第２インダクタＬ２とは和動接続されている。第３インダクタＬ３と第４インダクタＬ４とは結合係数ｋ３４で磁界結合し、第３インダクタＬ３と第４インダクタＬ４とは和動接続されている。
　第１インダクタＬ１と第２インダクタＬ２とはトランスを構成するので、移相量の周波数依存性は小さい。つまり、広帯域に亘って変動量の少ない位相及びインピーダンス変換が行われる。同様に、第３インダクタＬ３と第４インダクタＬ４とはトランスを構成するので、移相量の周波数依存性が小さく、広帯域に亘って位相及びインピーダンス変換が行われる。
　各素子の値は例えば次のとおりである。
　Ｌ１：４．４ｎＨ
　Ｌ２：３．２ｎＨ
　Ｃ１：０．１５ｐＦ
　Ｃ２：０．１５ｐＦ
　第１移相器１１及び第２移相器１２は所定周波数において位相をそれぞれ９０度回転させる。第１ポートＰ１と第２ポートＰ２との間で抵抗素子Ｒ０の両端に生じる電位は、抵抗素子Ｒ０に生じる０度の電圧と、第１移相器１１及び第２移相器１２を経由して伝搬する１８０度の電圧とで打ち消されるので、第１ポートＰ１と第２ポートＰ２とのアイソレーション特性が向上する。
　上述のとおり、第１移相器１１及び第２移相器１２の移相量の周波数依存性は小さいので、広帯域に亘ってアイソレーション特性を向上できる。
　図２は第１の実施形態に係る別の分配器１０１Ｂの回路図である。この分配器１０１Ｂは共通ポートＰ０、第１ポートＰ１及び第２ポートＰ２を備え、共通ポートＰ０に入力される信号を第１ポートＰ１及び第２ポートＰ２に分配する。また、第１ポートＰ１及び第２ポートＰ２に入力される信号を共通ポートＰ０へ合成する。
　共通ポートＰ０は共通信号ラインＳＬ０に接続され、第１ポートＰ１は第１信号ラインＳＬ１に接続され、第２ポートＰ２は第２信号ラインＳＬ２に接続されている。
　図２において、矩形で囲んだ抵抗素子は線路の特性インピーダンスを表している。これらはそれぞれ例えば５０Ωであり、図１と同様に分配器１０１Ｂの必須の構成要素では無い。
　分配器１０１Ｂは、共通ポートＰ０と第１ポートＰ１との間に接続された第１移相器１１と、共通ポートＰ０と第２ポートＰ２との間に接続された第２移相器１２と、を備える。
　第１移相器１１は、共通ポートＰ０と第１ポートＰ１との間に直列接続された第１キャパシタＣ１と、共通ポートＰ０と第１キャパシタＣ１の共通ポートＰ０側端部とグランドとの間に接続された第１インダクタＬ１と、第１ポートＰ１と第１キャパシタＣ１の第１ポートＰ１側端部とグランドとの間に接続された第２インダクタＬ２と、を有する。キャパシタＣ１１は第１インダクタＬ１と第２インダクタＬ２とで構成されるトランスにおいて、第１インダクタと第２インダクタとの間に生じる寄生キャパシタンス成分を回路素子として表したものである。
　同様に、第２移相器１２は、共通ポートＰ０と第２ポートＰ２との間に直列接続された第２キャパシタＣ２と、共通ポートＰ０と第２キャパシタＣ２の共通ポートＰ０側端部とグランドとの間に接続された第３インダクタＬ３と、第２ポートＰ２と第２キャパシタＣ２の第２ポートＰ２側端部とグランドとの間に接続された第４インダクタＬ４と、を有する。キャパシタＣ１２は第３インダクタＬ３と第４インダクタＬ４とで構成されるトランスにおいて、第３インダクタと第４インダクタとの間に生じる寄生キャパシタンス成分を回路素子として表したものである。
　図２に示す分配器１０１Ｂは、図１に示した分配器１０１Ａに対して、ＬＣ回路１０を備えている。
　各素子の値は例えば次のとおりである。
　Ｌ１：３．７ｎＨ
　Ｌ２：３．８ｎＨ
　Ｃ１：０．２ｐＦ
　Ｃ２：０．２ｐＦ
　Ｌ０：０．７ｎＨ
　Ｃ０：０．４ｐＦ
　Ｃ１１：０．１ｐＦ
　Ｃ１２：０．１ｐＦ
　ウィルキンソン型分配器は、入力側のインピーダンス整合をとるために、λ／４長の線路を入力側に設ける場合があるが、図２に示すＬＣ回路１０は、上記λ／４長の線路をＬＣ回路に変換した回路である。このＬＣ回路によるインピーダンス整合回路でインピーダンス整合をとることによって、アイソレーション特性が向上する。
　なお、図２に示した例では、第１信号ラインＳＬ１とグランドとの間に接続されるキャパシタＣ１１を、第１インダクタＬ１と第２インダクタＬ２によるトランスの寄生キャパシタンスで構成した例を示したが、トランスとは別にキャパシタを設けてもよい。同様に、第２信号ラインＳＬ２とグランドとの間に接続されるキャパシタＣ１２を、第３インダクタＬ３と第４インダクタＬ４によるトランスの寄生キャパシタンスで構成した例を示したが、トランスとは別にキャパシタを設けてもよい。これらのことは以降に示す他の実施形態についても同様である。
　キャパシタＣ１１，Ｃ１２は、それらのキャパシタンスによって、第１ポートＰ１と第２ポートＰ２に分配される信号の分配比を微調整することができるので、キャパシタＣ１１，Ｃ１２のキャパシタンスによって、第１ポートＰ１と第２ポートＰ２への信号の出力バランスを調整してもよい。
　以上に示した実施形態では、第１インダクタＬ１と第２インダクタＬ２とが和動接続されていて、第３インダクタＬ３と第４インダクタＬ４とが和動接続されている例を示したが、第１インダクタＬ１と第２インダクタＬ２とが差動接続されていて、第３インダクタＬ３と第４インダクタＬ４とが差動接続されていてもよい。このことは以降に示す実施形態においても同様である。なお、インダクタ同士が差動接続されるとは、各インダクタで発生する磁界の向きが逆になる構成をしている接続状態である。
《第２の実施形態》
　第２の実施形態では、移相器を構成するインダクタの数を削減した分配器について例示する。
　図３は第２の実施形態に係る分配器１０２の回路図である。この分配器１０２は共通ポートＰ０、第１ポートＰ１及び第２ポートＰ２を備え、共通ポートＰ０に入力される信号を第１ポートＰ１及び第２ポートＰ２に分配する。また、第１ポートＰ１及び第２ポートＰ２に入力される信号を共通ポートＰ０へ合成する。
　共通ポートＰ０は共通信号ラインＳＬ０に接続され、第１ポートＰ１は第１信号ラインＳＬ１に接続され、第２ポートＰ２は第２信号ラインＳＬ２に接続されている。図３において、矩形で囲んだ抵抗素子は線路の特性インピーダンスを表しており、分配器１０２の必須の構成要素では無い。
　分配器１０２は、共通ポートＰ０と第１ポートＰ１との間に接続された第１移相器１１と、共通ポートＰ０と第２ポートＰ２との間に接続された第２移相器１２と、を備える。
　第１移相器１１は、共通ポートＰ０と第１ポートＰ１との間に直列接続された第１キャパシタＣ１と、共通ポートＰ０と第１キャパシタＣ１の共通ポートＰ０側端部とグランドとの間に接続されたインダクタＬ１３と、第１ポートＰ１と第１キャパシタＣ１の第１ポートＰ１側端部の点とグランドとの間に接続された第２インダクタＬ２と、を有する。キャパシタＣ１１はインダクタＬ１３と第２インダクタＬ２とで構成されるトランスに生じる寄生キャパシタンス成分を回路素子として表したものである。
　同様に、第２移相器１２は、共通ポートＰ０と第２ポートＰ２との間に直列接続された第２キャパシタＣ２と、共通ポートＰ０と第２キャパシタＣ２の共通ポートＰ０側端部とグランドとの間に接続されたインダクタＬ１３と、第２ポートＰ２と第２キャパシタＣ２の第２ポートＰ２側端部とグランドとの間に接続された第４インダクタＬ４と、を有する。キャパシタＣ１２はインダクタＬ１３と第４インダクタＬ４とで構成されるトランスに生じる寄生キャパシタンス成分を回路素子として表したものである。
　この分配器１０２において、インダクタＬ１３は本発明に係る第１インダクタと第３インダクタとを兼ねる。インダクタＬ１３と第２インダクタＬ２とは結合係数ｋ１２で磁界結合し、インダクタＬ１３と第２インダクタＬ２とは和動接続されている。インダクタＬ１３と第４インダクタＬ４とは結合係数ｋ３４で磁界結合し、インダクタＬ１３と第４インダクタＬ４とは和動接続されている。
　本実施形態のように、インダクタＬ１３が第１インダクタと第３インダクタとを兼ねることにより、インダクタの数が削減され、インダクタＬ１３と第２インダクタＬ２との結合、及びインダクタＬ１３と第４インダクタＬ４との結合の調整が容易となる。
　図４は分配器１０２の内部構成を表す透視斜視図である。この分配器１０２は、複数の誘電体層を積層して形成した積層体である。この積層体の底面にはポートＰ０，Ｐ１，Ｐ２，ＧＮＤを実現する端子が露出している。積層体の内部には、各誘電体層の主面上にＡｇやＣｕなどの金属を用いて形成した導体パターンによりインダクタＬ２，Ｌ１３，Ｌ４、キャパシタＣ０，Ｃ１，Ｃ２等が形成されている。
　また、図４に示す分配器では、積層体の底面に形成した各端子は、積層体の側面に形成した側面電極と電気的に接続されている。このような構造にすることにより、分配器１０２を別に用意する回路基板などにハンダ付けなどで実装した際、実装面積を大きくできるため、実装強度を向上することができる。また、積層体の側面と底面に電極を形成しているが、積層体の天面には電極を形成していない。このような構造により、積層体内部に配置したインダクタで発生する磁界の広がりが積層体天面の電極で乱されることが無くなり、インダクタのＱ値などの特性を向上することができる。
　図５は分配器１０２を構成する各誘電体層の導体パターンを示す分解平面図である。図５においてＳ１層は最下面の層であり、Ｓ１２層は、導体パターンが形成されている層のうちの最上面の層である。このＳ１２層より上部にある層については図示を省略している。Ｓ１層の下面には端子Ｔ０，Ｔ１，Ｔ２，ＧＮＤが形成されている。Ｓ２層とＳ３層にはキャパシタＣ０の電極が形成されている。Ｓ４層からＳ９層にはインダクタＬ０の導体パターンが形成されている。Ｓ１０層とＳ１１層にはキャパシタＣ１及びキャパシタＣ２の電極が形成されている。Ｓ７層とＳ８層にはインダクタＬ２の導体パターンが形成されていて、Ｓ９層とＳ１０層にはインダクタＬ１３の導体パターンが形成されていて、Ｓ１１層とＳ１２層にはインダクタＬ４の導体パターンが形成されている。
　分配器１０２は、Ｓ１層の下面に形成したポートＰ０，Ｐ１，Ｐ２，ＧＮＤを実現する端子により、別に用意される回路基板などにハンダなどで実装し、回路基板と電気的に導通接続される。また、図５のように、分配器１０２では、そのチップの積層方向において回路基板に実装する層に近い側にキャパシタを配置し、回路基板から遠い側にインダクタを配置している。このような構成により、インダクタで発生する磁界が分配器１０２内部のキャパシタ電極や、回路基板に形成されるグランド電極などで乱されることが無くなり、インダクタとしての特性劣化を低減することができる。
　また、図４と図５から分かるように、分配器１０２に含まれる２つのトランスに共通して使用される一方側のインダクタであるインダクタＬ１３のインダクタ用導体パターンは、積層体の積層方向において各トランスを構成する他方側のインダクタであるインダクタＬ２のインダクタ用導体パターンと、インダクタＬ４のインダクタ用導体パターンとの間に配置されている。このような構成により、インダクタＬ１３とインダクタＬ２との磁界結合およびインダクタＬ１３とインダクタＬ４との磁界結合を強められる。また、それぞれ別のトランスを構成するインダクタＬ２の導体パターンとインダクタＬ４の導体パターンが、インダクタＬ１３の導体パターンを挟んで配置されるため、別のトランスを構成するインダクタ間の磁界結合を低減することができ、第１ポートＰ１と第２ポートＰ２との間のアイソレーション特性を向上することができる。
　また、インダクタＬ１３を構成する導体パターンは、Ｓ９層とＳ１０層とに分かれて配置され、Ｓ９層に形成された導体パターンの積層方向において隣接してインダクタＬ２用の導体パターンが形成されている。また、Ｓ１０層に形成された導体パターンの積層方向において隣接してインダクタＬ４用の導体パターンが形成されている。このように、インダクタＬ１３用の導体パターンが２つに分かれ、それぞれに別のトランスを構成するインダクタＬ２とインダクタＬ４の導体パターンが隣接配置されるので、トランスとしての磁界結合を強くできるとともに、第１ポートＰ１と第２ポートとの間のアイソレーション特性を向上することができる。
　図５において、Ｓ９層に形成したインダクタＬ１３の導体パターンと、それに隣接するＳ８層に形成したインダクタＬ２の導体パターンとは、積層体の主面から平面視してスパイラル状に形成され、それらの導体パターンがその線路長方向において重なるように配置されている。このようにトランスを構成するインダクタの導体パターン同士が重なるように配置されることで、各インダクタに発生する磁界が結合しやすくなり、トランスとしての磁界結合を強くできる。
　図６中のＡは本実施形態の分配器１０２の第１ポートＰ１と第２ポートＰ２とのアイソレーションの周波数特性を示す図である。図６中のＢは比較例としての分配器の第１ポートＰ１と第２ポートＰ２とのアイソレーションの周波数特性を示す図である。この比較例としての分配器は図１１に示したＬＣ回路ＬＣ１，ＬＣ２で移相を行う分配器である。この比較例としての分配器では、使用周波数である５．６ＧＨｚ帯において第１ポートＰ１と第２ポートＰ２とのアイソレーションは－２１ｄＢ程度である。一方、本実施形態の分配器１０２では、使用周波数帯である５．６ＧＨｚ帯において第１ポートＰ１と第２ポートＰ２とのアイソレーションは－５０ｄＢである。このように、本実施形態によれば、高アイソレーション特性が得られる。
　第１の実施形態で記述したとおり、インダクタＬ１３と第２インダクタＬ２とが差動接続されていて、インダクタＬ１３と第４インダクタＬ４とが差動接続されていてもよいが、この分配器１０２を直方体の素子として一体形成する場合には、互いに和動接続されている方が、設計が容易である。
《第３の実施形態》
　第３の実施形態では、移相器を構成する２つのトランスのそれぞれの一方のインダクタ同士が結合する構成の分配器について例示する。
　図７は第３の実施形態に係る分配器１０３の回路図である。この分配器１０３は共通ポートＰ０、第１ポートＰ１及び第２ポートＰ２を備え、共通ポートＰ０に入力される信号を第１ポートＰ１及び第２ポートＰ２に分配する。また、第１ポートＰ１及び第２ポートＰ２に入力される信号を共通ポートＰ０へ合成する。
　共通ポートＰ０は共通信号ラインＳＬ０に接続され、第１ポートＰ１は第１信号ラインＳＬ１に接続され、第２ポートＰ２は第２信号ラインＳＬ２に接続されている。図７において、矩形で囲んだ抵抗素子は線路の特性インピーダンスを表しており、分配器１０３の必須の構成要素では無い。
　分配器１０３は、共通ポートＰ０と第１ポートＰ１との間に接続された第１移相器１１と、共通ポートＰ０と第２ポートＰ２との間に接続された第２移相器１２と、を備える。
　第１移相器１１は、第１キャパシタＣ１、第１インダクタＬ１、第２インダクタＬ２及びキャパシタＣ１１を有する。第１キャパシタＣ１は、共通ポートＰ０と第１ポートＰ１との間に接続され、第１インダクタＬ１および第2インダクタＬ２に並列接続されている。第１インダクタＬ１は、共通ポートＰ０とグランドとの間に接続されている。第２インダクタＬ２は、第１ポートＰ１とグランドとの間に接続されている。キャパシタＣ１１は第１インダクタＬ１と第２インダクタＬ２とで構成されるトランスに生じる寄生キャパシタンス成分を回路素子として表したものである。
　同様に、第２移相器１２は、第２キャパシタＣ２、第３インダクタＬ３、第４インダクタＬ４及びキャパシタＣ１２を有する。第２キャパシタＣ２は、共通ポートＰ０と第２ポートＰ２との間に接続されて、第３インダクタＬ３および第４インダクタＬ４に並列接続されている。第３インダクタＬ３は、共通ポートＰ０とグランドとの間に接続されている。第４インダクタＬ４は、第２ポートＰ２とグランドとの間に接続されている。キャパシタＣ１２は第３インダクタＬ３と第４インダクタＬ４とで構成されるトランスに生じる寄生キャパシタンス成分を回路素子として表したものである。
　第１インダクタＬ１と第２インダクタＬ２とは結合係数ｋ１２で磁界結合し、第１インダクタＬ１と第２インダクタＬ２とは和動接続されている。第３インダクタＬ３と第４インダクタＬ４とは結合係数ｋ３４で磁界結合し、第３インダクタＬ３と第４インダクタＬ４とは和動接続されている。第１インダクタＬ１と第３インダクタＬ３とは結合係数ｋ１３で磁界結合する。この第１インダクタＬ１と第３インダクタＬ３との磁界結合は差動接続になり、それによって相互インダクタンスＭが生じる。図７中に示すインダクタＭはこの相互インダクタンスを回路素子として表したものである。分配器１０３においてはこのインダクタＭとキャパシタＣ０とでＬＣ回路１０が構成されている。
　本実施形態で示すように、移相器を構成する２つのトランスのそれぞれの一方のインダクタ同士が結合することによって生じる相互インダクタンスを利用してもよい。このことにより、等価直列抵抗が削減され、通過損失（I.L.）を低減できる。
《第４の実施形態》
　第４の実施形態では、複数段の移相器を備える不等分配比で分配を行う分配器について例示する。
　図８は第４の実施形態に係る分配器１０４の回路図である。この分配器１０４は共通ポートＰ０、第１ポートＰ１及び第２ポートＰ２を備え、共通ポートＰ０に入力される信号を第１ポートＰ１及び第２ポートＰ２に分配する。また、第１ポートＰ１及び第２ポートＰ２に入力される信号を共通ポートＰ０へ合成する。
　共通ポートＰ０は共通信号ラインＳＬ０に接続され、第１ポートＰ１は第１信号ラインＳＬ１に接続され、第２ポートＰ２は第２信号ラインＳＬ２に接続されている。図８において、矩形で囲んだ抵抗素子は線路の特性インピーダンスを表しており、分配器１０４の必須の構成要素では無い。
　分配器１０４は、共通ポートＰ０と第１ポートＰ１との間に接続された第１移相器１１Ａ，１１Ｂと、共通ポートＰ０と第２ポートＰ２との間に接続された第２移相器１２Ａ，１２Ｂと、を備える。
　第１移相器１１Ａは、共通ポートＰ０と第１ポートＰ１との間に直列接続された第１キャパシタＣ１Ａと、共通ポートＰ０と第１キャパシタＣ１Ａの共通ポートＰ０側端部とグランドとの間に接続された第１インダクタＬ１Ａと、第１ポートＰ１と第１キャパシタＣ１Ａの第１ポートＰ１側端部とグランドとの間に接続された第２インダクタＬ２Ａと、を有する。キャパシタＣ１１Ａは第１インダクタＬ１Ａと第２インダクタＬ２Ａとで構成されるトランスに生じる寄生キャパシタンス成分を回路素子として表したものである。
　別の第１移相器１１Ｂは、共通ポートＰ０と第１ポートＰ１との間に直列接続された第１キャパシタＣ１Ｂと、共通ポートＰ０と第１キャパシタＣ１Ｂの共通ポートＰ０側端部とグランドとの間に接続された第１インダクタＬ１Ｂと、第１ポートＰ１と第１キャパシタＣ１Ｂの第１ポートＰ１側端部とグランドとの間に接続された第２インダクタＬ２Ｂと、を有する。キャパシタＣ１１Ｂは第１インダクタＬ１Ｂと第２インダクタＬ２Ｂとで構成されるトランスに生じる寄生キャパシタンス成分を回路素子として表したものである。
　第２移相器１２Ａは、共通ポートＰ０と第２ポートＰ２との間に直列接続された第２キャパシタＣ２Ａと、共通ポートＰ０と第２キャパシタＣ２Ａの共通ポートＰ０側端部とグランドとの間に接続された第３インダクタＬ３Ａと、第２ポートＰ２と第２キャパシタＣ２Ａの第２ポートＰ２側端部とグランドとの間に接続された第４インダクタＬ４Ａと、を有する。キャパシタＣ１２Ａは第３インダクタＬ３Ａと第４インダクタＬ４Ａとで構成されるトランスに生じる寄生キャパシタンス成分を回路素子として表したものである。
　別の第２移相器１２Ｂは、共通ポートＰ０と第２ポートＰ２との間に直列接続された第２キャパシタＣ２Ｂと、共通ポートＰ０と第２キャパシタＣ２Ｂの共通ポートＰ０側端部とグランドとの間に接続された第３インダクタＬ３Ｂと、第２ポートＰ２と第２キャパシタＣ２Ｂの第２ポートＰ２側端部とグランドとの間に接続された第４インダクタＬ４Ｂと、を有する。キャパシタＣ１２Ｂは第３インダクタＬ３Ｂと第４インダクタＬ４Ｂとで構成されるトランスに生じる寄生キャパシタンス成分を回路素子として表したものである。
　本実施形態のように、各信号経路に複数の移相器を配置することで、各移相器の位相変化量を細かく設定でき、各信号経路での位相変化の精度を向上することができる。
《第５の実施形態》
　第５の実施形態では、分配器を備える通信装置について例示する。図９は第５の実施形態に係る通信装置２０１のブロック図である。この通信装置２０１は、デュプレクサ２０、スイッチ２１、バンドパスフィルタ２２，２３、分配器２４、ＲＦＩＣ２５、無線ＬＡＮ用回路２６、スイッチやＢＰＦを含むフィルタ回路２７を備える。図９において、無線ＬＡＮ用回路２６は本発明に係る「高周波回路」に対応する。この高周波回路とアンテナとの間に分配器２４を備える。ＲＦＩＣ２５はローバンドＬＢ、ミドルバンドＭＢ、ハイバンドＨＢ、超ハイバンドＵＨＢ、免許不要帯域でLTE（LTE-U）及びLAA（License Assisted Access）の各帯域の通信を行う。
　分配器２４はLTE-U/LAAの通信信号及び無線LAN用通信信号の分配及び合成を行う。以上に示した例のように、分配器２４を備える通信装置２０１が得られる。
　最後に、上述の各実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。例えば、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
Ｃ０，Ｃ１１，Ｃ１２，Ｃ１１Ａ，Ｃ１１Ｂ，Ｃ１２Ａ，Ｃ１２Ｂ…キャパシタ
Ｃ１，Ｃ１Ａ，Ｃ１Ｂ…第１キャパシタ
Ｃ２，Ｃ２Ａ，Ｃ２Ｂ…第２キャパシタ
ＧＮＤ…グランド端子
Ｌ０，Ｌ１３…インダクタ
Ｌ１，Ｌ１Ａ，Ｌ１Ｂ…第１インダクタ
Ｌ２，Ｌ２Ａ，Ｌ２Ｂ…第２インダクタ
Ｌ３，Ｌ３Ａ，Ｌ３Ｂ…第３インダクタ
Ｌ４，Ｌ４Ａ，Ｌ４Ｂ…第４インダクタ
ＬＣ１，ＬＣ２…ＬＣ回路
Ｍ…インダクタ
Ｐ０…共通ポート
Ｐ１…第１ポート
Ｐ２…第２ポート
Ｒ０…抵抗素子
ＳＬ０…共通信号ライン
ＳＬ１…第１信号ライン
ＳＬ２…第２信号ライン
ＴＬ１，ＴＬ２…伝送線路
１０…ＬＣ回路
１１，１１Ａ，１１Ｂ…第１移相器
１２，１２Ａ，１２Ｂ…第２移相器
２０…デュプレクサ
２１…スイッチ
２２，２３…バンドパスフィルタ
２４…分配器
２５…ＲＦＩＣ
２６…無線ＬＡＮ用回路
２７…フィルタ回路
１０１Ａ，１０１Ｂ，１０２，１０３，１０４…分配器
２０１…通信装置

Claims (7)

  1. 　共通ポートと、
    　第１ポートと、
    　第２ポートと、
    　前記共通ポートと前記第１ポートとの間に接続された第１移相器と、
    　前記共通ポートと前記第２ポートとの間に接続された第２移相器と、
    　を備え、
    　前記第１移相器は、前記共通ポートと前記第１ポートとの間に直列接続された第１キャパシタと、前記共通ポートと前記第１キャパシタの前記共通ポート側端部とグランドとの間に接続された第１インダクタと、前記第１ポートと前記第１キャパシタの前記第１ポート側端部と前記グランドとの間に接続された第２インダクタと、を有し、
    　前記第１インダクタと前記第２インダクタは互いに磁界結合し、
    　前記第２移相器は、前記共通ポートと前記第２ポートとの間に直列接続された第２キャパシタと、前記共通ポートと前記第２キャパシタの前記共通ポート側端部と前記グランドとの間に接続された第３インダクタと、前記第２ポートと前記第２キャパシタの前記第２ポート側端部と前記グランドとの間に接続された第４インダクタと、を有し、
    　前記第３インダクタと前記第４インダクタは互いに磁界結合する、
    　分配器。
  2. 　複数の誘電体層を積層して形成した積層体をさらに備え、
    　前記第１インダクタ、前記第２インダクタ、前記第３インダクタ、前記第４インダクタ、前記第１キャパシタ及び前記第２キャパシタは前記積層体に形成されている、
    　請求項１に記載の分配器。
  3. 　前記第１インダクタ及び前記第３インダクタは単一のインダクタである、
    　請求項１又は２に記載の分配器。
  4. 　積層体は第１の誘電体層、第２の誘電体層、第３の誘電体層、および第４の誘電体層を含み、前記誘電体層の積層方向において一方主面と他方主面とを備え、
    　前記第１インダクタと第３インダクタとを構成する導体パターンが第１の誘電体層と第２の誘電体層の主面上に形成され、
    　前記第２インダクタを構成する導体パターンが第３の誘電体層の主面上に形成され、
    　前記第４インダクタを構成する導体パターンが第４の誘電体層の主面上に形成され、
    　前記第１の誘電体層と前記第２の誘電体層とは前記積層体内において前記積層方向に隣接して配置され、
    　前記第３の誘電体層は、前記第１の誘電体層からみて前記一方主面側に配置され、
    　前記第４の誘電体層は、前記第２の誘電体層からみて前記他方主面側に配置されている、
    請求項２又は３に記載の分配器。
  5. 　前記積層体の前記一方主面側から平面視したとき、前記第１のインダクタと前記第３のインダクタを構成する導体パターンは、前記第２のインダクタを構成する導体パターンと前記導体パターンの線路長方向において少なくとも一部が重なるように配置されている、
    　請求項４に記載の分配器。
  6. 　前記積層体の前記一方主面側から平面視したとき、前記第１のインダクタと前記第３のインダクタを構成する導体パターンは、前記第４のインダクタを構成する導体パターンと前記導体パターンの線路長方向において少なくとも一部が重なるように配置されている、
    　請求項４又は５に記載の分配器。
  7. 　高周波回路と、当該高周波回路に接続されるアンテナとを備える通信装置であって、
    　前記高周波回路と前記アンテナとの間に、請求項１から６のいずれかに記載の分配器を備えた、通信装置。
PCT/JP2022/004152 2021-02-12 2022-02-03 分配器及び通信装置 WO2022172836A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022580582A JPWO2022172836A1 (ja) 2021-02-12 2022-02-03
CN202280011872.0A CN116762275A (zh) 2021-02-12 2022-02-03 分配器以及通信装置
US18/225,778 US20230369735A1 (en) 2021-02-12 2023-07-25 Power splitter and communication apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-020380 2021-02-12
JP2021020380 2021-02-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/225,778 Continuation US20230369735A1 (en) 2021-02-12 2023-07-25 Power splitter and communication apparatus

Publications (1)

Publication Number Publication Date
WO2022172836A1 true WO2022172836A1 (ja) 2022-08-18

Family

ID=82837775

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/004152 WO2022172836A1 (ja) 2021-02-12 2022-02-03 分配器及び通信装置

Country Status (4)

Country Link
US (1) US20230369735A1 (ja)
JP (1) JPWO2022172836A1 (ja)
CN (1) CN116762275A (ja)
WO (1) WO2022172836A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010154138A (ja) * 2008-12-24 2010-07-08 Ngk Spark Plug Co Ltd 積層型マルチプレクサ
US20110063045A1 (en) * 2008-04-30 2011-03-17 Rf Micro Devices, Inc. Lumped cross-coupled wilkinson circuit
US20140364077A1 (en) * 2013-06-06 2014-12-11 Rf Micro Devices, Inc. Multi-band interference optimization

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110063045A1 (en) * 2008-04-30 2011-03-17 Rf Micro Devices, Inc. Lumped cross-coupled wilkinson circuit
JP2010154138A (ja) * 2008-12-24 2010-07-08 Ngk Spark Plug Co Ltd 積層型マルチプレクサ
US20140364077A1 (en) * 2013-06-06 2014-12-11 Rf Micro Devices, Inc. Multi-band interference optimization

Also Published As

Publication number Publication date
US20230369735A1 (en) 2023-11-16
CN116762275A (zh) 2023-09-15
JPWO2022172836A1 (ja) 2022-08-18

Similar Documents

Publication Publication Date Title
JP4525864B2 (ja) 積層バランスフィルタ
JP5246301B2 (ja) 方向性結合器
TWI489775B (zh) High frequency laminated parts and laminated high frequency filter
JP6183456B2 (ja) 高周波モジュール
JP4579198B2 (ja) 多層帯域通過フィルタ
US7859364B2 (en) Layered low-pass filter
US9071227B2 (en) High-frequency module
WO2016042990A1 (ja) 高周波部品
JP5796579B2 (ja) フィルタ及びバランを備えた積層体型電子部品
GB2380879A (en) Laminated LC low-pass filter with trap circuit
WO2015022839A1 (ja) 電力分配器
JP6760515B2 (ja) 整合回路および通信装置
JP4636950B2 (ja) 伝送回路、アンテナ共用器、高周波スイッチ回路
US9331658B2 (en) Filter circuit
TWI484753B (zh) High frequency module
JP3223848B2 (ja) 高周波部品
JP5804076B2 (ja) Ｌｃフィルタ回路及び高周波モジュール
JP7131711B2 (ja) バラン
CN107431468B (zh) 电子部件
WO2022172836A1 (ja) 分配器及び通信装置
JP5545363B2 (ja) 複合部品
WO2018198604A1 (ja) 積層バラン
JPH1197962A (ja) 高周波部品
JP4285608B2 (ja) バランスフィルタ
US20230036529A1 (en) Balun

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22752663

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022580582

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202280011872.0

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22752663

Country of ref document: EP

Kind code of ref document: A1