CN106997983A - 定向耦合器 - Google Patents

定向耦合器 Download PDF

Info

Publication number
CN106997983A
CN106997983A CN201710061652.XA CN201710061652A CN106997983A CN 106997983 A CN106997983 A CN 106997983A CN 201710061652 A CN201710061652 A CN 201710061652A CN 106997983 A CN106997983 A CN 106997983A
Authority
CN
China
Prior art keywords
port
directional coupler
circuit
auxiliary line
line portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710061652.XA
Other languages
English (en)
Other versions
CN106997983B (zh
Inventor
芦田裕太
大塚识显
木岛壮氏
匈坂康则
后藤哲三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN106997983A publication Critical patent/CN106997983A/zh
Application granted granted Critical
Publication of CN106997983B publication Critical patent/CN106997983B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H01P5/187—Broadside coupled lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H03H7/185—Networks for phase shifting comprising distributed impedance elements together with lumped impedance elements

Landscapes

  • Filters And Equalizers (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

定向耦合器具备第1～第4端口、连接第1端口和第2端口的主线路、分别相对于主线路进行电磁场耦合的第1以及第2副线路部、移相器。第1副线路部、移相器以及第2副线路部按该顺序被串联设置于第3端口与第4端口之间。移相器输出相位相对于输入信号延迟的信号。相对于输入信号的移相器的输出信号的相位延迟量随输入信号的频率变得越高而变得越大。相位延迟量成为90度的时候的输入信号的频率的2倍的频率低于相位延迟量成为180度的时候的输入信号的频率。

Description

定向耦合器
技术领域
本发明涉及能够在宽频带中使用的定向耦合器。
背景技术
定向耦合器例如为了在手机、无线LAN通信设备等无线电通信设备的收发信号电路中检测收发信号的电平而被使用。
作为现有的定向耦合器，已知有以下那样的结构的定向耦合器。该定向耦合器具备输入端口、输出端口、耦合端口、终端端口、主线路、副线路。主线路的一端被连接于输入端口，主线路的另一端被连接于输出端口。副线路的一端被连接于耦合端口，副线路的另一端被连接于终端端口。主线路与副线路进行电磁场耦合。终端端口例如经由具有50Ω的电阻值的终端电阻而被接地。高频信号被输入到输入端口，该高频信号从输出端口被输出。从耦合端口输出具有对应于被输入到输入端口的高频信号的功率的功率的耦合信号。
作为表示定向耦合器特性的主要参数，有耦合度、隔离度以及耦合端口的反射损失。以下，对它们的定义进行说明。首先，在功率P1的高频信号被输入到输入端口的情况下，将从耦合端口被输出的信号的功率设定为P3。另外，在功率P02的高频信号被输入到输出端口的情况下，将从耦合端口被输出的信号的功率设定为P03。另外，在功率P5的高频信号被输入到耦合端口的情况下，将在耦合端口被反射的信号的功率设定为P6。另外，分别用记号C、I、RL来表示耦合度、隔离度以及耦合端口的反射损失。这些信号由以下的式来进行定义。
C＝10log(P3/P1)[dB]
I＝10log(P03/P02)[dB]
RL＝10log(P6/P5)[dB]
在现有的定向耦合器中，因为被输入到输入端口的高频信号的频率越是变高则耦合度越是变大，所以会有耦合度的频率特性非平坦等的问题。耦合度变大，是指在将耦合度表示为-c(dB)的时候c值变小。
在中国专利申请公开第102832435A号、日本专利申请公开2013-214840号公报以及中国专利申请公开第104852115A号中记载有为了解决上述技术问题的定向耦合器。在中国专利申请公开第102832435A号中所记载的定向耦合器具备主线路、分别相对于主线路进行电磁场耦合的第1以及第2副线路、被设置于第1副线路与第2副线路之间的相位转换部。相位转换部相对于通过信号在规定的频带中产生具有随着频率变高以0度以上180度以下的范围进行单调递增的绝对值的相位偏差。相位转换部具体来说是低通滤波器。
在日本专利申请公开2013-214840号公报中所记载的定向耦合器具备主线路和副线路。副线路包含分别相对于主线路进行电磁场耦合的2个耦合部、被设置于2个耦合部之间的非耦合部。非耦合部被称为由长线路构成的延迟线。
在中国专利申请公开第104852115A号中所记载的定向耦合器具备主线路、分别相对于主线路进行电磁场耦合的第1以及第2副线路部、被设置于第1副线路部与第2副线路部之间的匹配电路。
在“Electronic filter design handbook”by Arthur B.Williams,McGraw-Hill,New Yoke,1981,page 7-1to 7-9中记载有由LC电路构成的全通网络。
近年来，LTE(Long Term Evolution(长期演进))标准的移动通信系统被实用化，并且LET标准的发展标准即LTE-Advanced标准的移动通信系统的实用化正在不断被研究。LTE-Advanced标准中的主要技术之一是载波聚合(Carrier Aggregation，以下也记作为CA)。CA是同时使用被称为组成载波(Component carrier)的多个载波并能够宽带传送的技术。
在对应于CA的移动通信设备中同时使用多个频带。因此，在对应于CA的移动通信设备中，要求对于多个频带的多个信号来说能够利用的定向耦合器即在宽带上能够使用的定向耦合器。
对于在宽带上能够使用的定向耦合器所要求的特性是在宽频带上能够抑制伴随于频率变化的耦合度变化。关于该点，在中国专利申请公开第102832435A号、日本专利申请公开2013-214840号公报以及中国专利申请公开第104852115A号所记载的定向耦合器中，未必能够获得充分的特性。
发明内容
本发明的目的在于提供一种在宽频带中伴随于频率的变化的耦合度的变化被抑制的定向耦合器。
本发明的第1以及第2观点的定向耦合器，具备第1端口、第2端口、第3端口、第4端口、连接第1端口和第2端口的主线路、分别由相对于主线路进行电磁场耦合的线路构成的第1副线路部以及第2副线路部、输出相位相对于输入信号进行延迟的信号的移向器。第1副线路部、移向器以及第2副线路部在电路结构上按该顺序被串联设置于第3端口与第4端口之间。
在本发明的第1观点的定向耦合器中，相对于移向器的输入信号的移向器的输出信号的相位延迟量随输入信号的频率变得越高而变得越大。相位延迟量成为90度的时候的输入信号的频率的2倍的频率低于相位延迟量成为180度的时候的输入信号的频率。
在本发明的第2观点的定向耦合器中，移向器包含连接第1副线路部和第2副线路部的第1路径、第2路径。第1路径包含分别具有电感并且进行电感耦合的第1电感元件和第2电感元件。第1电感元件和第2电感元件各自具有位于互相相反侧的第1端部以及第2端部。第1电感元件的第1端部被连接于第1副线路部。第2电感元件的第1端部被连接于第2副线路部。第1电感元件的第2端部与第2电感元件的第2端部互相连接，并且经由第2路径而被连接于地线。第2路径包含第1电容器。
第1电感元件也可以是第1线路，第2电感元件也可以是第2线路。第1线路和第2线路也可以互相进行电容耦合。
另外，第1线路也可以包含第1线路部分，第2线路也可以包含与第1线路部分相对的第2线路部分。第1线路部分在电路结构上具有最接近第1副线路部的第1端缘、其相反侧的第2端缘。第2线路部分在电路结构上具有最接近第2副线路部的第1端缘、其相反侧的第2端缘。第2线路部分的第1端缘在物理上最接近第1线路部分中的第1线路部分的第2端缘，第2线路部分的第2端缘在物理上最接近第1线路部分中的第1线路部分的第1端缘。
移相器在包含第1路径和第2路径的情况下也可以进一步具有连接第1电感元件的第1端部和第2电感元件的第1端部的第3路径。第3路径包含第2电容器。
另外，第2路径也可以进一步包含相对于第1电容器被串联连接的电感器。
本发明的第1以及第2观点的定向耦合器也可以进一步具备使第1～第4端口、主线路、第1以及第2副线路部、移相器一体化的层叠体。层叠体包含被层叠的多层电介质层和多层导体层。层叠体也可以具有位于多层电介质层以及多层导体层的层叠方向的两端的上面和底面。移相器与主线路和第1以及第2副线路部相比，也可以处于更接近上面的位置。
本发明的第1以及第2观点的定向耦合器具备第1以及第2副线路部、以及移相器。在本发明的第1观点的定向耦合器中，相对于移相器的输入信号的移相器的输出信号的相位延迟量随输入信号的频率变得越高而变得越大。相位延迟量成为90度的时候的输入信号的频率的2倍的频率低于相位延迟量成为180度的时候的输入信号的频率。另外，根据本发明的第2观点的定向耦合器中的移相器，能够实现本发明的第1观点的定向耦合器中的移相器的上述特性。因此，根据本发明的第1以及第2观点的定向耦合器，能够实现在宽频带上伴随于频率的变化的耦合度的变化被抑制的定向耦合器。
本发明的其他目的、特征以及益处由以下说明而变得十分清楚。
附图说明
图1是表示本发明的第1实施方式所涉及的定向耦合器的电路结构的第1例的电路图。
图2是表示本发明的第1实施方式所涉及的定向耦合器的电路结构的第2例的电路图。
图3是本发明的第1实施方式所涉及的定向耦合器的立体图。
图4是表示图3所表示的定向耦合器的层叠体的内部的立体图。
图5是表示图3所表示的定向耦合器的层叠体的内部的立体图。
图6A～图6D是分别表示图3所表示的定向耦合器的层叠体中的第1层～第4层电介质层的图形形成面的说明图。
图7A～图7D是分别表示图3所表示的定向耦合器的层叠体中的第5层～第8层电介质层的图形形成面的说明图。
图8A～图8D是分别表示图3所表示的定向耦合器的层叠体中的第9层～第12层电介质层的图形形成面的说明图。
图9A～图9D是分别表示图3所表示的定向耦合器的层叠体中的第13层～第16层电介质层的图形形成面的说明图。
图10是表示图1所表示的移相器特性和图2所表示的移相器特性的特性图。
图11是表示改变第1电感元件与第2电感元件的电感耦合的耦合系数的时候的移相器的特性的变化的特性图。
图12是表示本发明的第1实施方式所涉及的定向耦合器的耦合度的频率特性的特性图。
图13是表示本发明的第1实施方式所涉及的定向耦合器的隔离度的频率特性的特性图。
图14是表示本发明的第1实施方式所涉及的定向耦合器的第1端口与第2端口之间的插入损失的频率特性的特性图。
图15是表示本发明的第1实施方式所涉及的定向耦合器的第1端口的反射损失的频率特性的特性图。
图16是表示本发明的第1实施方式所涉及的定向耦合器的第3端口与第4端口之间的插入损失的频率特性的特性图。
图17是表示本发明的第1实施方式所涉及的定向耦合器的第3端口的反射损失的频率特性的特性图。
图18是表示第1比较例的定向耦合器的电路结构的电路图。
图19是表示第2比较例的定向耦合器的电路结构的电路图。
图20是表示第3比较例的定向耦合器的电路结构的电路图。
图21是表示第1～第3比较例的定向耦合器中的延迟部和本发明的第1实施方式所涉及的定向耦合器中的移相器的特性的特性图。
图22是表示第1～第3比较例的定向耦合器和本发明的第1实施方式所涉及的定向耦合器的耦合度的频率特性的特性图。
图23是表示本发明的第1实施方式所涉及的定向耦合器的第1变形例的电路结构的电路图。
图24是表示本发明的第1实施方式所涉及的定向耦合器的第2变形例的电路结构的电路图。
图25是表示本发明的第2实施方式所涉及的定向耦合器的电路结构的电路图。
图26是表示本发明的第2实施方式所涉及的定向耦合器的层叠体内部的立体图。
图27是表示本发明的第2实施方式所涉及的定向耦合器的层叠体内部的立体图。
图28A～图28D是分别表示本发明的第2实施方式所涉及的定向耦合器的层叠体中的第12层～第15层电介质层的图形形成面的说明图。
图29是表示本发明的第2实施方式所涉及的定向耦合器的变形例的电路结构的电路图。
具体实施方式
[第1实施方式]
以下，参照附图并就本发明的实施方式进行详细的说明。首先，参照图1以及图2并就本发明的第1实施方式所涉及的定向耦合器的电路结构作如下说明。图1是表示本实施方式所涉及的定向耦合器的电路结构的第1例的电路图。图2是表示本实施方式所涉及的定向耦合器的电路结构的第2例的电路图。如图1以及图2所示所示，本实施方式所涉及的定向耦合器1具备第1端口11、第2端口12、第3端口13、第4端口14。在本实施方式中，特别是第1端口11为输入端口，第2端口12为输出端口，第3端口13为耦合端口，第4端口14为终端端口。第4端口14例如经由具有50Ω的电阻值的终端电阻而被接地。
定向耦合器1进一步具备连接第1端口11和第2端口12的主线路10、分别由相对于主线路10进行电磁场耦合的线路构成的第1副线路部20A以及第2副线路部20B、移相器30。第1副线路部20A、移相器30以及第2副线路部20B在电路结构上按该顺序被串联设置于第3端口13与第4端口14之间。
第1副线路部20A具有位于互相相反侧的第1端部20A1以及第2端部20A2。第2副线路部20B具有位于互相相反侧的第1端部20B1以及第2端部20B2。第1副线路部20A的第1端部20A1被连接于第3端口13。第2副线路部20B的第1端部20B1被连接于第4端口14。
移相器30包含连接第1副线路部20A和第2副线路部20B的第1路径31、第2路径32。第1路径31包含分别具有电感并且互相进行电感耦合的第1电感元件L1和第2电感元件L2。第1电感元件L1和第2电感元件L2各自具有位于互相相反侧的第1端部以及第2端部。以下分别以符号L1a,L1b来表示第1电感元件L1的第1端部和第2端部，并且分别以符号L2a,L2b来表示第2电感元件L2的第1端部和第2端部。
第1电感元件L1的第1端部L1a被连接于第1副线路部20A的第2端部20A2。第2电感元件L2的第1端部L2a被连接于第2副线路部20B的第2端部20B2。第1电感元件L1的第2端部L1b与第2电感元件L2的第2端部L2b互相连接，并且经由第2路径32而被连接于地线。如图1以及图2所示，第2路径32包含第1电容器C1。
在此，就第1电感元件L1和第2电感元件L2的结构作如下说明。第1电感元件L1和第2电感元件L2分别既可以为线路也可以是集中常数元件即电感器。图1所表示的第1例是第1电感元件L1和第2电感元件L2分别为线路的例子。图2所表示的第2例是第1电感元件L1和第2电感元件L2分别为电感器的例子。
在第1例中，将第1电感元件L1设定为第1线路，将第2电感元件L2设定为第2线路。第1线路与第2线路至少进行电感耦合。第1线路与第2线路也可以进一步如分布常数电路那样以第1线路与第2线路之间的电容沿着第1以及第2线路进行连续分布的形式进行电容耦合。
另外，在第1例中既可以第1线路包含第1线路部分也可以第2线路包含与第1线路部分相对的第2线路部分。第1线路部分具有在电路结构上最接近第1副线路部20A的第1端缘、其相反侧的第2端缘。第2线路部分具有在电路结构上最接近第2副线路部20B的第1端缘、其相反侧的第2端缘。第2线路部分的第1端缘在物理上最接近第1线路部分中的第1线路部分的第2端缘。第2线路部分的第2端缘在物理上最接近第1线路部分中的第1线路部分的第1端缘。关于第1以及第2线路部分将会在后面做详细的说明。
在第2例中，如图2所示，第1电感元件L1与第2电感元件L2也可以经由集中常数元件即电容器来进行电容耦合。如果做具体说明的话则图2所表示的移相器30进一步具有连接第1电感元件L1的第1端部L1a和第2电感元件L2的第1端部L2a的第3路径33。第3路径33包含使第1电感元件L1与第2电感元件L2进行电容耦合的第2电容器C2。
主线路10具有与第1副线路部20A相电磁场耦合的第1部分10A、与第2副线路部20B相电磁场耦合的第2部分10B。在此，将第1部分10A和第1副线路部20A合并起来称作为第1耦合部40A。另外，将第2部分10B和第2副线路部20B合并起来称作为第2耦合部40B。
接着，就本实施方式所涉及的定向耦合器1的作用作如下说明。高频信号被输入到第1端口11，该高频信号从第2端口12被输出。从第3端口13输出具有对应于被输入到第1端口11的高频信号的功率的功率的耦合信号。
在第1端口11与第3端口之间形成经由第1耦合部40A的第1信号路径、经由第2耦合部40B以及移相器30的第2信号路径。在高频信号被输入到第1端口11的时候，从第3端口13输出的耦合信号分别是合成通过第1以及第2信号路径的信号来获得的信号。定向耦合器1的耦合度依赖于第1以及第2耦合部40A,40B各自的单独耦合度、分别通过第1以及第2信号路径的信号的相位的关系。
在第2端口12与第3端口之间形成经由第1耦合部40A的第3信号路径、经由第2耦合部40B以及移相器30的第4信号路径。定向耦合器1的隔离度依赖于第1以及第2耦合部40A,40B各自的单独耦合度、分别通过第3以及第4信号路径的信号的相位的关系。
本实施方式中的移相器30输出相位相对于输入信号延迟了的信号。相对于移相器30的输入信号的移相器30的输出信号的相位延迟量随输入信号的频率变得越高而变得越大。相位延迟量成为90度的时候的输入信号的频率的2倍的频率低于相位延迟量成为180度的时候的输入信号的频率。关于该移相器30的特性将在后面做详细说明。
接着，就定向耦合器1的结构的一个例子作如下说明。在此，就对应于图1所表示的第1例的电路结构的定向耦合器1的一个例子作如下说明。图3是定向耦合器1的立体图。图3所表示的定向耦合器1具备用于将第1～第4端口11～14、主线路10、第1以及第2副线路部20A,20B和移相器30一体化的层叠体50。在后面会作详细说明，层叠体50包含被层叠的多层电介质层和多层导体层。
层叠体50做成具有外周部的长方体形状。层叠体50的外周部包含上面50A、底面50B、4个侧面50C～50F。上面50A和底面50B朝着互相相反侧，侧面50C,50D也朝着互相相反侧，侧面50E,50F也朝着互相相反侧。侧面50C～50F相对于上面50A以及底面50B成为垂直。在层叠体50上，垂直于上面50A以及底面50B的方向为多层电介质层以及多层导体层的层叠方向。在图3中用标注了记号T的箭头来表示该层叠方向。上面50A和底面50B位于层叠方向T的两端。
图3所表示的定向耦合器1具备第1端子111、第2端子112、第3端子113、第4端子114、2个接地端子115,116。第1～第4端子111,112,113,114分别对应于图1所表示的第1～第4端口11,12,13,14。接地端子115,116被连接于地线。端子111～116被配置于层叠体50的底面50B。
接着，参照图4～图9D并就层叠体50作如下详细说明。层叠体50具有被层叠的16层电介质层。以下将该16层电介质层从下起按顺序称作为第1层～第16层电介质层。图4以及图5分别是表示层叠体50内部的立体图。图6A～图6D分别是表示第1层～第4层电介质层的图形形成面。图7A～图7D分别是表示第5层～第8层电介质层的图形形成面。图8A～图8D分别是表示第9层～第12层电介质层的图形形成面。图9A～图9D分别是表示第13层～第16层电介质层的图形形成面。
如图6A所示，在第1层电介质层51的图形形成面上形成第1～第4端子111,112,113,114、接地端子115,116。另外，在电介质层51上形成分别被连接于端子111,112,113,114,115,116的通孔51T1,51T2,51T3,51T4,51T5,51T6。
如图6B所示，在第2层电介质层52的图形形成面上形成导体层521,522,523,524、接地用导体层525。另外，在电介质层52上形成通孔52T1,52T2,52T3,52T4,52T5,52T6。通孔52T1和图6A所表示的通孔51T1被连接于导体层521。通孔52T2和图6A所表示的通孔51T2被连接于导体层522。通孔52T3和图6A所表示的通孔51T3被连接于导体层523。通孔52T4和图6A所表示的通孔51T4被连接于导体层524。通孔52T5,52T6和图6A所表示的通孔51T5,51T6被连接于导体层525。
如图6C所示，在第3层电介质层53上形成通孔53T1,53T2,53T3,53T4,53T5,53T6。在通孔53T1～53T6上分别连接图6B所表示的通孔52T1～52T6。
如图6D所示，在第4层电介质层54的图形形成面上形成导体层541。另外，在电介质层54上形成通孔54T1,54T2,54T3,54T4,54T5,54T6。在通孔54T1,54T3～54T6上分别连接有图6C所表示的通孔53T1,53T3～53T6。通孔54T2被连接于导体层541和图6C所表示的通孔53T2。
如图7A所示，在第5层电介质层55的图形形成面上形成为了构成主线路10而被使用的导体层551、为了构成第2副线路部20B而被使用的导体层552。导体层551,552各自具有第1端和第2端。另外，在电介质层55上形成通孔55T3,55T4,55T5,55T6。在通孔55T3,55T5,55T6上分别连接有图6D所表示的通孔54T3,54T5,54T6。通孔55T4被连接于导体层552上的第1端的附近部分。图6D所表示的通孔54T1被连接于导体层551上的第1端的附近部分。图6D所表示的通孔54T2被连接于导体层551上的第2端的附近部分。图6D所表示的通孔54T4被连接于导体层552上的第2端的附近部分。
如图7B所示，在第6层电介质层56上形成通孔56T3,56T4,56T5,56T6。在通孔56T3～56T6上分别连接有图7A所表示的通孔55T3～55T6。
如图7C所示，在第7层电介质层57的图形形成面上形成为了构成第1副线路部20A而被使用的导体层571。导体层571具有第1端和第2端。另外，在电介质层57上形成通孔57T3,57T4,57T5,57T6。通孔57T3被连接于导体层571上的第1端的附近部分。在通孔57T4,57T5,57T6上分别连接有图7B所表示的通孔56T4,56T5,56T6。图7B所表示的通孔56T3被连接于导体层571上的第2端的附近部分。
如图7D所示，在第8层电介质层58上形成通孔58T3,58T4,58T5,58T5,58T6。在通孔58T3～58T6上分别连接有图7C所表示的通孔57T3～57T6。
如图8A所示，在第9层电介质层59的图形形成面上形成接地用导体层591。另外，在电介质层59上形成通孔59T3,59T4,59T5,59T6。在通孔59T3,59T4分别连接有图7D所表示的通孔58T3,58T4。通孔59T5,59T6和图7D所表示的通孔58T5,58T6被连接于导体层591。
如图8B所示，在第10层电介质层60的图形形成面上形成为了构成第1电容器C1而被使用的导体层601。另外，在电介质层60上形成通孔60T3,60T4,60T5,60T6,60T7。在通孔60T3～60T6上分别连接有图8A所表示的59T3～59T6。通孔60T7被连接于导体层601。
如图8C所示，在第11层电介质层61的图形形成面上形成接地用导体层611。另外，在电介质层61上形成通孔61T3,61T4,61T7。在通孔61T3,61T4,61T7上分别连接有图8B所表示的通孔60T3,60T4,60T7。图8B所表示的通孔60T5,60T6被连接于导体层611。
如图8D所示，在第12层电介质层62的图形形成面上形成导体层621。另外，在电介质层62上形成通孔62T3,62T4,62T7,62T8。在通孔62T3,62T4上分别连接有图8C所表示的通孔61T3,61T4。通孔62T7,62T8和图8C所表示的通孔61T7被连接于导体层621。
如图9A所示，在第13层电介质层63的图形形成面上形成导体层631。另外，在导体层63上形成通孔63T3,63T4,63T7,63T8。在通孔63T3,63T7,63T8上分别连接有图8D所表示的通孔62T3,62T7,62T8。通孔63T4和图8D所表示的通孔62T4被连接于导体层631。
如图9B所示，在第14层电介质层64的图形形成面上形成为了构成第1电感元件L1而被使用的导体层641。导体层641具有第1端和第2端。另外，在电介质层64上形成通孔64T4,64T8。在通孔64T4,64T8上分别连接有图9A所表示的通孔63T4,63T8。图9A所表示的通孔63T3被连接于导体层641上的第1端的附近部分。图9A所表示的通孔63T7被连接于导体层641上的第2端的附近部分。
如图9C所示，在第15层电介质层65的图形形成面上形成为了构成第2电感元件L2而被使用的导体层651。导体层651具有第1端和第2端。图9B所表示的通孔64T4被连接于导体层651上的第1端的附近部分。图9B所表示的通孔64T8被连接于导体层651上的第2端的附近部分。
如图9D所示，在第16层电介质层66的图形形成面上形标记661。
图3所表示的层叠体50以第1层电介质层51的图形形成面成为层叠体50的底面50B的形式通过层叠第1层～第16层电介质层51～66来构成。
图4表示从侧面50C侧看到的层叠体50的内部。图5表示从侧面50E侧看到的层叠体50的内部。
以下，就图1所表示的定向耦合器1的第1例的电路的结构要素与图6A～图9D所表示的层叠体50的内部的结构要素的对应关系进行说明。主线路10由图7A所表示的导体层551来构成。导体层551上的第1端的附近部分经由通孔51T1、导体层521以及通孔52T1,53T1,54T1而被连接于第1端子111。导体层551上的第2端的附近部分经由通孔51T2、导体层522以及通孔52T2,53T2,54T2而被连接于第2端子112。
图7C所表示的导体层571的一部分经由电介质层55,56而与导体层551的第1部分相对。第1副线路部20A由上述导体层571的一部分来构成。导体层571上的第2端的附近部分经由通孔51T3、导体层523以及通孔52T3,53T3,54T3,55T3,56T3而被连接于第3端子113。
图7A所表示的导体层552的一部分与导体层551的一部分相对。第2副线路部20B由上述导体层552的一部分来构成。导体层552上的第2端的附近部分经由通孔51T4、导体层524以及通孔52T4,53T4,54T4而被连接于第4端子114。
第1电感元件L1由图9B所表示的导体层641来构成。导体层641上的第1端的附近部分经由通孔57T3,58T3,59T3,60T3,61T3,62T3,63T3而被连接于构成第1副线路部20A的导体层571。导体层641与通孔63T3的连接地方对应于第1电感元件L1的第1端部L1a。导体层641与通孔63T7的连接地方对应于第1电感元件L1的第2端部L1b。
第2电感元件L2由图9C所表示的导体层651来构成。导体层651上的第1端的附近部分经由通孔55T4,56T4,57T4,58T4,59T4,60T4,61T4,62T4、导体层631以及通孔63T4,64T4而被连接于构成第2副线路部20B的导体层552。导体层651与通孔64T4的连接地方对应于第2电感元件L2的第1端部L2a。导体层651与通孔64T8的连接地方对应于第2电感元件L2的第2端部L2b。
第1电容器C1由图8A～图8C所表示的导体层591,601,611、导体层591,601之间的电介质层59、导体层601,611之间的电介质层60来构成。导体层591,611经由通孔51T5,51T6、导体层525、通孔52T5,52T6,53T5,53T6,54T5,54T6,55T5,55T6,56T5,56T6,57T5,57T6,58T5,58T6,59T5,59T6,60T5,60T6而被连接于接地端子115,116。导体层601经由通孔60T7,61T7而被连接于图8D所表示的导体层621。导体层621经由通孔62T7,63T7而被连接于构成第1电感元件L1的导体层641。另外，导体层621经由通孔62T8,63T8,64T8而被连接于构成第2电感元件L2的导体层651。
以下，就具备层叠体50的定向耦合器1的结构上的特性进行说明。在层叠体50中，构成第1电感元件L1的导体层641、构成第2电感元件L2的导体层651、构成第1电容器C1的导体层591,601,611以及电介质层59,60处于比构成主线路10的导体层551、构成第1副线路部20A的导体层571以及构成第2副线路部20B的导体层552更接近上面50A的位置。因此，移相器30处于比主线路10和第1以及第2副线路部20A,20B更接近上面50A的位置。
另外，构成第1电感元件L1的导体层641、构成第2电感元件L2的导体层651处于比构成第1电容器C1的导体层591,601,611以及电介质层59,60更接近上面50A的位置。
在导体层641,651与构成主线路10的导体层551之间介有接地用导体层591。因此，第1电感元件L1和第2电感元件L2相对于主线路10不进行电磁场耦合。
如上所述在定向耦合器1的第1例中，第1电感元件L1为第1线路，第2电感元件L2为第2线路。第1线路由图9B所表示的导体层641来构成。第2线路由图9C所表示的导体层651来构成。
第1线路包含第1线路部分31A。在图9B中，以标注了阴影的部分来表示第1线路部分31A。第1线路部分31A具有在电路结构上最接近第1副线路部20A的第1端缘31Aa、其相反侧的第2端缘31Ab。第1端缘31Aa位于第1电感元件L1的第1端部L1a的附近。第2端缘31Ab位于第1电感元件L1的第2端部L1b的附近。
第2线路包含与第1线路部分31A相对的第2线路部分31B。在图9C，以标注了阴影的部分来表示第2线路部分31B。第2线路部分31B具有在电路结构上最接近第2副线路部20B的第1端缘31Ba、其相反侧的第2端缘31Bb。第1端缘31Ba位于第2电感元件L2的第1端部L2a的附近。第2端缘31Bb位于第2电感元件L2的第2端部L2b的附近。
如图9B以及图9C所示，第2线路部分31B的第1端缘31Ba在物理上最接近第1线路部分31A中的第2端缘31Ab。第2线路部分31B的第2端缘31Bb在物理上最接近第1线路部分31A中的第1端缘31Aa。
以下，就本实施方式中的移相器30的特性和取决于其的效果作如下说明。图10是表示图1所表示的移相器30的特性和图2所表示的移相器30的特性的特性图。图10所表示的特性通过模拟来求得。就该模拟而言，图1所表示的移相器30中，第1电感元件L1即第1线路和第2电感元件L2即第2线路以第1线路与第2线路之间的电容沿着第1以及第2线路进行连续分布的形式进行电容耦合。另外，就模拟而言，图2所表示的移相器30具备包含第2电容器C2的第3路径33。另外，就模拟而言，以图1所表示的移相器30的反射损失的频率特性与图2所表示的移相器30的反射损失的频率特性基本上相等的形式设计图1所表示的移相器30和图2所表示的移相器30。
在图10中，横轴表示频率，纵轴表示移相器30的反射损失以及移相器30上的输入信号与输出信号之间的相位差。在图10中，标注了符号71的线表示图1所表示的移相器30的反射损失的频率特性。标注了符号72的线表示图2所表示的移相器30的反射损失的频率特性。标注了符号73的线表示图1所表示的移相器30上的输入信号与输出信号之间的相位差的频率特性。标注了符号74的线表示图2所表示的移相器30上的输入信号与输出信号之间的相位差的频率特性。
在以下的说明中，将相对于移相器30的输入信号的移相器30的输出信号的相位延迟量称作为移相器30上的相位延迟量。在图10中，在相位差处于从0度到-180度的范围的时候移相器30上的相位延迟量为相位差的绝对值。在图10中，在相位差处于大于0度且180度以下的范围内的时候移相器30上的相位延迟量为从360度减去相位差的值。
如从图10可理解的那样，即使在图1所表示的移相器30和图2所表示的移相器30的任一中，移相器30上的相位延迟量也都随输入信号的频率越变高而越是变大。
在本实施方式所涉及的定向耦合器1中，在定向耦合器1的使用频带上第1端口11的输入信号的频率越是变高则第1以及第2耦合部40A,40B的各个的单独的结合度越是变大。另一方面，移相器30上的相位延迟量随第1端口11的输入信号的频率变得越高而越是变大。移相器30上的相位延迟量越是接近180度则通过经由第1耦合部40A的信号路径的信号和通过经由第2结合部40B以及移相器30的信号路径的信号抵消的程度就越是变大。由此，伴随于频率的变化的定向耦合器1的耦合度的变化被抑制。
另外，如图10所示，图1所表示的移相器30上的相位差的频率特性73和图2所表示的移相器30上的相位差的频率特性74都由朝下凸的曲线进行表示。在此情况下，即使在图1所表示的移相器30和图2所表示的移相器30的任一中，相位延迟量成为90度的时候的输入信号的频率的2倍的频率也都低于相位延迟量成为180度的时候的输入信号的频率。所谓相位延迟量成为90度的时候的输入信号的频率的2倍的频率低于相位延迟量成为180度的时候的输入信号的频率的本实施方式中的移相器30的必要条件，是指相位差的频率特性以朝下凸的曲线进行表示。
在此，就相位差的频率特性以朝下凸的曲线进行表示的意义作如下说明。如以上所述移相器30上的相位延迟量越接近180度则通过经由第1结合部40A的信号路径的信号和通过经由第2结合部40B以及移相器30的信号路径的信号抵消的程度就越是变大。所谓相位差的频率特性以朝下凸的曲线进行表示的情况，是指与以直线表示相位差的频率特性的情况相比，在包含相位延迟量成为180度的时候的输入信号的频率的规定的频率范围的全区域，相位延迟量更接近180度。因此，根据本实施方式，与以直线表示相位差的频率特性的情况相比较，能够在更宽的频带上抑制伴随于频率的变化的定向耦合器1的耦合度的变化。
如图10所示，图2所表示的移相器30上的相位差的频率特性74与图1所表示的移相器30上的相位差的频率特性73相比较，朝下凸的程度更大。因此，作为移相器30的结构，图2所表示的第2例比图1所表示的第1例更优选。
图11是表示改变第1电感元件L1与第2电感元件L2的电感耦合的耦合系数K的时候的移相器30的特性的变化的特性图。图11所表示的特性通过模拟来求得。就该模拟而言，移相器30的结构在图2所表示的第2例中作为具备包含第2电容器C2的第3路径33的结构。
在图11中，横轴表示频率，纵轴表示移相器30的反射损失以及移相器30上的输入信号与输出信号之间的相位差。在图11中，标注了符号75的线表示耦合系数K为0.7的时候的移相器30的反射损失的频率特性。标注了符号76的线表示耦合系数K为0.8的时候的移相器30的反射损失的频率特性。标注了符号77的线表示耦合系数K为0.7的时候的移相器30上的输入信号与输出信号之间的相位差的频率特性。标注了符号78的线表示耦合系数K为0.8的时候的移相器30上的输入信号与输出信号之间的相位差的频率特性。
在图11中，耦合系数K为0.8的时候的相位差的频率特性78与耦合系数K为0.7的时候的相位差的频率特性77相比较，朝下凸的程度更大。由此，可以说耦合系数K越大则越优选。
在此，参照上述“Electronic filter design handbook”并就由本实施方式中的移相器30来获得以朝下凸的曲线进行表示的相位差的频率特性的理由作如下说明。本实施方式中的移相器30为实现二阶全通传递函数的电路。将该移相器30上的相位差设定为β。相位差β根据上述“Electronic filter design handbook”的p.7-3的式(7-10)使用角频率ω、传递函数的极点的共振角频率ωr、极点的Q并以以下所述式(1)进行表示。
β＝-2tan-1{ωωr/Q(ωr2-ω2)}…(1)
β的相关于ω的二阶导数以以下所述式(2)进行表示。
d2β/dω2＝[4Q(1+2Q)ωr5ω/{Q2(ω2-ωr2)2+ω2ωr2}2]·[Q2(ω2/ωr2-1)2/(1+2Q)+(1-2Q)]…(2)
因为ωr大于0并且Q为0以上，所以如果1-2Q为0以上即Q为1/2以下的话则对于任意的ω，由式(2)进行表示的d2β/dω2成为0以上。所谓对于任意的ω，d2β/dω2为0以上，是指相位差β的频率特性以朝下凸的曲线进行表示。因此，本实施方式中的移相器30中，如果Q为1/2以下的话则能够获得以朝下凸的曲线进行表示的相位差的频率特性。
接着，就第1电感元件L1与第2电感元件L2的电感耦合的耦合系数K作如下说明。该耦合系数K根据上述“Electronic filter design handbook”的p.7-7的式(7-23)并以以下所述(3)进行表示。
K＝(1-Q2)/(1+Q2)…(3)
根据式(3)，在Q为1/2以下的时候耦合系数K成为0.6以上。因此，本实施方式中的移相器30中，耦合系数K优选为0.6以上。
另外，在本实施方式的移相器30中，即使在图1所表示的第1例和图2所表示的第2例的任一中，第1电感元件L1和第2电感元件L2都有必要以耦合系数K成为正值的形式进行电感耦合。因此，在第1例中有必要以互相相对的第1线路部分31A和第2线路部分31B成为以上所述那样的物理配置的形式配置第1线路和第2线路。
在本实施方式所涉及的定向耦合器1中，第4端口14经由负载即终端电阻而被接地，在具有与该终端电阻的电阻值(例如50Ω)相等的输出阻抗的信号源被连接于第3端口13的情况下，优选在定向耦合器1的使用频带上从第3端口13看第4端口14侧的时候的反射系数的绝对值成为0或者其附近的值。因此，移相器30优选具有全通滤波器的特性。
在此，就为了移相器30具有全通滤波器的特性的必要条件作如下说明。在图2所表示的第2例中，为了移相器30具有全通滤波器的特性的必要条件是开放电容器C1来获得的并联共振电路的共振频率与将电容器C2短路来获得的串联共振电路的共振频率相等。因此，在图2所表示的第2例中，为了移相器30具有全通滤波器的特性而需要电容器C2。
在图1所表示的第1例中，第1电感元件L1和第2电感器元件L2通过以第1线路与第2线路之间的电容沿着第1以及第2线路进行连续分布的形式进行电容耦合、或如第2例那样经由集中常数元件即电感器C2来进行电容耦合、或者满足其双方，从而能够使移相器30具有全通滤波器的特性。
接着，参照图12～图17并就本实施方式所涉及的定向耦合器1的特性的一个例子作如下说明。图12是表示定向耦合器1的耦合度的频率特性的特性图。在图12中，横轴表示频率，纵轴表示耦合度。如果将耦合度表示为-c(dB)的话则在图12所表示的例子中，在1000～7000MHz的频带上c的值为20以上的充分的大小。
图13是表示定向耦合器1的隔离度的频率特性的特性图。在图13中，横轴表示频率，纵轴表示隔离度。如果将隔离度表示为-i(dB)的话则在图13所表示的例子中，在1000～7000MHz的频带上i的值为40以上的充分的大小。
图14是表示定向耦合器1上的第1端口11与第2端口12之间的插入损失的频率特性的特性图。在图14中，横轴表示频率，纵轴表示插入损失。图15是表示定向耦合器1上的第1端口11的反射损失的频率特性的特性图。在图15中，横轴表示频率，纵轴表示反射损失。图16是表示定向耦合器1上的第3端口13与第4端口14之间的插入损失的频率特性的特性图。在图16中，横轴表示频率，纵轴表示插入损失。图17是表示定向耦合器1上的第3端口13的反射损失的频率特性的特性图。在图17中，横轴表示频率，纵轴表示反射损失。图14～图17所表示的特性在1000～7000MHz的频带上均为良好的特性。
具有图12～图17所表示的特性的定向耦合器1至少能够在1000～7000MHz的宽频带上进行使用。
接着，对第1～第3比较例的定向耦合器与本实施方式所涉及的定向耦合器1的特性进行比较。
图18表示第1比较例的定向耦合器101。第1比较例的定向耦合器101相当于中国专利申请公开102832435A号所记载的定向耦合器。第1比较例的方向性耦合器101取代本实施方式所涉及的定向耦合器1中的移相器30而具备延迟部130。延迟部130具体来说是低通滤波器。延迟部130包含2个电感器L101,102、3个电容器C101,C102,C103。电感器L101,102各自具有位于互相相反侧的第1端部以及第2端部。电感器L101的第1端部被连接于第1副线路部20A的第2端部20A2并且经由电容器C101而被连接于地线。电感器L102的第1端部被连接于第2副线路部20B的第2端部20B2并且经由电容器C103而被连接于地线。电感器L101的第2端部和电感器L102的第2端部被互相连接并且经由电容器C102而被连接于地线。
图19表示第2比较例的定向耦合器201。第2比较例的定向耦合器201相当于日本专利申请公开2013-214840号公报所记载的定向耦合器。第2比较例的定向耦合器201取代本实施方式所涉及的定向耦合器1中的移相器30而具备延迟部230。延迟部230具体来说是由长线路构成的延迟线。延迟部230具有位于互相相反侧的第1端部以及第2端部。延迟部230的第1端部被连接于第1副线路部20A的第2端部20A2。延迟部230的第2端部被连接于第2副线路部20B的第2端部20B2。延迟部230相对于主线路10不进行电磁场耦合。
图20表示第3比较例的定向耦合器301。第3比较例的定向耦合器301相当于中国专利申请公开第104852115A号所记载的定向耦合器。第3比较例的定向耦合器301取代本实施方式所涉及的定向耦合器1中的移相器30而具备延迟部330。延迟部330具体来说是整合电路。延迟部330包含2个电感器L301,302、2个电容器C301,C302。电感器L301,302各自具有位于互相相反侧的第1端部以及第2端部。电感器L301的第1端部被连接于第1副线路部20A的第2端部20A2。电感器L101的第2端部被连接于第2副线路部20B的第2端部20B2。电容器C301连接电感器L301的第1端部和电感器L302的第1端部。电容器C302连接电感器L301的第2端部和电感器L302的第1端部。电感器L302的第2端部被连接于地线。
图21是表示本实施方式中的移相器30和第1～第3比较例中的延迟部130,230,330的特性的特性图。在图21中，横轴表示频率，纵轴表示相位差。在此所谓相位差是指本实施方式中的移相器30和第1～第3比较例中的延迟部130,230,330各自上的输入信号与输出信号之间的相位差。在图21中，在相位差处于0～-180度的范围内的时候移相器30和第1～第3比较例中的延迟部130,230,330各自上的相位延迟量为相位差的绝对值。在图21中，在相位差处于大于0度且180度以下的范围内的时候移相器30和第1～第3比较例中的延迟部130,230,330各自上的相位延迟量为从360度减去相位差的值。
在图21中，标注了符号80的线表示本实施方式中的移相器30的相位差的频率特性。标注了符号81的线表示第1比较例中的延迟部130的相位差的频率特性。标注了符号82的线表示第2比较例中的延迟部230的相位差的频率特性。标注了符号83的线表示第3比较例中的延迟部330的相位差的频率特性。
如图21所示，第2比较例中的延迟部230的相位差的频率特性82以直线进行表示。第1比较例中的延迟部130和第3比较例中的延迟部330的相位差的频率特性81,83以朝上凸的曲线进行表示。本实施方式中的移相器30的相位差的频率特性80以朝下凸的曲线进行表示。
图22是表示本实施方式所涉及的定向耦合器1和第1～第3比较例的定向耦合器101,201,301的耦合度的频率特性的特性图。在图22中，横轴表示频率，纵轴表示耦合度。
在图22中，标注了符号90的线表示本实施方式所涉及的定向耦合器1的耦合度的频率特性。标注了符号91的线表示第1比较例的定向耦合器101的耦合度的频率特性。标注了符号92的线表示第2比较例的定向耦合器201的耦合度的频率特性。标注了符号93的线表示第3比较例的定向耦合器301的耦合度的频率特性。
从图22可以了解到，根据本实施方式所涉及的定向耦合器1，与第1～第3比较例的定向耦合器101,201,301相比，能够抑制伴随于频率的变化的耦合度的变化。
[变形例]
接着，参照图23以及图24并就本实施方式所涉及的定向耦合器1的第1以及第2变形例作如下说明。图23表示定向耦合器1的第1变形例的电路结构。图24表示定向耦合器1的第2变形例的电路结构。在第1以及第2变形例中，第2路径32包含相对于第1电容器C1串联连接的电感器L3。
在图23所表示的第1变形例中，就图1所表示的定向耦合器1的电路结构的第1例而言，在第1电感元件L1的第2端部L1b和第2电感元件L2的第2端部L2b的连接点与第1电容器C1之间设置电感器L3。
在图24所表示的第2变形例中，就图2所表示的定向耦合器1的电路结构的第2例而言，在第1电感元件L1的第2端部L1b和第2电感元件L2的第2端部L2b的连接点与第1电容器C1之间设置电感器L3。
电感器L3具有与减小第1电感元件L1与第2电感元件L2的电感耦合的耦合系数K相同等的功能。因此，电感器L3为了调整移相器30的特性而对应于必要被设置。
[第2实施方式]
接着，就本发明的第2实施方式作如下说明。首先，参照图25并就本实施方式所涉及的定向耦合器的电路结构作如下说明。本实施方式所涉及的定向耦合器1的结构是在图1所表示的定向耦合器1中移相器30进一步具有连接第1电感元件L1的第1端部L1a和第2电感元件L2的第1端部L2a的第3路径33的结构。第3路径33包含集中常数元件即第2电容器C2。在本实施方式中，第1电感元件L1即第1线路和第2电感元件L2即第2线路既可以以第1线路与第2线路之间的电容沿着第1以及第2线路进行连续分布的形式进行配置，也可以不以第1线路与第2线路之间的电容沿着第1以及第2线路进行连续分布的形式进行配置。
接着，参照图26～28D并就本实施方式中的层叠体50作如下详细说明。图26以及图27分别是表示层叠体50的内部的立体图。本实施方式中的层叠体50取代第1实施方式中的第12层～第15层电介质层62,63,64而具有第12层～第15层电介质层162,163,164,165。图28A～图28D分别表示第12层～第15层电介质层162～165的图形形成面。
如图28A所示，在第12层电介质层162的图形形成面上形成导体层1621,1622。导体层1621,1622各自具有第1端和第2端。另外，在电介质层162上形成通孔162T3,162T4,162T7,162T8。通孔162T3被连接于导体层1621上的第1端的附近部分和图8C所表示的通孔61T3。通孔162T4被连接于导体层1622上的第1端的附近部分。图8C所表示的通孔61T7被连接于通孔162T7。通孔162T8被连接于导体层1621上的第2端的附近部分。图8C所表示的通孔61T4被连接于导体层1622上的第2端的附近部分。
如图28B所示，在第13层电介质层163上形成通孔163T3,163T4,163T7,163T8。在通孔163T3,163T4,163T7,163T8上分别连接有图28A所表示的通孔162T3,162T4,162T7,162T8。
如图28C所示，在第14层电介质层164的图形形成面上形成为了构成第1电感元件L1而被使用的导体层1641、为了构成第2电容器C2而被使用的导体层1642。导体层1641具有第1端和第2端。另外，在电介质层164上形成通孔164T4,164T7。在通孔164T4上连接有图28B所表示的通孔163T4。通孔164T7和图28B所表示的通孔163T7被连接于导体层1641上的第2端的附近部分。图28B所表示的通孔163T3被连接于导体层1642。图28B所表示的通孔163T8被连接于导体层1641上的第1端的附近部分。
如图28D所示，在第15层电介质层165的图形形成面上形成为了构成第2电感元件L2而被使用的导体层1651、为了构成第2电容器C2而被使用的导体层1652。导体层1651具有第1端和第2端。导体层1652被连接于导体层1651的第1端。图28C所表示的通孔164T4被连接于导体层1652。图28C所表示的通孔164T7被连接于导体层1651上的第2端的附近部分。
在本实施方式中，第1电感元件L1由图28C所表示的导体层1641构成。另外，第2电感元件L2由图28D所表示的导体层1651构成。导体层1651上的第2端的附近部分经由通孔164T7而被连接于导体层1641的第2端的附近部分。导体层1641上的第2端的附近部分经由图8B以及图8C所表示的通孔60T7,61T7、图28A以及图28B所表示的通孔162T7,163T7而被连接于构成第1电容器C1的导体层601(参照图8B)。
导体层1641与通孔163T8的连接地方对应于第1电感元件L1的第1端部L1a。导体层1641与通孔163T7的连接地方对应于第1电感元件L1的第2端部L1b。导体层1651与导体层1652的边界对应于第2电感元件L2的第1端部L2a。导体层1651与通孔164T7的连接地方对应于第2电感元件L2的第2端部L2b。
第2电容器C2由图28C以及图28D所表示的导体层1642,1652、导体层1642,1652之间的电介质层164构成。导体层1652被连接于构成第2电感元件L2的导体层1651。另外，导体层1652经由图7A～图8C所表示的通孔55T4,56T4,57T4,58T4,59T4,60T4,61T4、图28A所表示的导体层1622、图28A～图28C所表示的通孔162T4,163T4,164T4而被连接于构成第2副线路部20B的导体层552(参照图7A)。
构成第1电感元件L1的导体层1641上的第1端的附近部分经由图28A以及图28B所表示的通孔162T8,163T8而被连接于图28A所表示的导体层1621。另外，构成第2电容器C2的导体层1642经由图28A以及图28B所表示的通孔162T3,163T3而被连接于导体层1621。导体层1621经由图7C～图8C所表示的通孔57T3,58T3,59T3,60T3,61T3而被连接于构成第1副线路部20A的导体层571(参照图7C)。
以下，就具备层叠体50的定向耦合器1的结构上的特征进行说明。在层叠体50中，构成第1电感元件L1的导体层1641、构成第2电感元件L2的导体层1651、构成第1电容器C1的导体层591,601,611以及电介质层59,60(参照图8A～图8C)、构成第2电容器C2的导体层1642,1652以及电介质层164，与构成主线路10的导体层551(参照图7A)、构成第1副线路部20A的导体层571(参照图7C)以及构成第2副线路部20B的导体层552(参照图7A)相比，处于更接近上面50A(参照图3)的位置。因此，移相器30与主线路10和第1以及第2副线路部20A,20B相比，处于更接近上面50A的位置。
另外，构成第1电感元件L1的导体层1641、构成第2电感元件L2的导体层1651，与构成第1电容器C1的导体层591,601,611以及电介质层59,60相比，处于更接近上面50A的位置。
在导体层1641,1651与构成主线路10的导体层551之间介有接地用导体层591(参照图8A)。因此，第1电感元件L1和第2电感元件L2相对于主线路10不进行电磁场耦合。
如上所述在本实施方式所涉及的定向耦合器1中，第1电感元件L1为第1线路，第2电感元件L2为第2线路。第1线路由图28C所表示的导体层1641构成。第2线路由图28D所表示的导体层1651构成。
第1线路包含第1线路部分31A。在图28C中，通过标注阴影来表示第1线路部分31A。第1线路部分31A具有在电路结构上最接近第1副线路部20A的第1端缘31Aa、其相反侧的第2端缘31Ab。第1端缘31Aa位于第1电感元件L1的第1端部L1a的附近。第2端缘31Ab位于第1电感元件L1的第2端部L1b的附近。
第2线路包含与第1线路部分31A相对的第2线路部分31B。图28D中，通过标注阴影来表示第2线路部分31B。第2线路部分31B具有在电路结构上最接近第2副线路部20B的第1端缘31Ba、其相反侧的第2端缘31Bb。第1端缘31Ba位于第2电感元件L2的第1端部L2a的附近。第2端缘31Bb位于第2电感元件L2的第2端部L2b的附近。
如图28C以及图28D所示，第2线路部分31B的第1端缘31Ba在物理上最接近第1线路部分31A中的第2端缘31Ab。第2线路部分31B的第2端缘31Bb在物理上最接近第1线路部分31A中的第1端缘31Aa。
本实施方式所涉及的定向耦合器1具备包含第2电容器C2的第3路径33。因此，在本实施方式中，在第1电感元件L1即第1线路与第2电感元件L2即第2线路之间，第1线路与第2线路之间的电容沿着第1以及第2线路进行连续分布的那样的电容耦合既可以较弱也可以没有。
[变形例]
接着，参照图29并就本实施方式所涉及的定向耦合器1的变形例作如下说明。在该变形例中，第2路径32包含相对于第1电容器C1被串联连接的电感器L3。电感器L3被设置于第1电感元件L1的第2端部L1b和第2电感元件L2的第2端部L2b的连接点与第1电容器C1之间。电感器L3的功能如第1实施方式中所说明的那样。
本实施方式中的其他结构、作用以及效果与第1实施方式相同。
还有，本发明并不限定于以上所述各个实施方式，各种各样的变更都是可能的。例如，在本发明的定向耦合器中，除了第1以及第2副线路部和移相器之外还可以将1组以上的追加的副线路部和移相器设置于第3端口与第4端口之间。在此情况下，在电路结构上，以副线路部和移相器交替排列的形式将3个以上的副线路部和2个以上的移相器设置于第3端口与第4端口之间。
根据以上的说明，显然可以实施本发明的各种各样的方式或变形例。因此，在权利要求范围的均等的范围内，即使以上述优选方式以外的方式也能够实施本发明。

Claims (11)

1.一种定向耦合器，其特征在于：
具备：
第1端口；
第2端口；
第3端口；
第4端口；
连接所述第1端口和所述第2端口的主线路；
分别由相对于主线路进行电磁场耦合的线路构成的第1副线路部以及第2副线路部；以及
输出相位相对于输入信号延迟了的信号的移向器，
所述第1副线路部、所述移向器以及所述第2副线路部在电路结构上按该顺序被串联设置于所述第3端口与所述第4端口之间，
相对于所述移向器的所述输入信号的所述移向器的输出信号的相位延迟量随所述输入信号的频率变得越高而变得越大，
所述相位延迟量成为90度的时候的所述输入信号的频率的2倍的频率低于所述相位延迟量成为180度的时候的所述输入信号的频率。
2.如权利要求1所述的定向耦合器，其特征在于：
进一步具备用于将所述第1～第4端口、所述主线路、所述第1以及第2副线路部、以及所述移相器一体化并且包含被层叠的多层电介质层和多层导体层的层叠体。
3.如权利要求2所述的定向耦合器，其特征在于：
所述层叠体具有位于所述多层电介质层以及多层导体层的层叠方向的两端的上面和底面，
所述移相器与所述主线路和所述第1以及第2副线路部相比，处于更接近所述上面的位置。
4.一种定向耦合器，其特征在于：
具备：
第1端口；
第2端口；
第3端口；
第4端口；
连接所述第1端口和所述第2端口的主线路；
分别由相对于主线路进行电磁场耦合的线路构成的第1副线路部以及第2副线路部；以及
输出相位相对于输入信号延迟了的信号的移向器，
所述第1副线路部、所述移向器以及所述第2副线路部在电路结构上按该顺序被串联设置于所述第3端口与所述第4端口之间，
所述移向器包含连接所述第1副线路部和所述第2副线路部的第1路径、第2路径，
所述第1路径包含分别具有电感并且互相进行电感耦合的第1电感元件和第2电感元件，
所述第1电感元件和所述第2电感元件分别具有互相位于相反侧的第1端部以及第2端部，
所述第1电感元件的所述第1端部被连接于所述第1副线路部，
所述第2电感元件的所述第1端部被连接于所述第2副线路部，
所述第1电感元件的所述第2端部与所述第2电感元件的所述第2端部互相连接，并且经由所述第2路径而被连接于地线，
所述第2路径包含第1电容器。
5.如权利要求4所述的定向耦合器，其特征在于：
所述第1电感元件是第1线路，所述第2电感元件是第2线路。
6.如权利要求5所述的定向耦合器，其特征在于：
所述第1线路和所述第2线路互相进行电容耦合。
7.如权利要求5所述的定向耦合器，其特征在于：
所述第1线路包含第1线路部分，
所述第2线路包含与所述第1线路部分相对的第2线路部分，
所述第1线路部分具有在电路结构上最接近所述第1副线路部的第1端缘、其相反侧的第2端缘，
所述第2线路部分具有在电路结构上最接近所述第2副线路部的第1端缘、其相反侧的第2端缘，
所述第2线路部分的所述第1端缘在物理上最接近所述第1线路部分中的所述第1线路部分的所述第2端缘，所述第2线路部分的所述第2端缘在物理上最接近所述第1线路部分中的所述第1线路部分的所述第1端缘。
8.如权利要求4所述的定向耦合器，其特征在于：
所述移相器进一步具有连接所述第1电感元件的所述第1端部和所述第2电感元件的所述第1端部的第3路径，
所述第3路径包含第2电容器。
9.如权利要求4所述的定向耦合器，其特征在于：
所述第2路径进一步包含相对于所述第1电容器被串联连接的电感器。
10.如权利要求4所述的定向耦合器，其特征在于：
进一步具备用于将所述第1～第4端口、所述主线路、所述第1以及第2副线路部、以及所述移相器一体化并且包含被层叠的多层电介质层和多层导体层的层叠体。
11.如权利要求10所述的定向耦合器，其特征在于：
所述层叠体具有位于所述多层电介质层以及所述多层导体层的层叠方向的两端的上面和底面，
所述移相器与所述主线路和所述第1以及第2副线路部相比，处于更接近上面的位置。
CN201710061652.XA 2016-01-26 2017-01-26 定向耦合器 Active CN106997983B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016012041A JP6593192B2 (ja) 2016-01-26 2016-01-26 方向性結合器
JP2016-012041 2016-01-26

Publications (2)

Publication Number Publication Date
CN106997983A true CN106997983A (zh) 2017-08-01
CN106997983B CN106997983B (zh) 2020-07-21

Family

ID=59359520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710061652.XA Active CN106997983B (zh) 2016-01-26 2017-01-26 定向耦合器

Country Status (4)

Country Link
US (1) US10084225B2 (zh)
JP (1) JP6593192B2 (zh)
CN (1) CN106997983B (zh)
TW (1) TWI638484B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582770A (zh) * 2019-09-27 2021-03-30 株式会社村田制作所 定向耦合器及电子部件模块

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107710502B (zh) * 2015-07-14 2020-08-28 株式会社村田制作所 定向耦合器
JP6172479B2 (ja) * 2015-07-29 2017-08-02 Tdk株式会社 方向性結合器
JP6776819B2 (ja) * 2016-10-31 2020-10-28 Tdk株式会社 方向性結合器
JP6776818B2 (ja) * 2016-10-31 2020-10-28 Tdk株式会社 方向性結合器
US10693422B2 (en) * 2017-11-27 2020-06-23 Skyworks Solutions, Inc. Wideband power combiner and splitter
EP4235952A3 (en) * 2018-12-28 2023-11-08 Google LLC Attenuator for qubit drive signals
US11362407B2 (en) * 2020-02-28 2022-06-14 Ttm Technologies Inc. Directional couplers with DC insulated input and output ports
RU208413U1 (ru) * 2021-06-28 2021-12-16 Акционерное общество Омское производственное объединение "Радиозавод им. А.С. Попова" (РЕЛЕРО) Широкополосный направленный ответвитель
WO2023112183A1 (ja) * 2021-12-15 2023-06-22 三菱電機株式会社 高周波回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832435A (zh) * 2011-06-14 2012-12-19 株式会社村田制作所 定向耦合器
EP2850726A1 (en) * 2012-05-16 2015-03-25 Onetastic S.r.L. Circuit and method for generating a variable delay in an electromagnetic signal crossing said circuit, in particular for use in a doherty- configured amplifier
CN104852115A (zh) * 2014-02-18 2015-08-19 Tdk株式会社 定向耦合器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972639B2 (en) * 2003-12-08 2005-12-06 Werlatone, Inc. Bi-level coupler
JP4591559B2 (ja) * 2008-06-20 2010-12-01 株式会社村田製作所 平衡不平衡変換器及び増幅回路モジュール
JP5652542B2 (ja) * 2011-03-14 2015-01-14 株式会社村田製作所 方向性結合器
JP5622781B2 (ja) 2012-03-31 2014-11-12 Tdk株式会社 方向性結合器および無線通信装置
JP5946026B2 (ja) * 2014-03-12 2016-07-05 Tdk株式会社 方向性結合器
JP6112075B2 (ja) * 2014-06-27 2017-04-12 株式会社村田製作所 電子部品
JP6137507B2 (ja) * 2015-01-27 2017-05-31 Tdk株式会社 方向性結合器
US9502746B2 (en) * 2015-02-04 2016-11-22 Tyco Electronics Corporation 180 degree hybrid coupler and dual-linearly polarized antenna feed network
JP6172479B2 (ja) * 2015-07-29 2017-08-02 Tdk株式会社 方向性結合器
JP2017038115A (ja) * 2015-08-07 2017-02-16 Tdk株式会社 方向性結合器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832435A (zh) * 2011-06-14 2012-12-19 株式会社村田制作所 定向耦合器
EP2850726A1 (en) * 2012-05-16 2015-03-25 Onetastic S.r.L. Circuit and method for generating a variable delay in an electromagnetic signal crossing said circuit, in particular for use in a doherty- configured amplifier
CN104852115A (zh) * 2014-02-18 2015-08-19 Tdk株式会社 定向耦合器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582770A (zh) * 2019-09-27 2021-03-30 株式会社村田制作所 定向耦合器及电子部件模块

Also Published As

Publication number Publication date
TWI638484B (zh) 2018-10-11
CN106997983B (zh) 2020-07-21
US20170214109A1 (en) 2017-07-27
JP2017135485A (ja) 2017-08-03
US10084225B2 (en) 2018-09-25
TW201733198A (zh) 2017-09-16
JP6593192B2 (ja) 2019-10-23

Similar Documents

Publication Publication Date Title
CN106997983A (zh) 定向耦合器
CN104852115B (zh) 定向耦合器
CN106410357B (zh) 定向耦合器
CN1893172B (zh) 多层带通滤波器
CN104348442B (zh) 高频模块
CN104916894B (zh) 定向耦合器
CN105122645A (zh) 高频模块
CN106664070A (zh) 移相器、阻抗匹配电路、合分波器以及通信终端装置
JP6137507B2 (ja) 方向性結合器
US20140043108A1 (en) Balun transformer
CN102610883A (zh) 90兆赫兹低插损微型低通滤波器
US6097268A (en) Multilayer duplexer with no shielding electrodes
CN108023150B (zh) 平衡-不平衡变换器
CN105453428A (zh) 高频模块
CN204244192U (zh) Lc滤波器电路及高频模块
CN106207359B (zh) 层叠型电子部件
WO2017114268A1 (zh) 一种合路器
JP6315347B2 (ja) 方向性結合器およびそれを用いたモジュール
CN107710502A (zh) 定向耦合器
JP3766262B2 (ja) バラントランス
CN205792477U (zh) 具有宽频抑制能力的低通滤波器
CN116365205A (zh) 一种叠层片式巴伦
JP3207455U (ja) 分離性及び損失を向上させたマイクロ・ダイプレクサ
EP3155720A1 (en) Wideband impedance transformer
Lee et al. Size reduced dual-band isolation circuits using hybrid right-handed transmission lines for triplexers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant