JP3207455U - 分離性及び損失を向上させたマイクロ・ダイプレクサ - Google Patents
分離性及び損失を向上させたマイクロ・ダイプレクサ Download PDFInfo
- Publication number
- JP3207455U JP3207455U JP2016004250U JP2016004250U JP3207455U JP 3207455 U JP3207455 U JP 3207455U JP 2016004250 U JP2016004250 U JP 2016004250U JP 2016004250 U JP2016004250 U JP 2016004250U JP 3207455 U JP3207455 U JP 3207455U
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- substrate
- capacitor
- twenty
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000926 separation method Methods 0.000 title claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 293
- 239000003990 capacitor Substances 0.000 claims abstract description 169
- 238000001914 filtration Methods 0.000 claims abstract description 28
- 238000002955 isolation Methods 0.000 claims abstract description 22
- 230000008878 coupling Effects 0.000 claims description 89
- 238000010168 coupling process Methods 0.000 claims description 89
- 238000005859 coupling reaction Methods 0.000 claims description 89
- 238000012545 processing Methods 0.000 claims description 44
- 238000010586 diagram Methods 0.000 description 15
- 238000003780 insertion Methods 0.000 description 11
- 230000037431 insertion Effects 0.000 description 11
- 239000000919 ceramic Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
Images
Landscapes
- Filters And Equalizers (AREA)
Abstract
Description
従来のダイプレクサは、ローパスフィルタ又はバンドパスフィルタ、及び、ハイパスフィルタ又はバンドパスフィルタを使用することによって、周波数分離の方法を達成する。しかしながら、2つの信号端子を通して送信される信号と、RFシステムの減衰した出力パワーとの間の干渉が無いことを保証するために、ダイプレクサは、良好な分離性及びより少ない挿入損のための性能を持つべきである。
図1を参照する。マイクロ・ダイプレクサの等価回路が示され、且つマイクロ・ダイプレクサは、信号入力端子RX、低周波数出力端子TX1、高周波数出力端子TX2、分離インダクタLis、低周波数フィルタ処理ユニット10、分離キャパシタCis及び高周波数フィルタ処理ユニット20を含む。
2つの第1接地キャパシタCg1の容量値は、互いに異なってもよい。第1インダクタL1は、分離インダクタLisと低周波数出力端子Tx1との間に直列接続される。第1キャパシタC1は、第1インダクタL1に並列接続される。2つの第1接地キャパシタCg1の各々は、第1インダクタL1の一方の端部及びアースに接続される。
第2接地キャパシタCg2の容量値は、互いに異なってもよい。第2インダクタL2は、分離インダクタLisと低周波数出力端子TX1との間に直列接続される。第2キャパシタC2は、それぞれの第2インダクタL2に並列接続される。各第2接地キャパシタCg2は、対応する第2インダクタL2の一方の端部とアースとの間に接続される。
2つの第2接地キャパシタCg3の容量値は、互いに異なってもよい。第1結合キャパシタCc1は、分離インダクタLisと低周波数出力端子LX1との間に直列接続される。各第1結合線41は、第1結合キャパシタCc1の一方の端部とアースとの間に接続される。各第3接地キャパシタCg3は、第1結合キャパシタCc1の一方の端部とアースとの間に接続される。
第2結合キャパシタCc2の容量値は、互いに異なってもよく、且つ第4接地キャパシタCg4の容量値は、互いに異なってもよい。第2結合キャパシタCc2は、分離インダクタLisと低周波数出力端子TX1との間に直列接続される。第3結合キャパシタCc3は、分離インダクタLisと低周波数出力端子TX1との間に接続される。各第2結合線42は、対応する第2結合キャパシタCc2の一方の端部、又は隣接する2つの第2結合キャパシタCc2の間の直列接続ノードと、アースとの間に接続される。各第4接地キャパシタCg4は、対応する第2結合キャパシタCc2の一方の端部、又は隣接する2つの第2結合キャパシタCc2の間の直列接続ノードと、アースとの間に接続される。
図6を参照する。第3バンドパスフィルタ処理回路21は、第4結合キャパシタCc4、2つの第3結合線43及び2つの第5接地キャパシタCg5を含む。
2つの第5接地キャパシタCg5の容量値は、互いに異なってもよい。第4結合キャパシタCc4は、分離キャパシタCisと高周波数出力端子TX2との間に直列接続される。各第3結合線43は、第4結合キャパシタcc4の一方の端部とアースとの間に接続される。
第5結合キャパシタCc5の容量値は、互いに異なってもよく、且つ第6接地キャパシタcg6の容量値は、互いに異なってもよい。第5結合キャパシタCc5は、分離キャパシタCisと高周波数出力端子TX2との間に直列接続される。第6結合キャパシタCc6は、分離キャパシタCisと高周波数出力端子TX2との間に接続される。各第4結合線44は、対応する第5結合キャパシタCc5の一方の端部、又は隣接する2つの第5結合キャパシタCc5の間の直列接続のノードと、アースとの間に接続される。各第6接地キャパシタCg6は、対応する第5結合キャパシタCc5の一方の端部、又は隣接する2つの第5結合キャパシタCc5の間の直列接続ノードと、アースとの間に接続される。
図9を参照する。マイクロ・ダイプレクサは、互いの上に複数のセラミック基板を積み重ねることによって形成された多層基板50の形態を取る。基板上に形成された導電性パターンは、キャパシタ、インダクタ及び結合線のような部品を構成し、且つ各基板上の導電性パターンは、ビアを通して残りの基板上の導電性パターンに電気的に接続され、その結果、前述した等価回路の回路アーキテクチャを形成する。
多層基板50は、多層基板50の2つの反対側の面上に形成された複数の外部電極を有し、且つこれらの外部電極は、入力電極51、第1出力電極52、第2出力電極53、第1接地電極54、第2接地電極55及び第3接地電極56を含む。入力電極51、第1出力電極52、第2出力電極53、及び第1接地電極54から第3接地電極56は、信号入力端子RX、低周波数出力端子TX1、高周波数出力端子TX2、及びアースにそれぞれ対応する。
第2導電性パターン602から第5導電性パターン605の各々は、2つの端部を有する。第2導電性パターン602は、第1基板S1の第1導電性パターン601の下に位置する。第2導電性パターン602の一方の端部は、第1基板S1の第1導電性パターン601の他方の端部に接続される。第3導電性パターン603から第5導電性パターン605は引き延ばされ、第2導電性パターン602から分離され、且つ互いに並置される。
第6導電性パターン606から第9導電性パターン609の各々は、2つの端部を有する。第6導電性パターン606は、第2基板S2の第2導電性パターン602の下に位置し、且つ第6導電性パターン606の一方の端部は、第2導電性パターン602の他方の端部に接続される。第7導電性パターン607から第9導電性パターン609は、引き延ばされている。第7導電性パターン607は、第3導電性パターン603の下に位置し、且つ第7導電性パターン607の2つの端部は、第3導電性パターン603の2つの端部にそれぞれ接続される。第8導電性パターン608は、第4導電性パターン604の下に位置し、且つ第8導電性パターン608の2つの端部は、第4導電性パターン604の2つの端部にそれぞれ接続される。第9導電性パターン609は、第5導電性パターン605の下に位置し、且つ第9導電性パターン609の2つの端部は、第5導電性パターン605の2つの端部にそれぞれ接続される。
第16導電性パターン616及び第17導電性パターン617の各々は、2つの端部を有する。第16導電性パターン616及び第17導電性パターン617は、第11基板S11の第15導電性パターン615の下に位置する。換言すれば、第15導電性パターン615は、第16導電性パターン616及び第17導電性パターン617にわたる面積の上に広がる。第16導電性パターン616の一方の端部は、第3基板S3の第7導電性パターン607の他方の端部に接続される。第17導電性パターン617は、第3基板S3の第9導電性パターン609の他方の端部に接続される。
第18導電性パターン618及び第19導電性パターン619の各々は、2つの端部を有する。第19導電性パターン619は、第12基板S12の第16導電性パターン616及び第17導電性パターン617の下に位置する。第18導電性パターン618の一方の端部は、第13基板S13の境界まで延在して、第1出力電極52に電気的につながる。
第20導電性パターン620は、第13基板S13の第18導電性パターン618の下に位置し、且つ第8基板S8の第13導電性パターン613の第1端部に接続される。第21導電性パターン621から第23導電性パターン623は、第13基板S13の第19導電性パターン619の下に位置する。第21導電性パターン621は、第12基板S12の第16導電性パターン616の他方の端部に接続される。第22導電性パターン622は、第11基板S11の第15導電性パターン615に接続される。第23導電性パターン623は、第12基板S12の第17導電性パターン617に接続される。第23導電性パターン623の一方の端部は、第14基板S14の境界まで延在して、第2出力電極53に電気的に接続する。
第24導電性パターン624は、第14基板S14の第20導電性パターン620の下に位置し、且つ第15基板S15の境界まで延在して、第2接地電極55に電気的に接続する。第25導電性パターン625は、第14基板S14の第21導電性パターン621の下に位置し、且つ第15基板S15の境界まで延在して、入力電極51に電気的に接続する。第26導電性パターン626は、第14基板S14の第21導電性パターン621から第23導電性パターン623の下に位置する第15基板S15の一部分の上に広がり、且つ第26導電性パターン626の2つの端部は、第15基板S15の2つの反対側境界までそれぞれ延在して、第1接地電極54及び第3接地電極56に電気的に接続する。
第20導電性パターン620及び第18導電性パターン618は結合されて、第1キャパシタC1を構成する。第20導電性パターン620及び第24導電性パターン624は結合されて、分離インダクタLisの第1接地キャパシタCg1を構成し、且つ第1接地キャパシタCg1の容量値は、第20導電性パターン620及び第24導電性パターン624の面積に依存する。第18導電性パターン618及び第24導電性パターン624は結合されて、低周波数出力端子TX1の第1接地キャパシタCg1を構成し、且つ第1接地キャパシタCg1の容量値は、第18導電性パターン618及び第24導電性パターン624の面積に依存する。このため、2つの第1接地キャパシタCg1の容量値は、同じでなくてもよい。
第25導電性パターン625及び第21導電性パターン621は結合されて、分離キャパシタCisを構成する。第15導電性パターン615及び第16導電性パターン616は結合されて、高周波数出力端子TX2の第5結合キャパシタCc5を構成し、且つ第5結合キャパシタCc5の容量値は、第15導電性パターン615及び第16導電性パターン616の面積に依存する。第15導電性パターン615及び第17導電性パターン617は結合されて、高周波数出力端子TX2の第5結合キャパシタCc5を構成し、且つ第5結合キャパシタCc5の容量値は、第15導電性パターン615及び第17導電性パターン617の面積に依存する。このため、2つの第5結合キャパシタCc5の容量値は、同じでなくてもよい。
第23導電性パターン623、第19導電性パターン619及び第21導電性パターン621は結合されて、第6結合キャパシタCc6を構成する。第3導電性パターン603及び第7導電性パターン607は、分離キャパシタCisに関連する第4結合線44を構成する。第5導電性パターン605及び第9導電性パターン609は、高周波数出力端子TX2の第4結合線44を構成する。第4導電性パターン604及び第8導電性パターン608は、2つの第5結合キャパシタCc5の間の直列接続ノードに関連する第4結合線44を構成する。第21導電性パターン621及び第26導電性パターン626は結合されて、分離キャパシタCisの第6接地キャパシタCg6を構成し、且つ第6接地キャパシタCg6の容量値は、第21導電性パターン621及び第26導電性パターン626の面積に依存する。
第23導電性パターン623及び第26導電性パターン626は結合されて、高周波数出力端子TX2の第6接地キャパシタCg6を構成し、且つ第6接地キャパシタCg6の容量値は、第23導電性パターン623及び第26導電性パターン626の面積に依存する。第22導電性パターン622及び第26導電性パターン626は結合されて、2つの第5結合キャパシタCc5の間の直列接続ノードに関連する第6接地キャパシタCg6を構成し、且つ第6接地キャパシタCg6の容量値は、第22導電性パターン622及び第26導電性パターン626の面積に依存する。このため、第6接地キャパシタCg6の容量値は、同じでなくてもよい。
図11Cにおける特性曲線図で示されるように、マイクロ・ダイプレクサの低周波数出力端子TX1及び高周波数出力端子TX2の分離性に対して、低周波数帯域(約2.4GHz)及び高周波数帯域(約5GHz)における動作周波数を有する信号に関して、良好な分離効果がもたらされ(ほぼ−30dB)、その結果、低周波数出力端子TX1及び高周波数出力端子TX2からの信号に対して、相互干渉の度合いは低いことが示される。図11Dによると、低周波数帯域(約2.4GHz)及び高周波数帯域(約5GHz)でのマイクロ・ダイプレクサの反射損は、約−20dBである。
図13を参照する。マイクロ・ダイプレクサは、互いの上に複数のセラミック基板を積み重ねることによって形成された多層基板50’の形態を取る。基板上に形成された導電性パターンは、キャパシタ、インダクタ及び結合線のような部品を構成し、且つ各基板上の導電性パターンは、ビアを通して残りの基板上の導電性パターンに電気的に接続され、その結果、前述の等価回路の回路アーキテクチャを形成する。多層基板50’は、複数の外部電極を有するが、これらの外部電極は、多層基板50’の2つの反対側の面上に形成され、且つ入力電極51’、第1出力電極52’、第2出力電極53’、第1接地電極54’、第2接地電極55’及び第3接地電極56’を含む。入力電極51’、第1出力電極52’、第2出力電極53’、及び第1接地電極54’から第3接地電極56’は、信号入力端子RX、低周波数出力端子TX1、高周波数出力端子TX2、及びアースにそれぞれ対応する。
第1導電性パターン701の一方の端部は、第1基板T1の境界まで延在して、入力電極51’に電気的に接続する。第2導電性パターン702から第4導電性パターン704は、第1導電性パターン701上に並置して形成される。
第5導電性パターン705から第9導電性パターン709の各々は、2つの端部を有する。第7導電性パターン707から第9導電性パターン709は、第1基板T1の第2導電性パターン702から第4導電性パターン704の下に位置する。第8導電性パターン708の一方の端部は、第3導電性パターン703の一方の端部に接続される。第9導電性パターン709の一方の端部は、第4導電性パターン704の一方の端部に接続される。
第10導電性パターン710の第1端部は、第1導電性パターン701の他方の端部に接続され、且つ第10導電性パターン710の第2端部は、第3基板T3の第9導電性パターン709の他方の端部に接続される。
第13導電性パターン713及び第14導電性パターン714の各々は、2つの端部を有する。第13導電性パターン713の一方の端部は、第9基板T9の境界まで延在して、第1出力電極52’に電気的に接続する。第13導電性パターン713は、第3基板T3の第7導電性パターン707の他方の端部に接続される。第14導電性パターン714の一方の端部は、第5基板T5の第10導電性パターン710に接続される。
第5導電性パターン715は、第7基板T7の第11導電性パターン711の下に位置する。第15導電性パターン715の一方の端部は、第11導電性パターン711の他方の端部に接続される。第16導電性パターン716は、第3基板T3の第6導電性パターン706の下に位置し、且つ第6導電性パターン706の一方の端部に接続される。第17導電性パターン717は、第8基板T8の第12導電性パターン712の下に位置し、且つ第3基板T3の第8導電性パターン708の他方の端部に接続される。
第18導電性パターン718及び第19導電性パターン719は、第10基板T10の第16導電性パターン716及び第15導電性パターン715の下にそれぞれ位置する。第20導電性パターン720、第21導電性パターン721及び第22導電性パターン722は、第18導電性パターン718及び第19導電性パターン719の共通側の面上に並置して形成される。第18導電性パターン718は、第3基板T3の第5導電性パターン705の一方の端部に接続される。第19導電性パターン719は、第10基板T10の第16導電性パターン716に接続される。第20導電性パターン720は、第9基板T9の第13導電性パターン713に接続される。第21導電性パターン721は、第10基板T10の第17導電性パターン717に接続される。第22導電性パターン722は、第9基板T9の第14導電性パターン714の他方の端部に接続される。
第23導電性パターン723は、第12基板T12の境界まで延在する3つの端部を有し、その結果、第1接地電極54’、第2接地電極55’及び第3接地電極56’にそれぞれつながる。第23導電性パターン723は、第1基板T1の第2導電性パターン702から第4導電性パターン704の各々の他方の端部、第3基板T3の第6導電性パターン706の他方の端部、及び第5導電性パターン705の他方の端部に接続される。
第12導電性パターン712、第13導電性パターン713及び第14導電性パターン714は結合されて、第3結合キャパシタCc3を構成する。第20導電性パターン720、第21導電性パターン721及び第22導電性パターン722は、第23導電性パターン723に結合されて、低周波数出力端子TX1に関連する第4接地キャパシタCg4、2つの第2結合キャパシタCc2の間の直列接続ノードに関連する第4接地キャパシタCg4、及び分離インダクタLisに関連する第4接地キャパシタCg4をそれぞれ構成する。第4接地キャパシタCg4の容量値は、対応する導電性パターンの面積に依存する。
第15導電性パターン715及び第19導電性パターン719は結合されて、分離キャパシタCisを構成する。第6導電性パターン706及び、第3基板T3を貫通して形成された複数のビアは、分離キャパシタCisに関連する第3結合線43を構成する。第5導電性パターン705及び、第3基板T3を貫通して形成された複数のビアは、高周波数出力端子TX2に関連する第3結合線43を構成する。第19導電性パターン719及び第23導電性パターン723は結合されて、分離キャパシタCisに関連する第5接地キャパシタCg5を構成し、且つ第5接地キャパシタCg5の容量値は、第19導電性パターン719及び第23導電性パターン723の面積に依存する。第18導電性パターン728及び第23導電性パターン723は結合されて、高周波数出力端子TX2に関連する第5接地キャパシタCg5を構成し、且つ第5接地キャパシタCg5の容量値は、第18導電性パターン718及び第23導電性パターン723の面積に依存する。このため、第5接地キャパシタCg5の容量値は、同じでなくてもよい。第18導電性パターン718及び第16導電性パターン716は結合されて、第4接地キャパシタCg4を構成する。
図15Cにおける特性曲線図に示されるように、マイクロ・ダイプレクサの低周波数出力端子TX1及び高周波数出力端子TX2の分離性に対して、低周波数帯域(約2.5GHz)及び高周波数帯域(約5GHz)に動作周波数を有する信号に関して、良好な分離効果がもたらされ(共に−30dB以下)、その結果、低周波数出力端子TX1及び高周波数出力端子TX2からの信号に対して、相互干渉の度合いは低いことが示される。図15Dによると、マイクロ・ダイプレクサの反射損は、低周波数帯域(約2.4GHz)で約−40dB、高周波数帯域(約5GHz)で約−20dBである。
Claims (6)
- 分離性及び損失を向上させたマイクロ・ダイプレクサであって、前記マイクロ・ダイプレクサは、互いの上に複数の基板を積み重ねることによって形成された多層基板の形態を取る、マイクロ・ダイプレクサにおいて、
信号入力端子と、
低周波数出力端子と、
高周波数出力端子と、
前記信号入力端子に接続された一方の端部を有する分離インダクタと、
前記分離インダクタの他方の端部と前記低周波数出力端子との間に直列接続された低周波数フィルタ処理ユニットと、
前記信号入力端子に接続された一方の端部を有する分離キャパシタと、
前記分離キャパシタの他方の端部と前記高周波数出力端子との間に直列接続された高周波数フィルタ処理ユニットと、
を備えることを特徴とする、マイクロ・ダイプレクサ。 - 請求項1に記載のマイクロ・ダイプレクサであって、
前記低周波数フィルタ処理ユニットは、第1ローパスフィルタ処理回路、第2ローパスフィルタ処理回路、第1バンドパスフィルタ処理回路及び第2バンドパスフィルタ処理回路の1つから選択され、
前記第1ローパスフィルタ処理回路は、
前記分離インダクタと前記低周波数出力端子との間に直列接続された第1インダクタと、
前記第1インダクタに並列接続された第1キャパシタと、
2つの第1接地キャパシタであって、各第1接地キャパシタは、前記第1インダクタの一方の端部及びアースに接続される、2つの第1接地キャパシタと、
を有し、
前記第2ローパスフィルタ処理回路は、
前記分離インダクタと前記低周波数出力端子との間に直列接続された複数の第2インダクタと、
前記それぞれの第2インダクタに並列接続された複数の第2キャパシタと、
複数の第2接地キャパシタであって、各第2接地キャパシタは、対応する第2インダクタの一方の端部とアースとの間に接続される、複数の第2接地キャパシタと、
を有し、
前記第1バンドパスフィルタ処理回路は、
前記分離インダクタと前記低周波数出力端子との間に直列接続された第1結合キャパシタと、
2つの第1結合線であって、各第1結合線は、前記第1結合キャパシタの一方の端部とアースとの間に接続される、2つの第1結合線と、
2つの第3接地キャパシタであって、各第3接地キャパシタは、前記第1結合キャパシタの一方の端部とアースとの間に接続される、2つの第3接地キャパシタと、
を有し、
前記第2バンドパスフィルタ処理回路は、
前記分離インダクタと前記低周波数出力端子との間に直列接続された複数の第2結合キャパシタと、
前記分離インダクタと前記低周波数出力端子との間に接続された第3結合キャパシタと、
複数の第2結合線であって、各第2結合線は、アースと、対応する第2結合キャパシタの一方の端部の1つ、及び隣接する2つの前記第2結合キャパシタの間の直列接続ノードとの間に接続される、複数の第2結合線と、
複数の第4接地キャパシタであって、各第4接地キャパシタは、アースと、対応する第2結合キャパシタの一方の端部の1つ、及び隣接する2つの前記第2結合キャパシタの間の直列接続ノードとの間に接続される、複数の第4接地キャパシタと、
を有し、
前記高周波数フィルタ処理ユニットは、第3バンドパスフィルタ処理回路及び第4バンドパスフィルタ処理回路の1つから選択され、
前記第3バンドパスフィルタ処理回路は、
前記分離インダクタと前記高周波数出力端子との間に直列接続された第4結合キャパシタと、
2つの第3結合線であって、各第3結合線は、前記第4結合キャパシタの一方の端部とアースとの間に接続される、2つの第3結合線と、
2つの第5接地キャパシタであって、各第5接地キャパシタは、前記第4結合キャパシタの一方の端部とアースとの間に接続される、2つの第5接地キャパシタと、
を有し、
前記第4バンドパスフィルタ処理回路は、
前記分離インダクタと前記高周波数出力端子との間に直列接続された複数の第5結合キャパシタと、
前記分離インダクタと前記高周波数出力端子との間に接続された第6結合キャパシタと、
複数の第4結合線であって、各第4結合線は、アースと、対応する第5結合キャパシタの一方の端部の1つ、及び隣接する2つの前記第5結合キャパシタの間の直列接続ノードとの間に接続される、複数の第4結合線と、
複数の第6接地キャパシタであって、各第6接地キャパシタは、アースと、対応する第5結合キャパシタの一方の端部の1つ、及び隣接する2つの前記第5結合キャパシタの間の直列接続ノードとの間に接続される、複数の第6接地キャパシタと、
を有することを特徴とする、マイクロ・ダイプレクサ。 - 請求項2に記載のマイクロ・ダイプレクサであって、
前記低周波数フィルタ処理ユニットは、前記第1ローパスフィルタ処理回路であり、且つ前記高周波数フィルタ処理ユニットは、前記第4バンドパスフィルタ処理回路であることを特徴とする、マイクロ・ダイプレクサ。 - 請求項3に記載のマイクロ・ダイプレクサであって、
前記多層基板は、前記多層基板の2つの反対側の面上に形成された入力電極、第1出力電極、第2出力電極、第1接地電極、第2接地電極及び第3接地電極を含み、且つ前記入力電極、前記第1出力電極、前記第2出力電極、及び前記第1接地電極から前記第3接地電極は、前記信号入力端子、前記低周波数出力端子、前記高周波数出力端子、及びアースにそれぞれ対応し、
前記多層基板は、連続した降順で、
第1基板であって、この第1基板は、前記第1基板の上に形成された第1導電性パターンを有すると共に2つの端部を有し、前記第1導電性パターンの一方の端部は、前記第1基板の境界まで延在して、前記入力電極に電気的に接続する、第1基板と、
第2基板であって、この第2基板は、前記第2基板の上に別々に配置された第2導電性パターン、第3導電性パターン、第4導電性パターン及び第5導電性パターンを有し、前記第2導電性パターンから前記第5導電性パターンの各々は、2つの端部を有し、前記第2導電性パターンは、前記第1基板の前記第1導電性パターンの下に位置し、前記第2導電性パターンの一方の端部は、前記第1基板の前記第1導電性パターンの他の端部に接続され、且つ前記第3導電性パターンから前記第5導電性パターンは、引き延ばされ、前記第2導電性パターンから分離され、且つ互いに並置される、第2基板と、
第3基板であって、この第3基板は、第6導電性パターン、第7導電性パターン、第8導電性パターン及び第9導電性パターンを有し、前記第6導電性パターンから前記第9導電性パターンの各々は、2つの端部を有し、前記第6導電性パターンは、前記第2基板の前記第2導電性パターンの下に位置し、且つ前記第6導電性パターンの一方の端部は、前記第2導電性パターンの他方の端部に接続され、前記第7導電性パターンから前記第9導電性パターンは引き延ばされ、前記第7導電性パターンは、前記第3導電性パターンの下に位置し、且つ前記第7導電性パターンの前記2つの端部は、前記第3導電性パターンの前記2つの端部にそれぞれ接続され、前記第8導電性パターンは、前記第4導電性パターンの下に位置し、且つ前記第8導電性パターンの前記2つの端部は、前記第4導電性パターンの前記2つの端部にそれぞれ接続され、前記第9導電性パターンは、前記第5導電性パターンの下に位置し、且つ前記第9導電性パターンの前記2つの端部は、前記第5導電性パターンの前記2つの端部にそれぞれ接続される、第3基板と、
第4基板であって、この第4基板は、前記第4基板を貫通して形成された複数のビアを有する絶縁性基板である、第4基板と、
第5基板であって、この第5基板は、前記第3基板の前記第6導電性パターンの下に位置すると共に2つの端部を有する第10導電性パターンを有し、前記第10導電性パターンの一方の端部は、前記第6導電性パターンの他方の端部に接続され、且つ前記第1導電性パターン、前記第2導電性パターン、前記第6導電性パターン及び前記第10導電性パターンは、全体として、自身を通る軸の周りに巻かれる螺旋の形態を取る、第5基板と、
第6基板であって、この第6基板は、2つの端部を有する第11導電性パターンを有し、前記第11導電性パターンの一方の端部は、前記第6基板の境界まで延在して、前記第1出力電極に電気的に接続し、且つ前記第11導電性パターンは、前記第10導電性パターンの下に位置する、第6基板と、
第7基板であって、この第7基板は、前記第6基板の前記第11導電性パターンの下に位置すると共に2つの端部を有する第12導電性パターンを有し、前記第12導電性パターンの一方の端部は、前記第11導電性パターンの他方の端部に接続される、第7基板と、
第8基板であって、この第8基板は、前記第7基板の前記第12導電性パターンの下に位置すると共に第1端部及び第2端部を有する第13導電性パターンを有し、前記第13導電性パターンの前記第1端部は、前記第5基板の前記第10導電性パターンの他方の端部に接続され、且つ前記第13導電性パターンの前記第2端部は、前記第7基板の前記第12導電性パターンの他方の端部に接続され、且つ前記第11導電性パターンから前記第13導電性パターンは、全体として、自身を通る別の軸の周りに巻かれる螺旋の形態を取る、第8基板と、
第9基板であって、この第9基板は、前記第9基板を貫通して形成された複数のビアを有する絶縁性基板である、第9基板と、
第10基板であって、この第10基板は、前記第3基板の前記第7導電性パターンから前記第9導電性パターンの下に位置すると共に2つの端部を有する第14導電性パターンを有し、前記第14導電性パターンの一方の端部は、前記第10基板の境界まで延在して、前記第1接地電極に電気的に接続する、第10基板と、
第11基板であって、この第11基板は、前記第10基板の前記第14導電性パターンに対応する、前記第11基板の一部分の上に形成された第15導電性パターンを有し、且つ前記第15導電性パターンは、前記第3基板の前記第8導電性パターンの他方の端部に接続される、第11基板と、
第12基板であって、この第12基板は、前記第12基板の上に別々に形成された第16導電性パターン及び第17導電性パターンを有し、前記第16導電性パターン及び前記第17導電性パターンの各々は、2つの端部を有し、前記第16導電性パターン及び前記第17導電性パターンは、前記第11基板の前記第15導電性パターンの下に位置し、前記第15導電性パターンは、前記第16導電性パターン及び前記第17導電性パターンにわたる面積の上に広がり、前記第16導電性パターンの一方の端部は、前記第3基板の前記第7導電性パターンの他方の端部に接続され、且つ前記第17導電性パターンは、前記第3基板の前記第9導電性パターンの他方の端部に接続される、第12基板と、
第13基板であって、この第13基板は、前記第13基板の上に別々に形成された第18導電性パターン及び第19導電性パターンを有し、前記第18導電性パターン及び前記第19導電性パターンの各々は、2つの端部を有し、前記第19導電性パターンは、前記第12基板の前記第16導電性パターン及び前記第17導電性パターンの下に位置し、且つ前記第18導電性パターンの一方の端部は、前記第13基板の境界まで延在して、前記第1出力電極に電気的に接続する、第13基板と、
第14基板であって、この第14基板は、前記第14基板の上に別々に形成された第20導電性パターン、第21導電性パターン、第22導電性パターン及び第23導電性パターンを有し、前記第20導電性パターンは、前記第13基板の前記第18導電性パターンの下に位置し、且つ前記第8基板の前記第13導電性パターンの前記第1端部に接続され、前記第21導電性パターンから前記第23導電性パターンは、前記第13基板の前記第19導電性パターンの下に位置し、前記第21導電性パターンは、前記第12基板の前記第16導電性パターンの他方の端部に接続され、前記第22導電性パターンは、前記第11基板の前記第15導電性パターンに接続され、前記第23導電性パターンは、前記第12基板の前記第17導電性パターンに接続され、且つ前記第23導電性パターンの一方の端部は、前記第14基板の境界まで延在して、前記第2出力電極に電気的につながる、第14基板と、
第15基板であって、この第15基板は、前記第15基板の上に別々に形成された第24導電性パターン、第25導電性パターン及び第26導電性パターンを有し、前記第24導電性パターンは、前記第14基板の前記第20導電性パターンの下に位置し、且つ前記第15基板の境界まで延在して、前記第2接地電極に電気的に接続し、前記第25導電性パターンは、前記第14基板の前記第21導電性パターンの下に位置し、且つ前記第15基板の境界まで延在して、前記入力電極に電気的に接続し、前記第26導電性パターンは、前記第14基板の前記第21導電性パターンから前記第23導電性パターンの下に位置する前記第15基板の一部分の上に広がり、且つ前記第26導電性パターンの2つの端部は、前記第15基板の2つの反対側境界までそれぞれ延在して、前記第1接地電極及び前記第3接地電極に電気的に接続する、第15基板と、
を含み、
前記第1導電性パターン、前記第2導電性パターン、前記第6導電性パターン及び前記第10導電性パターンは、前記分離インダクタを構成し、前記第11導電性パターン、前記第12導電性パターン及び前記第13導電性パターンは、前記第1インダクタを構成し、前記第20導電性パターン及び前記第18導電性パターンは結合されて、前記第1キャパシタを構成し、前記第20導電性パターン及び前記第24導電性パターンは結合されて、前記分離インダクタの前記第1接地キャパシタを構成し、前記第18導電性パターン及び前記第24導電性パターンは結合されて、前記低周波数出力端子の前記第1接地キャパシタを構成し、前記第25導電性パターン及び前記第21導電性パターンは結合されて、前記分離キャパシタを構成し、前記第15導電性パターン及び前記第16導電性パターンは結合されて、前記高周波数出力端子の前記第5結合キャパシタを構成し、前記第15導電性パターン及び前記第17導電性パターンは結合されて、前記高周波数出力端子の前記第5結合キャパシタを構成し、前記第23導電性パターン、前記第19導電性パターン及び前記第21導電性パターンは結合されて、前記第6結合キャパシタを構成し、前記第3導電性パターン及び前記第7導電性パターンは、前記分離キャパシタに関連する前記第4結合線を構成し、前記第5導電性パターン及び前記第9導電性パターンは、前記高周波数出力端子の前記第4結合線を構成し、前記第4導電性パターン及び前記第8導電性パターンは、前記2つの第5結合キャパシタの間の直列接続ノードに関連する前記第4結合線を構成し、前記第21導電性パターン及び前記第26導電性パターンは結合されて、前記分離キャパシタの前記第6接地キャパシタを構成し、前記最23導電性パターン及び前記第26導電性パターンは結合されて、前記高周波数出力端子の前記第6接地キャパシタを構成し、且つ前記第22導電性パターン及び前記第26導電性パターンは結合されて、前記2つの第5結合キャパシタの間の前記直列接続ノードに関連する前記第6接地キャパシタを構成することを特徴とする、マイクロ・ダイプレクサ。 - 請求項2に記載のマイクロ・ダイプレクサであって、
前記低周波数フィルタ処理ユニットは、前記第2バンドパスフィルタ処理回路であり、且つ前記高周波数フィルタ処理ユニットは、前記第3バンドパスフィルタ処理回路であることを特徴とする、マイクロ・ダイプレクサ。 - 請求項5に記載のマイクロ・ダイプレクサであって、
前記多層基板は、前記多層基板の2つの反対側の面上に形成された第1入力電極、第1出力電極、第2出力電極、第1接地電極、第2接地電極及び第3接地電極を含み、且つ前記入力電極、前記第1出力電極、前記第2出力電極、及び前記第1接地電極から前記第3接地電極は、前記信号入力端子、前記低周波数出力端子、前記高周波数出力端子、及びアースにそれぞれ対応し、
前記多層基板は、連続した降順で、
第1基板であって、この第1基板は、前記第1基板の上に別々に形成されると共に2つの端部を有する第1導電性パターン、第2導電性パターン、第3導電性パターン及び第4導電性パターンを有し、前記第1導電性パターンの一方の端部は、前記第1基板の境界まで延在して、前記入力電極に電気的に接続し、且つ前記第2導電性パターンから前記第4導電性パターンは、前記第1導電性パターン上に並置して形成される、第1基板と、
第2基板であって、この第2基板は、前記第2基板を貫通して形成された複数のビアを有する絶縁性基板である、第2基板と、
第3基板であって、この第3基板は、第5導電性パターン、第6導電性パターン、第7導電性パターン、第8導電性パターン及び第9導電性パターンを有し、前記第5導電性パターンから前記第9導電性パターンの各々は、2つの端部を有し、前記第7導電性パターンから前記第9導電性パターンは、前記第1基板の前記第2導電性パターンから前記第4導電性パターンの下に位置し、前記第8導電性パターンの一方の端部は、前記第3導電性パターンの一方の端部に接続され、前記第9導電性パターンの一方の端部は、前記第4導電性パターンの一方の端部に接続される、第3基板と、
第4基板であって、この第4基板は、前記第4基板を貫通して形成された複数のビアを有する絶縁性基板である、第4基板と、
第5基板であって、この第5基板は、前記第1基板の前記第1導電性パターンの下に位置すると共に第1端部及び第2端部を有する第10導電性パターンを有し、前記第10導電性パターンの前記第1端部は、前記第1導電性パターンの他方の端部に接続され、且つ前記第10導電性パターンの前記第2端部は、前記第3基板の前記第9導電性パターンの他方の端部に接続される、第5基板と、
第6基板であって、この第6基板は、前記第6基板を貫通して形成された複数のビアを有する絶縁性基板である、第6基板と、
第7基板であって、この第7基板は、前記第1基板の前記第1導電性パターンの下に位置すると共に2つの端部を有する第11導電性パターンを有し、前記第11導電性パターンの一方の端部は、前記第7基板の境界まで延在して、前記入力電極に電気的に接続する、第7基板と、
第8基板であって、この第8基板は、前記第3基板の前記第7導電性パターンから前記第9導電性パターンに対応する前記第7導電性パターンの一部分の下に位置する第12導電性パターンを有する、第8基板と、
第9基板であって、この第9基板は、前記第8基板の前記第12導電性パターンの下に位置する第13導電性パターン及び第14導電性パターンを有し、前記第13導電性パターン及び前記第14導電性パターンの各々は、2つの端部を有し、前記第13導電性パターンの一方の端部は、前記第9基板の境界まで延在して、前記第1出力電極に電気的に接続し、前記第13導電性パターンは、前記第3基板の前記第7導電性パターンの他方の端部に接続され、且つ前記第14導電性パターンの一方の端部は、前記第5基板の前記第10導電性パターンに接続される、第9基板と、
第10基板であって、この第10基板は、前記第10基板の上に別々に形成された第15導電性パターン、第16導電性パターン及び第17導電性パターンを有し、前記第5導電性パターンは、前記第7基板の前記第11導電性パターンの下に位置し、前記第15導電性パターンの一方の端部は、前記第11導電性パターンの他方の端部に接続され、前記第16導電性パターンは、前記第3基板の前記第6導電性パターンの下に位置し、且つ前記第6導電性パターンの一方の端部に接続され、前記第17導電性パターンは、前記第8基板の前記第12導電性パターンの下に位置し、且つ前記第3基板の前記第8導電性パターンの他方の端部に接続される、第10基板と、
第11基板であって、この第11基板は、前記第11基板の上に別々に形成された第18導電性パターン、第19導電性パターン、第20導電性パターン、第21導電性パターン及び第22導電性パターンを有し、前記第18導電性パターン及び前記第19導電性パターンは、前記第10基板の前記第16導電性パターン及び前記第15導電性パターンの下にそれぞれ位置し、前記第20導電性パターン、前記第21導電性パターン及び前記第22導電性パターンは、前記第18導電性パターン及び前記第19導電性パターンの共通側の面上に並置して形成され、前記第18導電性パターンは、前記第3基板の前記第5導電性パターンの一方の端部に接続され、前記第19導電性パターンは、前記第10基板の前記第16導電性パターンに接続され、前記第20導電性パターンは、前記第9基板の前記第13導電性パターンに接続され、前記第21導電性パターンは、前記第10基板の前記第17導電性パターンに接続され、前記第22導電性パターンは、前記第9基板の前記第14導電性パターンの他方の端部に接続される、第11基板と、
第12基板であって、この第12基板は、前記第11基板の前記第18導電性パターンから前記第22導電性パターンに対応する、前記第12基板の一部の上に形成された第23導電性パターンを有し、前記第23導電性パターンは、前記第12基板の境界まで延在する3つの端部を有し、その結果、前記第1接地電極、前記第2接地電極及び前記第3接地電極にそれぞれ接続し、前記第23導電性パターンは、前記第1基板の前記第2導電性パターンから前記第4導電性パターンの各々の他方の端部、前記第3基板の前記第6導電性パターンの他方の端部、及び前記第5導電性パターンの他方の端部に接続される、第12基板と、
を含み、
前記第1導電性パターン及び前記第10導電性パターンは、前記分離インダクタを構成し、前記第4導電性パターン及び前記第9導電性パターンは、前記分離インダクタに関連する前記第2結合線を構成し、前記第3導電性パターン及び前記第8導電性パターンは、前記2つの第2結合キャパシタの間の直列接続ノードに関連する前記第2結合線を構成し、前記第2導電性パターン及び前記第7導電性パターンは、前記低周波数出力端子に関連する前記第2結合線を構成し、前記第17導電性パターン及び前記第22導電性パターンは結合されて、前記分離キャパシタに関連する前記第2結合キャパシタを構成し、前記第12導電性パターン、前記第13導電性パターン及び前記第14導電性パターンは結合されて、前記第3結合キャパシタを構成し、前記第20導電性パターン、前記第21導電性パターン及び前記第22導電性パターンは、前記第23導電性パターンと結合されて、前記低周波数出力端子に関連する前記第4接地キャパシタ、前記2つの第2結合キャパシタの間の前記直列接続ノードに関連する前記第4接地キャパシタ、及び前記分離インダクタに関連する前記第4接地キャパシタをそれぞれ構成し、前記第15導電性パターン及び前記第19導電性パターンは結合されて、前記分離キャパシタを構成し、前記第6導電性パターン及び、前記第3基板を貫通して形成された複数のビアは、前記分離キャパシタに関連する前記第3結合線を構成し、前記第5導電性パターン及び、前記第3基板を貫通して形成された複数のビアは、前記高周波数出力端子に関連する前記第3結合線を形成し、前記第19導電性パターン及び前記第23導電性パターンは結合されて、前記分離キャパシタに関連する前記第5接地キャパシタを構成し、前記第18導電性パターン及び前記第23導電性パターンは結合されて、前記高周波数出力端子に関連する前記第5接地キャパシタを構成し、前記第18導電性パターン及び前記第16導電性パターンは結合されて、前記第4接地キャパシタを構成することを特徴とする、マイクロ・ダイプレクサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016004250U JP3207455U (ja) | 2016-08-31 | 2016-08-31 | 分離性及び損失を向上させたマイクロ・ダイプレクサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016004250U JP3207455U (ja) | 2016-08-31 | 2016-08-31 | 分離性及び損失を向上させたマイクロ・ダイプレクサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3207455U true JP3207455U (ja) | 2016-11-10 |
Family
ID=57243490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016004250U Active JP3207455U (ja) | 2016-08-31 | 2016-08-31 | 分離性及び損失を向上させたマイクロ・ダイプレクサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3207455U (ja) |
-
2016
- 2016-08-31 JP JP2016004250U patent/JP3207455U/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104348442B (zh) | 高频模块 | |
TWI515953B (zh) | 方向性耦合器 | |
CN103066347B (zh) | 一种新型的ltcc叠层片式双工器 | |
US9007145B2 (en) | High-frequency signal balancing multiplexer | |
JP3223848B2 (ja) | 高周波部品 | |
JP2004312065A (ja) | 受動部品 | |
JP2002353775A (ja) | フィルタユニット及び該フィルタユニットを用いたデュプレクサ | |
CN111010107B (zh) | 一种小型化叠层片式耦合带通滤波器 | |
WO2019178830A1 (zh) | 一种ltcc叠层片式双工器 | |
JP2010154138A (ja) | 積層型マルチプレクサ | |
JP4550915B2 (ja) | フィルタ回路及びフィルタ回路素子、これを備えた多層回路基板並びに回路モジュール | |
KR20180000641U (ko) | 강화된 격리 및 손실을 가지는 마이크로 다이플렉서 | |
JP3207455U (ja) | 分離性及び損失を向上させたマイクロ・ダイプレクサ | |
US7782157B2 (en) | Resonant circuit, filter circuit, and multilayered substrate | |
CN113363690A (zh) | 一种小型化低温共烧陶瓷双工器 | |
JP3207413U (ja) | 阻止帯域ノイズ抑制付き低域通過フィルタ | |
JP5874501B2 (ja) | 高周波モジュール | |
JPH1197962A (ja) | 高周波部品 | |
CN205847207U (zh) | 具高隔离度低损耗微型双工器 | |
US20240283422A1 (en) | Filter, integrated passive device, electronic device and display device | |
TWM531659U (zh) | 具高隔離度低損耗微型雙工器 | |
CN113206652B (zh) | 滤波器、复用器及通信模块 | |
CN217406506U (zh) | 叠层双通带滤波器 | |
WO2023013267A1 (ja) | フィルタ装置 | |
CN106612121A (zh) | 多频合路开关电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3207455 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |