WO2019178830A1 - 一种ltcc叠层片式双工器 - Google Patents

一种ltcc叠层片式双工器 Download PDF

Info

Publication number
WO2019178830A1
WO2019178830A1 PCT/CN2018/080168 CN2018080168W WO2019178830A1 WO 2019178830 A1 WO2019178830 A1 WO 2019178830A1 CN 2018080168 W CN2018080168 W CN 2018080168W WO 2019178830 A1 WO2019178830 A1 WO 2019178830A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
end point
column
point
substrate
Prior art date
Application number
PCT/CN2018/080168
Other languages
English (en)
French (fr)
Inventor
梁启新
付迎华
卓群飞
陈琳玲
马龙
周志斌
樊应县
Original Assignee
深圳市麦捷微电子科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市麦捷微电子科技股份有限公司 filed Critical 深圳市麦捷微电子科技股份有限公司
Priority to PCT/CN2018/080168 priority Critical patent/WO2019178830A1/zh
Publication of WO2019178830A1 publication Critical patent/WO2019178830A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters

Definitions

  • the present invention relates to a miniaturized LTCC laminated chip duplexer that can be used in 4G mobile communication systems, tablet computers, and various other communication devices.
  • the Low Temperature Co-fired Ceramic (LTCC) technology is to make the low-temperature sintered ceramic powder into a precise and dense porcelain strip.
  • LTCC Low Temperature Co-fired Ceramic
  • As a circuit board material laser drilling and micro-hole injection are used on the green tape. Processes such as pulp and precision conductor paste printing produce the required circuit patterns, and a plurality of passive components are buried therein, and then laminated together, sintered at 900 ° C to form a passive integrated component of the three-dimensional circuit network.
  • RF microwave components designed and manufactured based on LTCC technology include filters, duplexers, antennas, couplers, baluns, receiver front-end modules, and antenna switch modules.
  • the filter becomes an indispensable device. It can use the duplexer to process the input signal of the frequency band, or integrate the duplexer into the antenna opening mode.
  • ASM mobile phone RF front end
  • FEM mobile phone RF front end
  • the object of the present invention is to solve the problem that the existing LTCC laminated chip duplexer is bulky, the frequency dividing function of the low frequency signal and the high frequency signal has a large loss, the ability to suppress the common mode signal is poor, and the cost is high.
  • An LTCC laminated chip duplexer is proposed.
  • An LTCC laminated chip duplexer characterized in that the duplexer comprises a ceramic base body, and a first grounding port (P1), a common port (P2) and a third grounding port are arranged on an outer sidewall of the ceramic substrate.
  • the ceramic substrate is interposed between the common port (P2) and the low-band output port (P6) Between the low-pass filter for separating the low-band signal; the ceramic substrate is internally disposed between the common port (P2) and the high-band-pass output port (P4) for separating the high-band band a passband filter for the signal; the ceramic substrate comprises 11 layers of a ceramic dielectric circuit layer in a stacked structure, wherein:
  • the first planar conductor is connected to the first layer of the first capacitor substrate (1-C1) by the first layer of the first capacitor substrate (1) -C1) a first layer first internal end point (1A) of the first ground port (P1), and a first layer connecting the first layer first capacitive substrate (1-C1) and the fifth ground port (P5) a fourth internal terminal (1D);
  • the second planar conductor is connected to the first layer of the second capacitor substrate (1-C2) by the first layer of the second capacitor substrate (1-C2) a substrate (1-C3), and a first layer second internal terminal (1B) connecting the first layer of the second capacitor substrate (1-C2) and the common port (P2);
  • the third planar conductor is connected by the third The grounding port (P3) is composed of a first layer of false terminals (1C);
  • the first planar conductor is composed of a second layer of the first capacitor substrate (2-C1), and the second layer of the first capacitor
  • the substrate (2-C1) is also connected to the eighteenth column (18);
  • the second planar conductor is composed of a second layer of the second capacitor substrate (2-C2), and the second layer of the second capacitor substrate (2) -C2) is also connected with a twenty-first point column (21);
  • the third planar conductor is composed of a second layer of a third capacitor substrate (2-C3), and a second layer of a third capacitor substrate (2-C3)
  • a second twenty-point column (22) is also connected;
  • the fourth planar conductor is composed of a second layer of false terminals (2A) connected to the high-bandpass output port (P4);
  • the third layer eight mutually insulated metal planar conductors are printed on the ceramic dielectric substrate.
  • the first planar conductor consists of a third layer of the first capacitor substrate (3-C1) and a third layer of the fifth internal terminal (3E).
  • the third layer fifth internal terminal (3E) is connected to the low frequency output port (P6);
  • the second planar conductor is composed of the third layer second capacitor substrate (3-C2) and the third layer first internal terminal ( 3A) constituting, the third inner first end point (3A) is connected to the first ground port (P1);
  • the third flat surface conductor is composed of a third layer third capacitive substrate (3-C3) and a third layer second internal end point (3B) is configured, the third inner second end point (3B) is connected to the common port (P2);
  • the fourth flat surface conductor is composed of a third layer fourth capacitor substrate (3-C4), and the third layer fourth capacitance base
  • the sheet (3-C4) is also connected to the 21st point column (21); the fifth, sixth,
  • the fourth layer four mutually insulated metal planar conductors are printed on the ceramic dielectric substrate, and the first planar conductor consists of a fourth layer of the first capacitor substrate (4-C1) and a fourth layer of the first internal terminal (4A).
  • the fourth inner first end point (4A) is connected to the fifth grounding port (P5);
  • the second, third and fourth planar conductors are respectively composed of the fourth layer first printed point post (18-2), the fourth layer a second printing dot (21-1), a fourth layer of the third printing dot (22-2);
  • a fourth layer of the first printing dot (18-2) is the eighteenth column (18) a component, a fourth layer of the second printing dot (21-1) is a component of the second eleventh column (21), and a fourth layer of the third printing dot (22-2) is the second a component of the twelve-point column (22);
  • the first planar conductor is composed of a fifth layer first inductor coil (5-L1) and a fifth layer first inductor coil ( 5-L1)
  • the second and third planar conductors are respectively composed of the fifth layer first printed dot (21-3) a fifth layer of the second printing dot (22-4); a fifth layer first inner end point (5A) and a fifth layer second inner end point (5B) respectively connected to the eighteenth point column (18) and a nineteen-point column (19);
  • a fifth layer of the first printing dot (21-3) is a component of the second eleventh column (21), and a fifth layer of the second printing dot (22-4) Is a component of the twenty-second point column (22);
  • the first planar conductor is composed of a sixth layer first inductance coil (6-L1) and a sixth layer first inductance coil respectively.
  • (6-L1) the sixth inner first end point (6A) and the sixth inner second end point (6B) at both ends; the sixth inner first end point (6A) is connected to the seventeenth point (17), The sixth inner second end point (6B) is connected to the nineteenth point column (19);
  • the second piece planar conductor is composed of a sixth layer second inductance coil (6-L2), and a sixth layer second inductance coil respectively (6-L2) 6th layer third inner end point (6C) and sixth layer fourth inner end point (6D) at both ends; sixth layer third inner end point (6C) and sixth layer fourth inner end point (6D) ) respectively connecting the twentieth point column (20) and the second twelf point column (22);
  • the third and fourth plane conductors are respectively composed of a printing dot column (18-5) and a printing dot column
  • the first planar conductor is composed of a seventh layer first inductance coil (7-L1) and a seventh layer first inductance coil respectively.
  • 7-L1 The seventh inner first end point (7A) and the seventh inner second end point (7B) at both ends, and the seventh inner first end point (7A) is connected to the low frequency output port (P6),
  • the seventh inner second end point (7B) is connected to the seventeenth point column (17);
  • the second piece planar conductor is composed of a seventh layer second inductive coil (7-L2) and a seventh layer second inductive coil (7) -L2)
  • the seventh inner fourth end point (7D) of the seventh end, the fourth inner fourth end point (7D) of the seventh layer is connected to the high frequency band pass output port (P4), and the seventh layer of the second inductive coil (7-L2)
  • the first end is connected to the twentieth point column (20);
  • the third and fourth plane conductors are respectively composed of a printing point column (18-7) and a
  • the eighth layer two mutually insulated metal planar conductors are printed on the ceramic dielectric substrate, and the first planar conductor is composed of an eighth layer first inductance coil (8-L1), and an eighth layer first inductance coil (8- The two ends of L1) are respectively connected to the eighteenth column (18) and the sixteenth column (16); the second planar conductor is composed of the eighth layer second inductance coil (8-L2), and the eighth layer is second.
  • the two ends of the inductor coil (8-L2) are respectively connected to the twelfth point column (12) and the second eleven point column (21);
  • the ninth layer two mutually insulated metal planar conductors are printed on the ceramic dielectric substrate, and the first planar conductor is composed of a ninth layer first inductance coil (9-L1) and a first inductance layer respectively disposed on the ninth layer.
  • the second planar conductor is composed of a ninth layer of the second inductive coil (9-L2), and is respectively disposed on the ninth layer and the second a ninth layer third inner end point (9C) and a ninth layer fourth inner end point (9D) at both ends of the inductor coil (9-L2), a ninth layer third inner end point (9C) and a ninth layer fourth inner portion
  • the end point (9D) is connected to the twelfth point column (12) and the twenty third point column (23);
  • the first planar conductor is composed of a tenth first inductance coil (10-L1) and a first inductance coil respectively disposed on the tenth layer.
  • the second piece of planar conductor is composed of a tenth layer second inductance coil (10-L2), and is respectively disposed on the tenth layer second
  • the end point (10D) is connected to the fourteenth point column (14) and the twenty third point column (23), respectively;
  • the eleventh layer two mutually insulated metal planar conductors are printed on the ceramic dielectric substrate, and the first planar conductor is composed of the eleventh first inductance coil (11-L1) and the eleventh layer respectively.
  • a first inner end point (11A) of the eleventh layer of an inductive coil (11-L1) and a third inner end point (11C) of the eleventh layer are formed, and the first inner end point (11A) of the eleventh layer is connected to the common port.
  • the eleventh layer third inner end point (11C) is connected to the thirteenth point column (13);
  • the second piece plane conductor is formed by the eleventh layer second inductive coil (11-L2), and respectively 11th second inner end point (11B) and eleventh fourth inner end point (11D) of the eleventh second inductor (11-L2), and the eleventh second inner end point (11B) )
  • the fourteenth point column (14) is connected, and the fourth inner fourth terminal (11D) of the eleventh layer is connected to the fifth ground port (P5).
  • the first ground port (P1), the common port (P2) and the third ground port (P3) are disposed on the front outer sidewall of the ceramic substrate; the high frequency band output port (P4) and the fifth ground port (P5) And the low frequency output port (P6) is provided on the rear outer side wall of the ceramic substrate.
  • the invention has the beneficial effects that the invention adopts the LTCC (low temperature co-fired ceramic) technology and adopts the lumped parameter model design to realize the special electrical performance requirement of a novel LTCC laminated chip duplexer.
  • the invention effectively realizes the frequency dividing function of the low frequency signal and the high frequency signal, and has the advantages of low loss, high isolation, high suppression, high reliability, low cost, excellent consistency and suitable for large-scale production, and also adapts.
  • FIG. 1 is a schematic diagram of an equivalent circuit of a LTCC laminated chip duplexer according to the present invention
  • FIG. 2 is a schematic perspective view of a LTCC laminated chip duplexer according to the present invention.
  • FIG. 3 is a schematic view showing the internal structure of a LTCC laminated chip duplexer according to the present invention.
  • FIG. 4 is a schematic view showing the planar structure of a first layer circuit layer of the present invention.
  • FIG. 5 is a schematic diagram showing the planar structure of a second layer circuit of the present invention.
  • FIG. 6 is a schematic diagram showing the planar structure of a third layer circuit of the present invention.
  • FIG. 7 is a schematic structural view of a fourth layer circuit of the present invention.
  • Figure 8 is a schematic diagram showing the planar structure of the fifth layer circuit of the present invention.
  • FIG. 9 is a schematic plan view showing a sixth layer circuit of the present invention.
  • FIG. 10 is a schematic diagram showing the planar structure of a seventh layer circuit of the present invention.
  • FIG. 11 is a schematic plan view showing the eighth layer circuit of the present invention.
  • FIG. 12 is a schematic plan view showing a ninth layer circuit of the present invention.
  • FIG. 13 is a schematic diagram showing the planar structure of a tenth layer circuit of the present invention.
  • Figure 14 is a schematic plan view showing the structure of the eleventh layer circuit of the present invention.
  • the LTCC laminated chip duplexer of the present invention comprises a ceramic substrate.
  • the outer wall of the ceramic substrate is provided with a first ground port P1, a common port P2, and a third ground port P3.
  • the band pass output port P4, the fifth ground port P5, and the low band output port P6 are disposed on the rear outer side wall of the ceramic base.
  • the ceramic substrate is internally provided with a low-pass filter for separating the low-band signal between the common port P2 and the low-band output port P6; the ceramic substrate is internally connected between the common port P2 and the high-frequency band.
  • a band pass filter for separating the high band band pass signal is provided between the ports P4. Referring to FIG. 1 , the signal is input from the common port P2 as an example: the signal is input from the common port P2 to the low-band output port P6 port output, and the link is a low-pass filter, and the low-band signal is separated; The signal is input from the common port P2 and then output to the high-frequency band output port P4. This link is a band-pass filter that separates the high-band signal.
  • the high-band bandpass filter is composed of a high-pass filter and an inductor in series.
  • the high-pass filter is composed of an inductor L1 and a capacitor C1, a capacitor C2, and a capacitor C3, and the capacitor C3 is a jumper capacitor, which effectively improves the high-band bandpass.
  • the filter has a stopband attenuation in the low frequency band, and the series inductance is the inductance L2, which effectively improves the stopband attenuation of the high frequency bandpass filter in the high frequency band.
  • the low-band signal is divided by a low-pass filter, and the low-pass filter is composed of an inductor L3, an inductor L4 and a capacitor C4, a capacitor C5, and a capacitor C6, and the inductor L4 and the capacitor C5 are resonated in parallel to form a transmission zero point, thereby effectively improving
  • the low-band low-pass filter has a stopband attenuation at the low frequency band.
  • the ceramic substrate of the present invention comprises 11 layers of ceramic dielectric circuit layers in a stacked structure, and the layers of the ceramic dielectric circuit layers having 11 layers in a laminated structure are as follows:
  • the first planar conductor is connected to the first layer of the first capacitor substrate 1-C1 by the first layer of the first capacitor substrate 1-C1 and a first inner first end point 1A of the first ground port P1, and a first inner fourth end point 1D connecting the first layer first capacitive substrate 1-C1 and the fifth ground port P5;
  • the second planar conductor a first layer of the second capacitor substrate 1-C2 connected to the first layer of the second capacitor substrate 1-C2, and a first layer of the second capacitor substrate 1-C3 connected to the first layer of the second capacitor substrate 1-C2 C2 is connected to the first inner second end point 1B of the common port P2;
  • the third planar conductor is composed of the first layer false lead end 1C connected to the third ground port P3;
  • the first planar conductor is composed of a second first capacitive substrate 2-C1, and the second first capacitive substrate 2-C1 is also connected to the eighteenth column 18;
  • the second planar conductor is composed of a second layer of the second capacitor substrate 2-C2, and the second layer of the second capacitor substrate 2-C2 is also connected to the second eleventh Point column 21;
  • the third planar conductor is composed of a second layer of the third capacitor substrate 2-C3, and the second layer of the third capacitor substrate 2-C3 is further connected with the second twelve-point column 22;
  • the fourth planar conductor The second layer of the dummy terminal 2A connected to the high frequency band through output port P4;
  • the first planar conductor is composed of a third layer of the first capacitor substrate 3-C1 and a third layer of the fifth internal terminal 3E,
  • the third layer fifth internal terminal 3E is connected to the low band output port P6;
  • the second block conductor is composed of the third layer second capacitor substrate 3-C2 and the third layer first internal terminal 3A, and the third layer first internal terminal 3A Connecting the first grounding port P1;
  • the third planar conductor consists of a third layer of the third capacitive substrate 3-C3 and the third layer of the second internal terminal 3B, and the third layer of the second internal terminal 3B is connected to the common port P2;
  • the block planar conductor is composed of a third layer fourth capacitor substrate 3-C4, and the third layer fourth capacitor substrate 3-C4 is also connected to the second eleven point column 21; fifth, sixth, seventh and eighth planar conductors respectively The third layer first dummy terminal 3C, the third layer second dummy terminal 3D,
  • the fourth layer four mutually insulated metal planar conductors are printed on the ceramic dielectric substrate, and the first planar conductor is composed of a fourth layer first capacitor substrate 4-C1 and a fourth layer first internal terminal 4A, fourth The first inner end point 4A of the layer is connected to the fifth grounding port P5; the second, third and fourth planar conductors are respectively composed of a fourth layer of the first printing point column 18-2, a fourth layer of the second printing point column 21-1, and a fourth The third printing dot column 22-2 is formed; the fourth layer first printing dot column 18-2 is a component of the eighteenth dot column 18, and the fourth layer second printing dot column 21-1 is the a component of the twenty-one column 21, the fourth layer of the third printing dot 22-2 is a component of the second twelve-point column 22;
  • the first planar conductor is composed of a fifth layer first inductor coil 5-L1, and a fifth layer first inductor coil 5-L1 respectively.
  • the second and third plane conductors are respectively composed of a fifth layer first printing dot column 21-3 and a fifth layer second printing dot column 22-4 is configured;
  • the fifth layer first inner end point 5A and the fifth layer second inner end point 5B are respectively connected to the eighteenth point column 18 and the nineteenth point column 19;
  • the fifth layer first printing point column 21-3 is a component of the second eleven point column 21, and a fifth layer of the second printing dot column 22-4 is a component of the second twelve point column 22;
  • the sixth layer four mutually insulated metal planar conductors are printed on the ceramic dielectric substrate, and the first planar conductor is composed of a sixth layer first inductor coil 6-L1 and a sixth layer first inductor coil 6-
  • the sixth inner first end point 6A and the sixth inner second end point 6B at both ends of L1 are formed; the sixth inner first end point 6A is connected to the seventeenth point column 17, and the sixth second inner end point 6B is connected to the nineteenth point.
  • the second planar conductor is composed of a sixth layer second inductor coil 6-L2, and a sixth layer third inner end point 6C and a sixth layer respectively disposed at the ends of the sixth layer second inductor coil 6-L2
  • Four internal end points 6D are formed
  • the sixth layer third inner end point 6C and the sixth layer fourth inner end point 6D are respectively connected to the twentieth point column 20 and the second twelf point column 22
  • the third and fourth plane conductors are respectively printed
  • the dot column 18-5 and the printing dot column 21-5 are formed;
  • the printing dot column 18-5 is a component of the eighteenth dot column 18, and the printing dot column 21-5 is the second eleventh column 21 component;
  • the seventh layer four mutually insulated metal planar conductors are printed on the ceramic dielectric substrate, and the first planar conductor is composed of a seventh layer first inductance coil 7-L1 and a seventh layer first inductance coil 7-
  • the seventh inner first end point 7A and the seventh inner second end point 7B of the seventh layer at both ends of the L1 are connected, the seventh inner first end point 7A is connected to the low frequency band output port P6, and the seventh layer second inner end point 7B is connected to the seventeenth point.
  • a second planar conductor consisting of a seventh layer second inductive coil 7-L2, and a seventh layer fourth inner end point 7D disposed at the end of the seventh layer second inductive coil 7-L2, the seventh inner fourth The end point 7D is connected to the high frequency band through output port P4, and the first end of the seventh layer second inductive coil 7-L2 is connected to the twentieth point column 20; the third and fourth plane conductors are respectively printed by the dot column 18-7 and the printing point The column 21-7 is formed; the printing dot column 18-7 is a component of the eighteenth column 18, and the printing dot column 21-7 is a component of the second eleven point column 21;
  • the eighth layer two mutually insulated metal planar conductors are printed on the ceramic dielectric substrate, the first planar conductor is composed of an eighth layer first inductance coil 8-L1, and the eighth layer first inductance coil 8-L1 is two The ends are respectively connected to the eighteenth column 18 and the sixteenth column 16; the second planar conductor is composed of an eighth layer second inductance coil 8-L2, and the eighth layer second inductance coil 8-L2 is respectively connected at both ends Twelve point column 12 and second eleven point column 21;
  • the first planar conductor is composed of a ninth layer first inductance coil 9-L1 and a first ninth layer first inductance coil 9-
  • a ninth layer first inner end point 9A and a ninth layer second inner end point 9B at both ends of L1 are formed, and a ninth layer first inner end point 9A and a ninth layer second inner end point 9B are respectively connected to the sixteenth point column 16 and the a fifteen-point post 15
  • the second planar conductor consists of a ninth layer second inductive coil 9-L2, and a ninth layer third inner end point 9C and a first layer respectively disposed at the two ends of the ninth layer second inductive coil 9-L2 a nine-layer fourth inner end point 9D, a ninth layer third inner end point 9C and a ninth layer fourth inner end point 9D are respectively connected to the twelfth point column 12 and the twenty-third point column 23;
  • the first planar conductor is composed of a tenth layer first inductor coil 10-L1 and a tenth layer first inductor coil 10-
  • a tenth layer first inner end point 10A and a tenth layer second inner end point 10B of both ends of L1 are formed, and the tenth layer first inner end point 10A and the tenth layer second inner end point 10B are respectively connected to the thirteenth point column 13 and the third a fifteen-point post 15
  • the second planar conductor consists of a tenth layer second inductive coil 10-L2, and a tenth layer third inner end point 10C and a plurality respectively disposed at both ends of the tenth layer second inductive coil 10-L2 a tenth fourth inner end point 10D, a tenth third inner end point 10C and a tenth fourth inner end point 10D are respectively connected to the fourteenth point column 14 and the twenty third point column 23;
  • the first planar conductor consists of a first layer of the first inductor 11-L1 and a first inductor of the eleventh layer respectively.
  • the eleventh first inner end point 11A and the eleventh first third inner end point 11C of the eleventh layer of the coil 11-L1 are connected, and the eleventh first inner end point 11A is connected to the common port P2, and the eleventh layer is the third inner end point.
  • 11C is connected to the thirteenth column 13;
  • the second planar conductor is composed of the eleventh layer of the second inductive coil 11-L2, and the eleventh layer of the eleventh layer of the second inductive coil 11-L2 respectively.
  • the second internal terminal 11B and the eleventh fourth internal terminal 11D are formed.
  • the eleventh second internal end point 11B is connected to the fourteenth point column 14, and the eleventh fourth fourth internal terminal 11D is connected to the fifth ground port P5.
  • the invention adopts a special structure designed by lumped parameters, which is composed of a low-pass filter and a band-pass filter.
  • the low-pass filter mainly separates the low-band signal
  • the band-pass filter mainly separates the high-band band-pass signal.
  • the duplexer has the advantages of low loss, high suppression, and high isolation.

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

一种LTCC叠层片式双工器，涉及到小型化的LTCC叠层片式双工器，解决现有LTCC叠层片式双工器体积大，低频信号和高频信号的分频功能存在损耗大，抑制共模信号的能力差，成本高等技术不足，包括有陶瓷基体，陶瓷基体的外侧壁上设有第一接地端口 (P1), 公共端口 (P2), 第三接地端口 (P3), 高频带通输出端口 (P4), 第五接地端口 (P5) 及低频段输出端口 (P6); 所述的陶瓷基体内部介于公共端口 (P2) 与低频段输出端口 (P6) 之间设有用于分离出低频段信号的低通滤波器；所述的陶瓷基体内部介于公共端口 (P2) 与高频带通输出端口 (P4) 之间设有用于分离出高频段带通信号的带通滤波器；所述的陶瓷基体内包含有11层呈叠层结构的陶瓷介质电路层，有效实现了低频信号和高频信号的分频功能，具有低损耗、高隔离度、高抑制、高可靠性、低成本、一致性优良和适合于大规模的生产等优点。

Description

一种LTCC叠层片式双工器 技术领域
本发明涉及到小型化的LTCC叠层片式双工器，可用于4G移动通讯系统、平板电脑以及其他各种通讯设备中。
 背景技术
低温共烧陶瓷（Low Temperature Co-fired Ceramic，LTCC）技术就是将低温烧结陶瓷粉制成厚度精确而且致密的生瓷带，作为电路基板材料，在生瓷带上利用激光打孔、微孔注浆、精密导体浆料印刷等工艺制出所需要的电路图形，并将多个无源原件埋入其中，然后叠压在一起，在900℃烧结，制成三维电路网络的无源集成组件。以LTCC技术为基础设计和生产的射频微波元件包括滤波器、双工器、天线、耦合器、巴伦、接收前端模组、天线开关模组等。因其具有良好的高频特性、高速传输性、高集成度等优点，随着现代电子设备向小型化、高频化方向不断发展，它们已经大量运用于小型化电子设备，特别是手机、平板电脑、数码相机、电子阅读器等消费电子设备。
信息技术不断发展，需要用到的频谱资源更多，在手机设计中，滤波器成为不可或缺的器件，其可以采用双工器处理频段的输入信号，或将双工器集成于天线开光模组（ASM）或手机射频前端（FEM）中。LTCC技术制作的双工器具有高可靠性、低插损、高选择性、体积小、重量轻、易于集成、低成本等优点，适合大规模生产。市场前景也非常可观。
 技术问题
综上所述，本发明的目的在于解决现有LTCC叠层片式双工器体积大，低频信号和高频信号的分频功能存在损耗大，抑制共模信号的能力差，成本高等技术不足，而提出一种LTCC叠层片式双工器。
 技术解决方案
为解决本发明所提出的技术问题，采用的技术方案为：
一种LTCC叠层片式双工器，其特征在于所述双工器包括有陶瓷基体，陶瓷基体的外侧壁上设有第一接地端口（P1）、公共端口（P2）、第三接地端口（P3）、高频带通输出端口（P4）、第五接地端口（P5）及低频段输出端口（P6）；所述的陶瓷基体内部介于公共端口（P2）与低频段输出端口（P6）之间设有用于分离出低频段信号的低通滤波器；所述的陶瓷基体内部介于公共端口（P2）与高频带通输出端口（P4）之间设有用于分离出高频段带通信号的带通滤波器；所述的陶瓷基体内包含有11层呈叠层结构的陶瓷介质电路层，其中：
第一层，在陶瓷介质基板上印制有三块相互绝缘金属平面导体，第一块平面导体由第一层第一电容基片（1-C1），连接第一层第一电容基片（1-C1）与第一接地端口（P1）的第一层第一内部端点（1A），及连接第一层第一电容基片（1-C1）与第五接地端口（P5）的第一层第四内部端点（1D）构成；第二块平面导体由第一层第二电容基片（1-C2），连接第一层第二电容基片（1-C2）的第一层第三电容基片（1-C3），及连接第一层第二电容基片（1-C2）与公共端口（P2）的第一层第二内部端点（1B）；第三块平面导体由连接第三接地端口（P3）的第一层假引出端（1C）构成；
第二层，在陶瓷介质基板上印制有四块相互绝缘金属平面导体，第一块平面导体由第二层第一电容基片（2-C1）构成，所述的第二层第一电容基片（2-C1）还连接有第十八点柱（18）；第二块平面导体由第二层第二电容基片（2-C2）构成，第二层第二电容基片（2-C2）还连接有第二十一点柱（21）；第三块平面导体由第二层第三电容基片（2-C3）构成，第二层第三电容基片（2-C3）还连接有第二十二点柱（22）；第四块平面导体由连接高频带通输出端口（P4）的第二层假引出端（2A）构成；
第三层，在陶瓷介质基板上印制有八块相互绝缘的金属平面导体，第一块平面导体由第三层第一电容基片（3-C1）和第三层第五内部端点（3E）构成，第三层第五内部端点（3E）连接低频段输出端口（P6）；第二块平面导体由第三层第二电容基片（3-C2）和第三层第一内部端点（3A）构成，第三层第一内部端点（3A）连接第一接地端口（P1）；第三块平面导体由第三层第三电容基片（3-C3）和第三层第二内部端点（3B）构成，第三层第二内部端点（3B）连接公共端口（P2）；第四块平面导体由第三层第四电容基片（3-C4）构成，第三层第四电容基片（3-C4）还连接第二十一点柱（21）；第五、六、七及八块平面导体分别由第三层第一假引出端（3C）、第三层第二假引出端（3D）、第三层第一印刷点柱（18-1）和第三层第二印刷点柱（22-1）构成；第三层第一假引出端（3C）连接第三接地端口（P3），第三层第二假引出端（3D）连接高频带通输出端口（P4）；第三层第一印刷点柱（18-1）为所述第十八点柱（18）的组成部分，第三层第二印刷点柱（22-1）为所述第二十二点柱（22）的组成部分；
第四层，在陶瓷介质基板上印制有四块相互绝缘金属平面导体，第一块平面导体由第四层第一电容基片（4-C1）和第四层第一内部端点（4A）构成，第四层第一内部端点（4A）连接第五接地端口（P5）；第二、三及四块平面导体分别由第四层第一印刷点柱（18-2）、第四层第二印刷点柱（21-1）、第四层第三印刷点柱（22-2）构成；第四层第一印刷点柱（18-2）为所述第十八点柱（18）的组成部分，第四层第二印刷点柱（21-1）为所述第二十一点柱（21）的组成部分，第四层第三印刷点柱（22-2）为所述第二十二点柱（22）的组成部分；
第五层，在陶瓷介质基板上印制有三块相互绝缘金属平面导体，第一块平面导体由第五层第一电感线圈（5-L1），以及分别设于第五层第一电感线圈（5-L1）两端的第五层第一内部端点（5A）和第五层第二内部端点（5B）构成；第二和三块平面导体分别由第五层第一印刷点柱（21-3）、第五层第二印刷点柱（22-4）构成；第五层第一内部端点（5A）和第五层第二内部端点（5B）分别连接第十八点柱（18）和第十九点柱（19）；第五层第一印刷点柱（21-3）为所述第二十一点柱（21）的组成部分，第五层第二印刷点柱（22-4）为所述第二十二点柱（22）的组成部分；
第六层，在陶瓷介质基板上印制有四块相互绝缘金属平面导体，第一块平面导体由第六层第一电感线圈（6-L1）、以及分别设于第六层第一电感线圈（6-L1）两端的第六层第一内部端点（6A）和第六层第二内部端点（6B）构成；第六层第一内部端点（6A）连接第十七点柱（17），第六层第二内部端点（6B）连接第十九点柱（19）；第二块平面导体由第六层第二电感线圈（6-L2），以及分别设于第六层第二电感线圈（6-L2）两端的第六层第三内部端点（6C）和第六层第四内部端点（6D）构成；第六层第三内部端点（6C）和第六层第四内部端点（6D）分别连接第二十点柱（20）和第二十二点柱（22）；第三和四块平面导体分别由印刷点柱（18-5）和印刷点柱（21-5）构成；印刷点柱（18-5）为所述第十八点柱（18）的组成部分，印刷点柱（21-5）为所述第二十一点柱（21）的组成部分；
第七层，在陶瓷介质基板上印制有四块相互绝缘金属平面导体，第一块平面导体由第七层第一电感线圈（7-L1）、以及分别设于第七层第一电感线圈（7-L1）两端的第七层第一内部端点（7A）和第七层第二内部端点（7B）构成，第七层第一内部端点（7A）连接低频段输出端口（P6），第七层第二内部端点（7B）连接第十七点柱（17）；第二块平面导体由第七层第二电感线圈（7-L2）、以及设于第七层第二电感线圈（7-L2）尾端的第七层第四内部端点（7D），第七层第四内部端点（7D）连接高频带通输出端口（P4），第七层第二电感线圈（7-L2）的首端连接第二十点柱（20）；第三和四块平面导体分别由印刷点柱（18-7）和印刷点柱（21-7）构成；印刷点柱（18-7）为所述第十八点柱（18）的组成部分，印刷点柱（21-7）为所述第二十一点柱（21）的组成部分；
第八层，在陶瓷介质基板上印制有两块相互绝缘金属平面导体，第一块平面导体由第八层第一电感线圈（8-L1）构成，第八层第一电感线圈（8-L1）的两端分别连接第十八点柱（18）和第十六点柱（16）；第二块平面导体由第八层第二电感线圈（8-L2）构成，第八层第二电感线圈（8-L2）两端分别连接第十二点柱（12）和第二十一点柱（21）；
第九层，在陶瓷介质基板上印制有两块相互绝缘金属平面导体，第一块平面导体由第九层第一电感线圈（9-L1），以及分别设于第九层第一电感线圈（9-L1）的两端的第九层第一内部端点（9A）和第九层第二内部端点（9B）构成，第九层第一内部端点（9A）和第九层第二内部端点（9B）分别连接第十六点柱（16）和第十五点柱（15）；第二块平面导体由第九层第二电感线圈（9-L2），以及分别设于第九层第二电感线圈（9-L2）的两端的第九层第三内部端点（9C）和第九层第四内部端点（9D）构成，第九层第三内部端点（9C）和第九层第四内部端点（9D）分别连接第十二点柱（12）和第二十三点柱（23）；
第十层，在陶瓷介质基板上印制有两块相互绝缘金属平面导体，第一块平面导体由第十层第一电感线圈（10-L1），以及分别设于第十层第一电感线圈（10-L1）的两端的第十层第一内部端点（10A）和第十层第二内部端点（10B）构成，第十层第一内部端点（10A）和第十层第二内部端点（10B）分别连接第十三点柱（13）和第十五点柱（15）；第二块平面导体由第十层第二电感线圈（10-L2），以及分别设于第十层第二电感线圈（10-L2）的两端的第十层第三内部端点（10C）和第十层第四内部端点（10D）构成，第十层第三内部端点（10C）和第十层第四内部端点（10D）分别连接第十四点柱（14）和第二十三点柱（23）；
第十一层，在陶瓷介质基板上印制有两块相互绝缘金属平面导体，第一块平面导体由第十一层第一电感线圈（11-L1），以及分别设于第十一层第一电感线圈（11-L1）的两端的第十一层第一内部端点（11A）和第十一层第三内部端点（11C）构成，第十一层第一内部端点（11A）连接公共端口（P2），第十一层第三内部端点（11C）连接第十三点柱（13）；第二块平面导体由第十一层第二电感线圈（11-L2），以及分别设于第十一层第二电感线圈（11-L2）的两端的第十一层第二内部端点（11B）和第十一层第四内部端点（11D）构成，第十一层第二内部端点（11B）连接第十四点柱（14），第十一层第四内部端点（11D）连接第五接地端口（P5）。
所述的第一接地端口（P1）、公共端口（P2）和第三接地端口（P3）设于陶瓷基体的前外侧壁上；高频带通输出端口（P4）、第五接地端口（P5）及低频段输出端口（P6）设于陶瓷基体的后外侧壁上。
 有益效果
本发明的有益效果为：本发明以LTCC（低温共烧陶瓷）技术为基础，采用集总参数模型设计实现一种新型LTCC叠层片式双工器的特殊电性能要求。本发明有效实现了低频信号和高频信号的分频功能，具有低损耗、高隔离度、高抑制、高可靠性、低成本、一致性优良和适合于大规模的生产等优点，另外还适应了新的电子元件集成化、小型化的发展趋势。
 附图说明
图1为本发明LTCC叠层片式双工器等效电路示意图；
图2为本发明LTCC叠层片式双工器立体结构示意图；
图3为本发明LTCC叠层片式双工器内部结构示意图；
图4为本发明第一层电路层平面结构示意图；
图5为本发明第二层电路平面结构示意图；
图6为本发明第三层电路平面结构示意图
图7为本发明第四层电路平面结构示意图；
图8为本发明第五层电路平面结构示意图
图9为本发明第六层电路平面结构示意图；
图10为本发明第七层电路平面结构示意图；
图11为本发明第八层电路平面结构示意图；
图12为本发明第九层电路平面结构示意图；
图13为本发明第十层电路平面结构示意图；
图14为本发明第十一层电路平面结构示意图。
 本发明的最佳实施方式
以下结合附图和本发明优选的具体实施例对本发明的结构作进一步地说明。
参照图1至图3中所示，本发明的LTCC叠层片式双工器，包括有陶瓷基体，陶瓷基体的外侧壁上设有第一接地端口P1、公共端口P2、第三接地端口P3、高频带通输出端口P4、第五接地端口P5及低频段输出端口P6；优选方案是第一接地端口P1、公共端口P2和第三接地端口P3设于陶瓷基体的前外侧壁上；高频带通输出端口P4、第五接地端口P5及低频段输出端口P6设于陶瓷基体的后外侧壁上。
所述的陶瓷基体内部介于公共端口P2与低频段输出端口P6之间设有用于分离出低频段信号的低通滤波器；所述的陶瓷基体内部介于公共端口P2与高频带通输出端口P4之间设有用于分离出高频段带通信号的带通滤波器。参照图1中所示，以信号从公共端口P2输入为例说明：信号从公共端口P2输入后至低频段输出端口P6端口输出，此条链路为低通滤波器，分出低频段信号；信号从公共端口P2输入后至高频带通输出端口P4输出，此条链路为带通滤波器，分出高频段信号。该高频段带通滤波器由一个高通滤波和串联一个电感组成，其中高通滤波器由电感L1和电容C1、电容C2、电容C3构成，且电容C3为跨接电容，有效提高了高频段带通滤波器在低频段的阻带衰减，串联电感则是电感L2，有效提高了高频段带通滤波器在高频段的阻带衰减。低频段信号则由低通滤波器进行分频，其低通滤波器由电感L3、电感L4和电容C4、电容C5、电容C6构成，且电感L4与电容C5并联谐振形成一个传输零点，有效提高了低频段低通滤波器在低频段的阻带衰减。
参照图3至图14中所示，本发明所述的陶瓷基体内包含有11层呈叠层结构的陶瓷介质电路层，11层呈叠层结构的陶瓷介质电路层的各层结构如下：
第一层，在陶瓷介质基板上印制有三块相互绝缘金属平面导体，第一块平面导体由第一层第一电容基片1-C1，连接第一层第一电容基片1-C1与第一接地端口P1的第一层第一内部端点1A，及连接第一层第一电容基片1-C1与第五接地端口P5的第一层第四内部端点1D构成；第二块平面导体由第一层第二电容基片1-C2，连接第一层第二电容基片1-C2的第一层第三电容基片1-C3，及连接第一层第二电容基片1-C2与公共端口P2的第一层第二内部端点1B；第三块平面导体由连接第三接地端口P3的第一层假引出端1C构成；
第二层，在陶瓷介质基板上印制有四块相互绝缘金属平面导体，第一块平面导体由第二层第一电容基片2-C1构成，所述的第二层第一电容基片2-C1还连接有第十八点柱18；第二块平面导体由第二层第二电容基片2-C2构成，第二层第二电容基片2-C2还连接有第二十一点柱21；第三块平面导体由第二层第三电容基片2-C3构成，第二层第三电容基片2-C3还连接有第二十二点柱22；第四块平面导体由连接高频带通输出端口P4的第二层假引出端2A构成；
第三层，在陶瓷介质基板上印制有八块相互绝缘的金属平面导体，第一块平面导体由第三层第一电容基片3-C1和第三层第五内部端点3E构成，第三层第五内部端点3E连接低频段输出端口P6；第二块平面导体由第三层第二电容基片3-C2和第三层第一内部端点3A构成，第三层第一内部端点3A连接第一接地端口P1；第三块平面导体由第三层第三电容基片3-C3和第三层第二内部端点3B构成，第三层第二内部端点3B连接公共端口P2；第四块平面导体由第三层第四电容基片3-C4构成，第三层第四电容基片3-C4还连接第二十一点柱21；第五、六、七及八块平面导体分别由第三层第一假引出端3C、第三层第二假引出端3D、第三层第一印刷点柱18-1和第三层第二印刷点柱22-1构成；第三层第一假引出端3C连接第三接地端口P3，第三层第二假引出端3D连接高频带通输出端口P4；第三层第一印刷点柱18-1为所述第十八点柱18的组成部分，第三层第二印刷点柱22-1为所述第二十二点柱22的组成部分；
第四层，在陶瓷介质基板上印制有四块相互绝缘金属平面导体，第一块平面导体由第四层第一电容基片4-C1和第四层第一内部端点4A构成，第四层第一内部端点4A连接第五接地端口P5；第二、三及四块平面导体分别由第四层第一印刷点柱18-2、第四层第二印刷点柱21-1、第四层第三印刷点柱22-2构成；第四层第一印刷点柱18-2为所述第十八点柱18的组成部分，第四层第二印刷点柱21-1为所述第二十一点柱21的组成部分，第四层第三印刷点柱22-2为所述第二十二点柱22的组成部分；
第五层，在陶瓷介质基板上印制有三块相互绝缘金属平面导体，第一块平面导体由第五层第一电感线圈5-L1，以及分别设于第五层第一电感线圈5-L1两端的第五层第一内部端点5A和第五层第二内部端点5B构成；第二和三块平面导体分别由第五层第一印刷点柱21-3、第五层第二印刷点柱22-4构成；第五层第一内部端点5A和第五层第二内部端点5B分别连接第十八点柱18和第十九点柱19；第五层第一印刷点柱21-3为所述第二十一点柱21的组成部分，第五层第二印刷点柱22-4为所述第二十二点柱22的组成部分；
第六层，在陶瓷介质基板上印制有四块相互绝缘金属平面导体，第一块平面导体由第六层第一电感线圈6-L1、以及分别设于第六层第一电感线圈6-L1两端的第六层第一内部端点6A和第六层第二内部端点6B构成；第六层第一内部端点6A连接第十七点柱17，第六层第二内部端点6B连接第十九点柱19；第二块平面导体由第六层第二电感线圈6-L2，以及分别设于第六层第二电感线圈6-L2两端的第六层第三内部端点6C和第六层第四内部端点6D构成；第六层第三内部端点6C和第六层第四内部端点6D分别连接第二十点柱20和第二十二点柱22；第三和四块平面导体分别由印刷点柱18-5和印刷点柱21-5构成；印刷点柱18-5为所述第十八点柱18的组成部分，印刷点柱21-5为所述第二十一点柱21的组成部分；
第七层，在陶瓷介质基板上印制有四块相互绝缘金属平面导体，第一块平面导体由第七层第一电感线圈7-L1、以及分别设于第七层第一电感线圈7-L1两端的第七层第一内部端点7A和第七层第二内部端点7B构成，第七层第一内部端点7A连接低频段输出端口P6，第七层第二内部端点7B连接第十七点柱17；第二块平面导体由第七层第二电感线圈7-L2、以及设于第七层第二电感线圈7-L2尾端的第七层第四内部端点7D，第七层第四内部端点7D连接高频带通输出端口P4，第七层第二电感线圈7-L2的首端连接第二十点柱20；第三和四块平面导体分别由印刷点柱18-7和印刷点柱21-7构成；印刷点柱18-7为所述第十八点柱18的组成部分，印刷点柱21-7为所述第二十一点柱21的组成部分；
第八层，在陶瓷介质基板上印制有两块相互绝缘金属平面导体，第一块平面导体由第八层第一电感线圈8-L1构成，第八层第一电感线圈8-L1的两端分别连接第十八点柱18和第十六点柱16；第二块平面导体由第八层第二电感线圈8-L2构成，第八层第二电感线圈8-L2两端分别连接第十二点柱12和第二十一点柱21；
第九层，在陶瓷介质基板上印制有两块相互绝缘金属平面导体，第一块平面导体由第九层第一电感线圈9-L1，以及分别设于第九层第一电感线圈9-L1的两端的第九层第一内部端点9A和第九层第二内部端点9B构成，第九层第一内部端点9A和第九层第二内部端点9B分别连接第十六点柱16和第十五点柱15；第二块平面导体由第九层第二电感线圈9-L2，以及分别设于第九层第二电感线圈9-L2的两端的第九层第三内部端点9C和第九层第四内部端点9D构成，第九层第三内部端点9C和第九层第四内部端点9D分别连接第十二点柱12和第二十三点柱23；
第十层，在陶瓷介质基板上印制有两块相互绝缘金属平面导体，第一块平面导体由第十层第一电感线圈10-L1，以及分别设于第十层第一电感线圈10-L1的两端的第十层第一内部端点10A和第十层第二内部端点10B构成，第十层第一内部端点10A和第十层第二内部端点10B分别连接第十三点柱13和第十五点柱15；第二块平面导体由第十层第二电感线圈10-L2，以及分别设于第十层第二电感线圈10-L2的两端的第十层第三内部端点10C和第十层第四内部端点10D构成，第十层第三内部端点10C和第十层第四内部端点10D分别连接第十四点柱14和第二十三点柱23；
第十一层，在陶瓷介质基板上印制有两块相互绝缘金属平面导体，第一块平面导体由第十一层第一电感线圈11-L1，以及分别设于第十一层第一电感线圈11-L1的两端的第十一层第一内部端点11A和第十一层第三内部端点11C构成，第十一层第一内部端点11A连接公共端口P2，第十一层第三内部端点11C连接第十三点柱13；第二块平面导体由第十一层第二电感线圈11-L2，以及分别设于第十一层第二电感线圈11-L2的两端的第十一层第二内部端点11B和第十一层第四内部端点11D构成，第十一层第二内部端点11B连接第十四点柱14，第十一层第四内部端点11D连接第五接地端口P5。
本发明采用集总参数设计的特殊结构，由低通滤波器和带通滤波器组合而成，低通滤波器主要分离出低频段信号，带通滤波器主要分离出高频段带通信号，此款双工器具有低损耗、高抑制、高隔离度等优势。

Claims (2)

  1. 一种LTCC叠层片式双工器，其特征在于所述双工器包括有陶瓷基体，陶瓷基体的外侧壁上设有第一接地端口（P1）、公共端口（P2）、第三接地端口（P3）、高频带通输出端口（P4）、第五接地端口（P5）及低频段输出端口（P6）；所述的陶瓷基体内部介于公共端口（P2）与低频段输出端口（P6）之间设有用于分离出低频段信号的低通滤波器；所述的陶瓷基体内部介于公共端口（P2）与高频带通输出端口（P4）之间设有用于分离出高频段带通信号的带通滤波器；所述的陶瓷基体内包含有11层呈叠层结构的陶瓷介质电路层，其中：
    第一层，在陶瓷介质基板上印制有三块相互绝缘金属平面导体，第一块平面导体由第一层第一电容基片（1-C1），连接第一层第一电容基片（1-C1）与第一接地端口（P1）的第一层第一内部端点（1A），及连接第一层第一电容基片（1-C1）与第五接地端口（P5）的第一层第四内部端点（1D）构成；第二块平面导体由第一层第二电容基片（1-C2），连接第一层第二电容基片（1-C2）的第一层第三电容基片（1-C3），及连接第一层第二电容基片（1-C2）与公共端口（P2）的第一层第二内部端点（1B）；第三块平面导体由连接第三接地端口（P3）的第一层假引出端（1C）构成；
    第二层，在陶瓷介质基板上印制有四块相互绝缘金属平面导体，第一块平面导体由第二层第一电容基片（2-C1）构成，所述的第二层第一电容基片（2-C1）还连接有第十八点柱（18）；第二块平面导体由第二层第二电容基片（2-C2）构成，第二层第二电容基片（2-C2）还连接有第二十一点柱（21）；第三块平面导体由第二层第三电容基片（2-C3）构成，第二层第三电容基片（2-C3）还连接有第二十二点柱（22）；第四块平面导体由连接高频带通输出端口（P4）的第二层假引出端（2A）构成；
    第三层，在陶瓷介质基板上印制有八块相互绝缘的金属平面导体，第一块平面导体由第三层第一电容基片（3-C1）和第三层第五内部端点（3E）构成，第三层第五内部端点（3E）连接低频段输出端口（P6）；第二块平面导体由第三层第二电容基片（3-C2）和第三层第一内部端点（3A）构成，第三层第一内部端点（3A）连接第一接地端口（P1）；第三块平面导体由第三层第三电容基片（3-C3）和第三层第二内部端点（3B）构成，第三层第二内部端点（3B）连接公共端口（P2）；第四块平面导体由第三层第四电容基片（3-C4）构成，第三层第四电容基片（3-C4）还连接第二十一点柱（21）；第五、六、七及八块平面导体分别由第三层第一假引出端（3C）、第三层第二假引出端（3D）、第三层第一印刷点柱（18-1）和第三层第二印刷点柱（22-1）构成；第三层第一假引出端（3C）连接第三接地端口（P3），第三层第二假引出端（3D）连接高频带通输出端口（P4）；第三层第一印刷点柱（18-1）为所述第十八点柱（18）的组成部分，第三层第二印刷点柱（22-1）为所述第二十二点柱（22）的组成部分；
    第四层，在陶瓷介质基板上印制有四块相互绝缘金属平面导体，第一块平面导体由第四层第一电容基片（4-C1）和第四层第一内部端点（4A）构成，第四层第一内部端点（4A）连接第五接地端口（P5）；第二、三及四块平面导体分别由第四层第一印刷点柱（18-2）、第四层第二印刷点柱（21-1）、第四层第三印刷点柱（22-2）构成；第四层第一印刷点柱（18-2）为所述第十八点柱（18）的组成部分，第四层第二印刷点柱（21-1）为所述第二十一点柱（21）的组成部分，第四层第三印刷点柱（22-2）为所述第二十二点柱（22）的组成部分；
    第五层，在陶瓷介质基板上印制有三块相互绝缘金属平面导体，第一块平面导体由第五层第一电感线圈（5-L1），以及分别设于第五层第一电感线圈（5-L1）两端的第五层第一内部端点（5A）和第五层第二内部端点（5B）构成；第二和三块平面导体分别由第五层第一印刷点柱（21-3）、第五层第二印刷点柱（22-4）构成；第五层第一内部端点（5A）和第五层第二内部端点（5B）分别连接第十八点柱（18）和第十九点柱（19）；第五层第一印刷点柱（21-3）为所述第二十一点柱（21）的组成部分，第五层第二印刷点柱（22-4）为所述第二十二点柱（22）的组成部分；
    第六层，在陶瓷介质基板上印制有四块相互绝缘金属平面导体，第一块平面导体由第六层第一电感线圈（6-L1）、以及分别设于第六层第一电感线圈（6-L1）两端的第六层第一内部端点（6A）和第六层第二内部端点（6B）构成；第六层第一内部端点（6A）连接第十七点柱（17），第六层第二内部端点（6B）连接第十九点柱（19）；第二块平面导体由第六层第二电感线圈（6-L2），以及分别设于第六层第二电感线圈（6-L2）两端的第六层第三内部端点（6C）和第六层第四内部端点（6D）构成；第六层第三内部端点（6C）和第六层第四内部端点（6D）分别连接第二十点柱（20）和第二十二点柱（22）；第三和四块平面导体分别由印刷点柱（18-5）和印刷点柱（21-5）构成；印刷点柱（18-5）为所述第十八点柱（18）的组成部分，印刷点柱（21-5）为所述第二十一点柱（21）的组成部分；
    第七层，在陶瓷介质基板上印制有四块相互绝缘金属平面导体，第一块平面导体由第七层第一电感线圈（7-L1）、以及分别设于第七层第一电感线圈（7-L1）两端的第七层第一内部端点（7A）和第七层第二内部端点（7B）构成，第七层第一内部端点（7A）连接低频段输出端口（P6），第七层第二内部端点（7B）连接第十七点柱（17）；第二块平面导体由第七层第二电感线圈（7-L2）、以及设于第七层第二电感线圈（7-L2）尾端的第七层第四内部端点（7D），第七层第四内部端点（7D）连接高频带通输出端口（P4），第七层第二电感线圈（7-L2）的首端连接第二十点柱（20）；第三和四块平面导体分别由印刷点柱（18-7）和印刷点柱（21-7）构成；印刷点柱（18-7）为所述第十八点柱（18）的组成部分，印刷点柱（21-7）为所述第二十一点柱（21）的组成部分；
    第八层，在陶瓷介质基板上印制有两块相互绝缘金属平面导体，第一块平面导体由第八层第一电感线圈（8-L1）构成，第八层第一电感线圈（8-L1）的两端分别连接第十八点柱（18）和第十六点柱（16）；第二块平面导体由第八层第二电感线圈（8-L2）构成，第八层第二电感线圈（8-L2）两端分别连接第十二点柱（12）和第二十一点柱（21）；
    第九层，在陶瓷介质基板上印制有两块相互绝缘金属平面导体，第一块平面导体由第九层第一电感线圈（9-L1），以及分别设于第九层第一电感线圈（9-L1）的两端的第九层第一内部端点（9A）和第九层第二内部端点（9B）构成，第九层第一内部端点（9A）和第九层第二内部端点（9B）分别连接第十六点柱（16）和第十五点柱（15）；第二块平面导体由第九层第二电感线圈（9-L2），以及分别设于第九层第二电感线圈（9-L2）的两端的第九层第三内部端点（9C）和第九层第四内部端点（9D）构成，第九层第三内部端点（9C）和第九层第四内部端点（9D）分别连接第十二点柱（12）和第二十三点柱（23）；
    第十层，在陶瓷介质基板上印制有两块相互绝缘金属平面导体，第一块平面导体由第十层第一电感线圈（10-L1），以及分别设于第十层第一电感线圈（10-L1）的两端的第十层第一内部端点（10A）和第十层第二内部端点（10B）构成，第十层第一内部端点（10A）和第十层第二内部端点（10B）分别连接第十三点柱（13）和第十五点柱（15）；第二块平面导体由第十层第二电感线圈（10-L2），以及分别设于第十层第二电感线圈（10-L2）的两端的第十层第三内部端点（10C）和第十层第四内部端点（10D）构成，第十层第三内部端点（10C）和第十层第四内部端点（10D）分别连接第十四点柱（14）和第二十三点柱（23）；
    第十一层，在陶瓷介质基板上印制有两块相互绝缘金属平面导体，第一块平面导体由第十一层第一电感线圈（11-L1），以及分别设于第十一层第一电感线圈（11-L1）的两端的第十一层第一内部端点（11A）和第十一层第三内部端点（11C）构成，第十一层第一内部端点（11A）连接公共端口（P2），第十一层第三内部端点（11C）连接第十三点柱（13）；第二块平面导体由第十一层第二电感线圈（11-L2），以及分别设于第十一层第二电感线圈（11-L2）的两端的第十一层第二内部端点（11B）和第十一层第四内部端点（11D）构成，第十一层第二内部端点（11B）连接第十四点柱（14），第十一层第四内部端点（11D）连接第五接地端口（P5）。
  2. 根据权利要求1所述的一种LTCC叠层片式双工器，其特征在于：所述的第一接地端口（P1）、公共端口（P2）和第三接地端口（P3）设于陶瓷基体的前外侧壁上；高频带通输出端口（P4）、第五接地端口（P5）及低频段输出端口（P6）设于陶瓷基体的后外侧壁上。
PCT/CN2018/080168 2018-03-23 2018-03-23 一种ltcc叠层片式双工器 WO2019178830A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/080168 WO2019178830A1 (zh) 2018-03-23 2018-03-23 一种ltcc叠层片式双工器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/080168 WO2019178830A1 (zh) 2018-03-23 2018-03-23 一种ltcc叠层片式双工器

Publications (1)

Publication Number Publication Date
WO2019178830A1 true WO2019178830A1 (zh) 2019-09-26

Family

ID=67986659

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/080168 WO2019178830A1 (zh) 2018-03-23 2018-03-23 一种ltcc叠层片式双工器

Country Status (1)

Country Link
WO (1) WO2019178830A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112272014A (zh) * 2020-11-02 2021-01-26 电子科技大学 一种混合介质频分器
CN112928407A (zh) * 2021-01-22 2021-06-08 南京理工大学 一种基于ltcc技术的复合结构双工器
GB2615395A (en) * 2021-12-09 2023-08-09 Yangtze Delta Region Institute Of Univ Of Electronic Science And Technology Of China Huzhou LTCC (low temperature co-fired ceramic) miniaturized duplexer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1428889A (zh) * 2001-12-27 2003-07-09 三星电机株式会社 三工滤波器及其多层结构
CN1930776A (zh) * 2004-03-16 2007-03-14 日立金属株式会社 高频电路以及高频部件
CN103066347A (zh) * 2013-01-15 2013-04-24 深圳市麦捷微电子科技股份有限公司 一种新型的ltcc叠层片式双工器
CN103066348A (zh) * 2013-01-30 2013-04-24 深圳市麦捷微电子科技股份有限公司 一种新型ltcc双工器
CN104506157A (zh) * 2014-12-26 2015-04-08 深圳顺络电子股份有限公司 用于移动通信设备的叠层片式双工器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1428889A (zh) * 2001-12-27 2003-07-09 三星电机株式会社 三工滤波器及其多层结构
CN1930776A (zh) * 2004-03-16 2007-03-14 日立金属株式会社 高频电路以及高频部件
CN103066347A (zh) * 2013-01-15 2013-04-24 深圳市麦捷微电子科技股份有限公司 一种新型的ltcc叠层片式双工器
CN103066348A (zh) * 2013-01-30 2013-04-24 深圳市麦捷微电子科技股份有限公司 一种新型ltcc双工器
CN104506157A (zh) * 2014-12-26 2015-04-08 深圳顺络电子股份有限公司 用于移动通信设备的叠层片式双工器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112272014A (zh) * 2020-11-02 2021-01-26 电子科技大学 一种混合介质频分器
CN112272014B (zh) * 2020-11-02 2023-04-25 电子科技大学 一种混合介质频分器
CN112928407A (zh) * 2021-01-22 2021-06-08 南京理工大学 一种基于ltcc技术的复合结构双工器
CN112928407B (zh) * 2021-01-22 2022-05-24 南京理工大学 一种基于ltcc技术的复合结构双工器
GB2615395A (en) * 2021-12-09 2023-08-09 Yangtze Delta Region Institute Of Univ Of Electronic Science And Technology Of China Huzhou LTCC (low temperature co-fired ceramic) miniaturized duplexer

Similar Documents

Publication Publication Date Title
CN108649914B (zh) 一种ltcc叠层片式双工器
CN103888095B (zh) 双工器和多工器
WO2019178830A1 (zh) 一种ltcc叠层片式双工器
CN103956985A (zh) 一种具有多层结构的带通滤波器
CN111525904B (zh) 一种叠层片式高通滤波器
CN103944525B (zh) 一种ltcc高通滤波器
CN103117428A (zh) 60g毫米波微型带通滤波器
CN110768640A (zh) 一种多层陶瓷介质片式双工器
CN111010106B (zh) 一种小型化叠层片式低通滤波器
CN113098422A (zh) 一种对称互感耦合小型化多频带通ltcc滤波器芯片
CN112701431A (zh) 滤波器及无线通信系统
CN111010107B (zh) 一种小型化叠层片式耦合带通滤波器
CN103138705A (zh) 一种带通滤波器
CN104579218A (zh) 一种新型小型化叠层片式三工器
CN207968436U (zh) 一种ltcc叠层片式双工器
CN214205473U (zh) 一种叠层片式低通滤波器
CN114094292A (zh) 高抑制lc带通滤波器
CN211127739U (zh) 一种叠层片式低通滤波器
CN211557238U (zh) 一种多层陶瓷介质片式双工器
KR20180000641U (ko) 강화된 격리 및 손실을 가지는 마이크로 다이플렉서
CN206059599U (zh) 一种对称电容耦合型滤波器
CN111130480A (zh) 一种叠层片式低通滤波器
CN112272014A (zh) 一种混合介质频分器
KR101089516B1 (ko) 듀플렉서
JP3207455U (ja) 分離性及び損失を向上させたマイクロ・ダイプレクサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18910253

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18910253

Country of ref document: EP

Kind code of ref document: A1