CN116318004A - 一种小型化高选择性ipd带通滤波器及射频前端 - Google Patents

Abstract

本发明公开了一种小型化高选择性IPD带通滤波器及射频前端，包括由集总电容及集总电感构成的四个谐振器，相邻谐振器之间通过集总电容形成耦合，四个谐振器分别为第一谐振器、第二谐振器、第三谐振器及第四谐振器，其中，第一、第三及第四谐振器由集总电容和集总电感并联构成，分别在通带两侧形成单个零点，所述第二谐振器包括一个Π型网络、两个并联谐振网络和一个集总电感，所述Π型网络的两个分支分别与两个并联谐振网络连接，再经过同一个集总电感接地,在通带两侧形成三个零点。本发明保证了电路的高选择性和宽阻带，能够很好地满足5G通信射频前端模组对滤波器件的指标需求。

Description

一种小型化高选择性IPD带通滤波器及射频前端

技术领域

本发明涉及无线通信技术领域，特别涉及一种小型化高选择性IPD带通滤波器及射频前端。

背景技术

随着现代无线通信技术的发展，射频前端模组对器件的小型化，集成化提出了更高的要求。滤波器作为射频前端模组中筛选信号，干扰抑制的重要组成部分，其性能表现将直接影响整个系统的性能。如何实现滤波器的小型化，高选择性，高集成度一直是射频滤波器领域从业者的重点研究问题。

传统带通滤波器存在面积大，集成度低等问题。这使其在射频前端中的运用受到了阻碍。集成无源器件(Integrated Passive Device，IPD)技术为解决这些问题提供了可能性。IPD技术具有小尺寸，高精度等优势，在减小滤波器尺寸大小的同时，也为滤波器与其他器件的集成提供了便利。

IPD技术为滤波器的设计提供新的可能性的同时，也存在一些亟待解决的问题。由于半导体工艺的限制，基于IPD技术的滤波器的小型化设计通常导致Q值较低、损耗较大的问题。如何利用好IPD工艺，设计满足现代通信系统的小型化、高择性滤波器并保持较低损耗还面临巨大挑战。

发明内容

为了克服现有技术的上述缺点与不足，本发明的目的在于提供一种小型化高选择性IPD带通滤波器及射频前端。

本发明采用IPD技术进行设计，滤波电路由集总电容电感构成。集总电感包括平面螺旋电感、3D电感、接地铜柱三种不同形式，集总电容采用平行板电容结构。电感结构的混合使用，在保证滤波器性能的同时，有效利用了体积，减小了滤波器尺寸；另一方面，通过集总电容与集总电感所组成的谐振结构在通带上下侧引入了多个传输零点，保证了滤波器的高选择性和宽阻带。

本发明的目的通过以下技术方案实现：

一种小型化高选择性IPD带通滤波器，包括由集总电容及集总电感构成的四个谐振器，相邻谐振器之间通过集总电容形成耦合，四个谐振器分别为第一谐振器、第二谐振器、第三谐振器及第四谐振器，其中，第一、第三及第四谐振器由集总电容和集总电感并联构成，分别在通带两侧形成单个零点，所述第二谐振器包括一个Π型网络、两个并联谐振网络和一个集总电感，所述Π型网络的两个分支分别与两个并联谐振网络连接，再经过同一个集总电感接地,在通带两侧形成三个零点。

进一步，包括第一集总电感、第二集总电感、第三集总电感、第四集总电感、第五集总电感、第六集总电感、第一集总电容、第二集总电容、第三集总电容、第四集总电容、第五集总电容、第六集总电容、第七集总电容、第八集总电容、第九集总电容、第十集总电容、第十一集总电容及第十二集总电容；

所述第一谐振器包括并联连接的第一集总电感及第二集总电容；

所述第三谐振器包括并联连接的第四集总电感及第十集总电容；

所述第四谐振器包括并联连接的第五集总电感及第十二集总电容；

所述第二谐振器包括第二集总电感、第三集总电感、第六集总电感、第四集总电容、第五集总电容、第六集总电容、第七集总电容及第八集总电容，第二集总电感与第五集总电容并联后，一端串联第四集总电容，另一端串联第六集总电感，第三集总电感与第八集总电容并联后，一端串联第七集总电容，另一端串联第六集总电感,第六集总电容的两端分别连接第四集总电容与第七集总电容，所述第六集总电感与第二接地端口连接，第二谐振器在通带两侧形成三个零点；

所述第一集总电容的一端分别与信号输入端口及第一谐振器的一端连接，第一集总电容的另一端与第一接地端口连接，所述第一谐振器通过第三集总电容与第二谐振器连接，所述第二谐振器通过第九集总电容与第三谐振器连接，所述第三谐振器通过第十一集总电容与第四谐振器的一端连接，第四谐振器的另一端与信号输出端口连接。

进一步，所述集总电感基于IPD工艺，通过平面螺旋结构、3D立体结构及接地铜柱三种不同形式实现。

进一步，所述第一集总电感及第四集总电感采用3D立体结构，所述第三集总电感采用3D层叠结构。

进一步，所述第二集总电感及第五集总电感采用平面螺旋结构。

进一步，所述第六集总电感采用接地铜柱结构。

进一步，所述集总电容采用平行板电容结构。

进一步，还包括四层介质基板及三层金属层；

所述四层介质基板由上置下分别为第一介质基板、第二介质基板、第三介质基板及第四介质基板；

所述三层金属层分别为第一金属层、第二金属层及第三金属层，所述第一金属层沉积在第一介质基板中，第二金属层沉积在第三介质基板中，第三金属层沉积在第四介质基板中，第一金属层与第二金属层之间通过锥形金属通孔连接，第二金属层与第三金属层之间通过柱形金属通孔连接，第一金属层与第三金属层不直接连接。

进一步，所述第一介质基板、第三介质基板及第四介质基板为钝化保护层，所述第二介质基板为玻璃基板层。

一种射频前端，包括所述的小型化高选择IPD带通滤波器。

与现有技术相比，本发明具有以下优点和有益效果：

本发明使用IPD技术，通过3D电感、平面螺旋电感和接地铜柱的组合使用，在不影响滤波器通带性能的前提下，有效提升滤波器集成度、缩减电路尺寸；在滤波器通带两侧引入了多个传输零点，对通带旁相邻频段提供了高效的抑制，保证了电路的高选择性和宽阻带，能够很好地满足5G通信射频前端模组对滤波器件的指标需求。

附图说明

图1是本发明的芯片工艺结构图；

图2是本发明的电路原理图；

图3是本发明的电路3D模型结构图；

图4是本发明的电磁仿真S参数曲线图；

图5是本发明通带部分的S参数曲线图；

图6为本发明在0.7-2GHz的S参数曲线图；

图7为本发明在2.4-2.7GHz的S参数曲线图；

图8为本发明在5-6GHz的S参数曲线图；

图9为本发明在二次谐波频段的S参数曲线图；

图10为本发明在9-10GHz的S参数曲线图。

具体实施方式

下面结合实施例，对本发明作进一步地详细说明，但本发明的实施方式不限于此。

如图1所示，一种小型化高选择性IPD带通滤波器，其结构图包括四层介质基板与三层金属层，所述四层介质基板由上而下分别为第一介质基板101，第二介质基板102，第三介质基板103，第四介质基板104。第一介质基板101，第三介质基板103，第四介质基板104为钝化保护层，采用的材料为聚酰亚胺(PI)。第二介质基板102为玻璃基板层。

三层金属层由上而下分别为第一金属层201，第二金属层202，第三金属层203。第一金属层201沉积在第一介质基板101中，第二金属层202沉积在第三介质基板103中，第三金属层203沉积在第四介质基板104中。第一金属层201与第二金属层202之间通过锥形金属通孔连接，第二金属层202与第三金属层203之间通过柱形金属通孔连接，第一金属层201与第三金属层203不直接连接。

如图2所示，一种小型化高选择性IPD带通滤波器，包括由集总电容及集总电感构成的四个谐振器，相邻谐振器之间通过集总电容形成耦合，四个谐振器分别为第一谐振器、第二谐振器、第三谐振器及第四谐振器，其中，第一、第三及第四谐振器由集总电容和集总电感并联构成，分别在通带两侧形成单个零点，所述第二谐振器包括一个Π型网络、两个并联谐振网络和一个集总电感，所述Π型网络的两个分支分别与两个并联谐振网络连接，再经过同一个集总电感接地,在通带两侧形成三个零点。

其具体电路包括第一集总电感L1、第二集总电感L2、第三集总电感L3、第四集总电感L4、第五集总电感L5、第六集总电感L6、第一集总电容C1、第二集总电容C2、第三集总电容C3、第四集总电容C4、第五集总电容C5、第六集总电容C6、第七集总电容C7、第八集总电容C8、第九集总电容C9、第十集总电容C10、第十一集总电容C11及第十二集总电容C12。

第一谐振器包括上述的第一集总电感L1及第二集总电容C2；第二谐振器包括上述的第二集总电感L2、第三集总电感L3、第六集总电感L6、第四集总电容C4、第五集总电容C5、第六集总电容C6、第七集总电容C7以及第八集总电容C8；第三谐振器包括上述的第四集总电感C4及第十集总电容C10；第四谐振器包括上述的第五集总电感L5及第十二集总电容C12。

第一谐振器中，第一集总电感L1与第二集总电容C2并联；第三谐振器中，第四集总电感L4与第十集总电容C10并联；第四谐振器中，第五集总电感L5与第十二集总电容C12并联。第一，第三，第四谐振器分别在通带两侧形成单个零点。

第二谐振器中，第二电集总感L2与第五集总电容C5并联后，一端串联第四集总电容C4，另一端串联第六集总电感L6，第三集总电感L3与第八集总电容C8并联后，一端串联第七集总电容C7，另一端也串联第六集总电感L6,第六集总电容C6左右连接第四集总电容C4与第七集总电容C7。第二谐振器在通带两侧形成三个零点。

具体连接方式如下：

信号输入端口301与第一电容C1、第一电感L1及第二电容C2的一端连接，第一电容C1的另一端与所述的第一接地端口303连接，第一电感L1及第二电容C2的另一端与第三电容C3的一端连接；第三电容C3的另一端与第四电容C4及第六点容C6的一端连接，第四电容C4的另一端与第五电容C5及第二电感L2的一端连接，第五电容C5及第二电感L2的另一端与第六电感L6的一端连接，第六电容C6的另一端与第七电容C7及第九电容C9的一端连接，第七电容C7的另一端与第八电容C8及第三电感L3的一端连接，第八电容C8及第三电感L3的另一端与第六电感L6的一端连接，第六电感L6的另一端与所述的第二接地端口304连接，第九电容C9的另一端与第十电容C10及第四电感L4的一端连接，第十电容C10及第四电感L4的另一端与第十一电容C11的一端连接,第十一电容C11的另一端与第五电感L5及第十二电容C12的一端连接，第五电感L5及第十二电容C12的另一端与所述的信号输出端口302连接。

上述第一谐振器、第二谐振器、第三谐振器、第四谐振器，在通带左右侧共实现了六个传输零点，保证了电路的高选择性和宽阻带。

如图3所示，本实施例中，所述的第一集总电感L1，第四集总电感L4采用3D立体结构，通过通孔将集总电感转移到离地较远的第一金属层布线；所述第三集总电感L3采用3D层叠结构，通过通孔将第一金属层与第二金属层的平行走线分别交替连接；所述第二集总电感L2、第五集总电感L5采用平面螺旋结构；第六集总电感L6通过芯片底部到PCB板的连接实现；通过三种不同结构的结合，有效利用了体积并减小了滤波器尺寸。

本实施例中，第一集总电容C1、第二集总电容C2、第三集总电容C3、第四集总电容C4、第五集总电容C5、第六集总电容C6、第七集总电容C7、第八集总电容C8、第九集总电容C9、第十集总电容C10、第十一集总电容C11、第十二集总电容C12均采用MIM平行板结构。

参照图3所示，信号输入端口301与第一集总电容C1、第一集总电感L1及第二集总电容C2的一端连接，第一集总电容C1的另一端与所述的第一接地端口303连接，第一集总电感L1及第二集总电容C2的另一端与第三集总电容C3的一端连接；第三集总电容C3的另一端与第四集总电容C4及第六集总电容C6的一端连接，第四集总电容C4的另一端与第五集总电容C5及第二集总电感L2的一端连接，第五集总电容C5及第二集总电感L2的另一端与第六集总电感L6的一端连接，第六集总电容C6的另一端与第七集总电容C7及第九集总电容C9的一端连接，第七集总电容C7的另一端与第八集总电容C8及第三集总电感L3的一端连接，第八集总电容C8及第三集总电感L3的另一端与第六集总电感L6的一端连接，第六集总电感L6的另一端与所述的第二接地端口304连接，第九集总电容C9的另一端与第十集总电容C10及第四集总电感L4的一端连接，第十集总电容C10及第四集总电感L4的另一端与第十一集总电容C11的一端连接,第十一集总电容C11的另一端与第五集总电感L5及第十二集总电容C12的一端连接，第五集总电感L5及第十二集总电容C12的另一端与所述的信号输出端口302连接。

所述第一集总电感，第四集总电感均采用3D立体结构，通过通孔将电感转移到离地较远的第一金属层布线；所述第三电感采用3D层叠结构，通过通孔将第一金属层与第二金属层的平行走线分别交替连接；所述第二集总电感、第五集总电感采用平面螺旋结构；第六集总电感通过芯片底部到PCB板的连接实现。通过三种结构的结合使用，有效利用了体积并减小了滤波器尺寸，实现了滤波器的小型化。

参照图3所示，本申请实施例提出的小型化高选择性IPD带通滤波器大小为1250um×600um；

参照图4所示，为本实施例提供的电磁仿真S参数曲线图。所述滤波器通带位于3.3-4.2GHz，通带内回波损耗优于-14dB。为实现滤波器的高选择性，在S参数曲线图中，可以看到通带两侧共有六个传输零点，其中，低频侧有两个传输零点，分别位于1.9GHz与2.5GHz处，高频侧有四个传输零点，分别位于5.2GHz、5.6GHz、7.3GH与9.9GHz处。得益于多传输零点的存在，所述滤波器实现了高带外抑制和宽阻带；

参照图5所示，为本实施例提供的通带内S参数曲线图。通带内，所述滤波器插损低于1.4dB，通带中心频率处(3.75GHz)插损低于1.2dB；

参照图6所示，为本申请实施例提供的0.7-2GHz的S参数图。可知，存在一传输零点位于0.7-2GHz间，在整个频带内，带外抑制优于30dB。

参照图7所示，为本实施例提供的2.4-2.7GHz的S参数细节图。可知，存在一传输零点位于2.4-2.7GHz间，在2.4-2.5GHz内，带外抑制优于30dB，保证了与2.4GHz WiFi频段的良好隔离度；

参照图8所示，为本实施例提供的5-6GHz的S参数细节图。可知，存在一传输零点位于5.15GHz附近，同时存在一传输零点，位于5.85GHz附近，二者共同作用，保证了在5.15-5.85GHz频段，带外抑制大于39dB，进而保证了与5GHz WiFi频段的良好隔离；

参照图9所示，为本实施例提供的二倍频的S参数图。可知，存在一传输零点位于二倍频中。在二倍频内，带外抑制大于35dB；

参照图10所示，为本实施例提供的9-10GHz的S参数图。可知，存在一传输零点位于9-10GHz间。在10GHz以下，带外抑制大于30dB；

综上所述，本实施例提出的小型化高选择性IPD带通滤波器，通过引入传输零点，在保证了通带低插损的同时，有效的实现了对阻带的高带外抑制。对2GHz以下，2.4-2.5GHz，5.15-5.85GHz，二倍频，10GHz以下均实现了高于30dB的带外抑制；其是对5.15-5.85GHz频段，带外抑制优于39dB，实现了良好的隔离效果；符合业界对射频滤波器小型化，高集成度，高选择性的要求。

本发明实施例提供一种射频前端，包括本实施例所述的小型化高选择IPD带通滤波器。

上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受所述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (10)

1.一种小型化高选择性IPD带通滤波器，其特征在于，包括由集总电容及集总电感构成的四个谐振器，相邻谐振器之间通过集总电容形成耦合，四个谐振器分别为第一谐振器、第二谐振器、第三谐振器及第四谐振器，其中，第一、第三及第四谐振器由集总电容和集总电感并联构成，分别在通带两侧形成单个零点，所述第二谐振器包括一个Π型网络、两个并联谐振网络和一个集总电感，所述Π型网络的两个分支分别与两个并联谐振网络连接，再经过同一个集总电感接地,在通带两侧形成三个零点。

2.根据权利要求1所述的小型化高选择性IPD带通滤波器，其特征在于，包括第一集总电感、第二集总电感、第三集总电感、第四集总电感、第五集总电感、第六集总电感、第一集总电容、第二集总电容、第三集总电容、第四集总电容、第五集总电容、第六集总电容、第七集总电容、第八集总电容、第九集总电容、第十集总电容、第十一集总电容及第十二集总电容；

所述第一谐振器包括并联连接的第一集总电感及第二集总电容；

所述第三谐振器包括并联连接的第四集总电感及第十集总电容；

所述第四谐振器包括并联连接的第五集总电感及第十二集总电容；

所述第二谐振器包括第二集总电感、第三集总电感、第六集总电感、第四集总电容、第五集总电容、第六集总电容、第七集总电容及第八集总电容，第二集总电感与第五集总电容并联后，一端串联第四集总电容，另一端串联第六集总电感，第三集总电感与第八集总电容并联后，一端串联第七集总电容，另一端串联第六集总电感,第六集总电容的两端分别连接第四集总电容与第七集总电容，所述第六集总电感与第二接地端口连接，第二谐振器在通带两侧形成三个零点；

所述第一集总电容的一端分别与信号输入端口及第一谐振器的一端连接，第一集总电容的另一端与第一接地端口连接，所述第一谐振器通过第三集总电容与第二谐振器连接，所述第二谐振器通过第九集总电容与第三谐振器连接，所述第三谐振器通过第十一集总电容与第四谐振器的一端连接，第四谐振器的另一端与信号输出端口连接。

3.根据权利要求1所述的小型化高选择性IPD带通滤波器，其特征在于，所述集总电感基于IPD工艺，通过平面螺旋结构、3D立体结构及接地铜柱三种不同形式实现。

4.根据权利要求2所述的小型化高选择性IPD带通滤波器，其特征在于，所述第一集总电感及第四集总电感采用3D立体结构，所述第三集总电感采用3D层叠结构。

5.根据权利要求2所述的小型化高选择性IPD带通滤波器，其特征在于，所述第二集总电感及第五集总电感采用平面螺旋结构。

6.根据权利要求2所述的小型化高选择性IPD带通滤波器，其特征在于，所述第六集总电感采用接地铜柱结构。

7.根据权利要求1所述的小型化高选择性IPD带通滤波器，其特征在于，所述集总电容采用平行板电容结构。

8.根据权利要求1-7任一项所述的小型化高选择IPD带通滤波器，其特征在于，还包括四层介质基板及三层金属层；

所述四层介质基板由上置下分别为第一介质基板、第二介质基板、第三介质基板及第四介质基板；

所述三层金属层分别为第一金属层、第二金属层及第三金属层，所述第一金属层沉积在第一介质基板中，第二金属层沉积在第三介质基板中，第三金属层沉积在第四介质基板中，第一金属层与第二金属层之间通过锥形金属通孔连接，第二金属层与第三金属层之间通过柱形金属通孔连接，第一金属层与第三金属层不直接连接。

9.根据权利要求8所述的小型化高选择IPD带通滤波器，其特征在于，所述第一介质基板、第三介质基板及第四介质基板为钝化保护层，所述第二介质基板为玻璃基板层。

10.一种射频前端，其特征在于，包括如权利要求1-9任一项所述的小型化高选择IPD带通滤波器。

Images