CN205847207U - 具高隔离度低损耗微型双工器 - Google Patents

Abstract

本实用新型公开一种具高隔离度低损耗微型双工器，以多层基板堆叠形成一积层本体，其包含一信号输入端、一低频输出端、一高频输出端、一隔离电感器、一低频滤波单元、一隔离电容器与一高频滤波单元，该隔离电感器的一端连接该信号输入端，该低频滤波单元串接于该隔离电感器的另一端与该低频输出端之间，该隔离电容器的一端连接该信号输入端，该高频滤波单元串接于该隔离电容器的另一端与该高频输出端之间；本实用新型藉由该隔离电感器与该隔离电容器达到提升隔离度效果，并配合特定电路布局方式使元件具有低损耗高隔离度的特性。

Description

具高隔离度低损耗微型双工器

技术领域

本实用新型是关于一种双工器，特别是指具高隔离度低损耗微型双工器。

背景技术

双工器是具有三个信号端并可双向传输的滤波器，在通讯系统中是一重要的射频电路元件，主要用来分离不同频段的混合信号，将不同频带的信号送至不同的信号端，或是从任一信号端输入一信号再传送至天线，传统的双工器是由一低通或带通滤波器，搭配一高通或带通滤波器所组成，透过低通滤波器、高通滤波器或带通滤波器达到频率分离的目的。一般来说，为了让两信号端在传送不同频率信号时互不影响且降低射频系统输出的功率，双工器须具备良好的隔离度(Isolation)以及更小的介入损耗(Insertion Loss)。

是以，申请人以从事此行业所累积的专业经验，设计出本实用新型的具高隔离度低损耗微型双工器。

实用新型内容

本实用新型的主要目的是提供一种具高隔离度低损耗微型双工器，具备良好的隔离度以及低介入损耗。

本实用新型具高隔离度低损耗微型双工器是以多层基板堆叠形成一积层本体，该具高隔离度低损耗微型双工器包含：

一信号输入端；

一低频输出端；

一高频输出端；

一隔离电感器，其一端连接该信号输入端；

一低频滤波单元，串接于该隔离电感器的另一端与该低频输出端之间；

一隔离电容器，其一端连接该信号输入端；以及

一高频滤波单元，串接于该隔离电容器的另一端与该高频输出端之间。上述的具高隔离度低损耗微型双工器，其中，该低频滤波单元选自一第一低通电路、一第二低通电路、一第一带通电路与一第二带通电路当中之一；

该第一低通电路包含有一第一电感器、一第一电容器与两第一接地电容器，该第一电感器串接于该隔离电感器与该低频输出端之间，该第一电容器并联于该第一电感器，该两第一接地电容器分别连接于该第一电感器的两端与接地之间；

该第二低通电路包含有多个第二电感器、多个第二电容器与多个第二接地电容器，该些第二电感器串接于该隔离电感器与该低频输出端之间，该些第二电容器分别并联于该些第二电感器，该些第二接地电容器分别连接于该些第二电感器的两端与接地之间；

该第一带通电路包含有一第一耦合电容器、两第一耦合线与两第三接地电容器，该第一耦合电容器串接于该隔离电感器与该低频输出端之间，该两第一耦合线分别连接于该第一耦合电容器的两端与接地之间，该两第三接地电容器分别连接于该第一耦合电容器的两端与接地之间；

该第二带通电路包含有多个第二耦合电容器、一第三耦合电容器、多个第二耦合线与多个第四接地电容器，该些第二耦合电容器串接于该隔离电感器与该低频输出端之间，该第三耦合电容器连接于该隔离电感器与该低频输出端之间，该些第二耦合线分别连接于该些第二耦合电容器的一端部与接地之间以及该些第二耦合电容器的串接节点与接地之间，该些第四接地电容器分别连接于该些第二耦合电容器的一端部与接地之间以及该些第二耦合电容器的串接节点与接地之间；

该高频滤波单元选自一第三带通电路与一第四带通电路当中之一；

该第三带通电路包含有一第四耦合电容器、两第三耦合线与两第五接地电容器，该第四耦合电容器串接于该隔离电容器与该高频输出端之间，该两第三耦合线分别连接于该第四耦合电容器的两端与接地之间，该两第五接地电容器分别连接于该第四耦合电容器的两端与接地之间；

该第四带通电路包含有多个第五耦合电容器、一第六耦合电容器、多个第四耦合线与多个第六接地电容器，该些第五耦合电容器串接于该隔离电容器与该高频输出端之间，该第六耦合电容器连接于该隔离电容器与该高频输出端之间，该些第四耦合线分别连接于该些第五耦合电容器的一端部与接地之间以及该些第五耦合电容器的串接节点与接地之间，该些第六接地电容器分别连接于该些第五耦合电容器的一端部与接地之间以及该些第五耦合电容器的串接节点与接地之间。

上述的具高隔离度低损耗微型双工器，其中，该低频滤波单元为该第一低通电路，该高频滤波单元为该第四带通电路。

上述的具高隔离度低损耗微型双工器，其中，该积层本体的两相对侧设有一输入电极、一第一输出电极、一第二输出电极、一第一接地电极、一第二接地电极与一第三接地电极；该输入电极对应于该信号输入端，该第一输出电极对应于该低频输出端，该第二输出电极对应于该高频输出端，该第一接地电极、该第二接地电极与该第三接地电极对应于所述接地；

该积层本体由上而下依序包含有：

一第1基板，设有一第1导电图案，该第1导电图案的一端延伸到该第1基板的边缘以电性连接该输入电极；

一第2基板，设有彼此分离的一第2导电图案、一第3导电图案、一第4导电图案与一第5导电图案，该第2导电图案位于该第1基板的该第1导电图案的下方，且该第2导电图案的一端连接该第1导电图案的另一端；该第3导电图案、该第4导电图案与该第5导电图案为长形图案，其位在相对于该第2导电图案的另侧并彼此平行；

一第3基板，设有彼此分离的一第6导电图案、一第7导电图案、一第8导电图案与一第9导电图案，该第6导电图案位于该第2基板的该第2导电图案下方，且该第6导电图案的一端连接该第2导电图案的另一端；该第7导电图案、该第8导电图案与该第9导电图案分别为长形图案，该第7导电图案位于该第3导电图案下方且其两端分别连接该第3导电图案的两端，该第8导电图案位于该第4导电图案下方且其两端分别连接该第4导电图案的两端，该第9导电图案位于该第5导电图案下方且其两端分别连接该第5导电图案的两端；

一第4基板；

一第5基板，设有一第10导电图案，该第10导电图案位于该第3基板的该第6导电图案的下方，且该第10导电图案的一端连接该第6导电图案的另一端，其中，该第1导电图案、该第2导电图案、该第6导电图案与该第10导电图案形成沿着一心轴卷绕的构造；

一第6基板，设有一第11导电图案，其一端延伸到该第6基板的边缘以电性连接该第一输出电极，该第11导电图案位于该第10导电图案的下方；

一第7基板，设有一第12导电图案，其位于该第6基板的该第11导电图案的下方，该第12导电图案的一端连接该第11导电图案的另一端；

一第8基板，设有一第13导电图案，其位于该第7基板的该第12导电图案的下方，该第13导电图案的一第一端连接该第5基板的该第10导电图案的另一端，该第13导电图案的一第二端连接该第7基板的该第12导电图案的另一端，该第11导电图案、该第12导电图案与该第13导电图案形成沿着另一心轴卷绕的构造；

一第9基板；

一第10基板，设有一第14导电图案，其位于该第3基板的该第7导电图案、该第8导电图案与该第9导电图案的下方并分别连接该第7导电图案、该第8导电图案与该第9导电图案的一端，且该第14导电图案的一端延伸到该第10基板的边缘以电性连接该第一接地电极；

一第11基板，设有一第15导电图案，其分布在对应于该第10基板的该第14导电图案的一侧，且该第15导电图案连接该第3基板的该第8导电图案的另一端；

一第12基板，设有彼此分离的一第16导电图案与一第17导电图案，该第16导电图案与该第17导电图案分别位于该第11基板的该第15导电图案下方，即该第15导电图案分布区域涵盖该第16导电图案与该第17导电图案，该第16导电图案的一端连接该第3基板的该第7导电图案的另一端，该第17导电图案连接该第3基板的该第9导电图案的另一端；

一第13基板，设有彼此相对设置的一第18导电图案与一第19导电图案，该第19导电图案位于该第12基板的该第16导电图案与第17导电图案的下方，该第18导电图案的一端延伸到该第13基板的边缘而连接该第一输出电极；

一第14基板，设有彼此分离的一第20导电图案、一第21导电图案、一第22导电图案与一第23导电图案，该第20导电图案位于该第13基板的该第18导电图案下方且连接该第8基板的该第13导电图案的第一端，该第21导电图案、该第22导电图案与该第23导电图案位于该第13基板的该第19导电图案下方，其中该第21导电图案连接该第12基板的该第16导电图案的另一端，该第22导电图案连接该第11基板的该第15导电图案，该第23导电图案连接该第12基板的该第17导电图案，且该第17导电图案的一端延伸到该第14基板的边缘以连接该第二输出电极；

一第15基板，设有彼此分离的一第24导电图案、一第25导电图案与一第26导电图案，该第24导电图案位于该第14基板的该第20导电图案的下方并延伸到该第15基板的边缘以连接该第二接地电极，该第25导电图案位于该第14基板的该第21导电图案下方并延伸到该第15基板边缘以连接该输入电极，该第26导电图案分布于该第14基板的该第21导电图案、该第22导电图案与该第23导电图案下方，且该第26导电图案的相对两端分别延伸到该第15基板的相对两侧边缘以分别连接该第一接地电极与该第三接地电极；

该第1导电图案、该第2导电图案、该第6导电图案与该第10导电图案构成该隔离电感器；该第11导电图案、该第12导电图案与该第13导电图案构成该第一电感器；该第20导电图案与该第18导电图案彼此耦合而构成该第一电容器；该第20导电图案与该第24导电图案彼此耦合而构成连接该隔离电感器的该第一接地电容器；该第18导电图案与该第24导电图案彼此耦合而构成连接该低频输出端的该第一接地电容器；该第25导电图案与该第21导电图案彼此耦合而构成该隔离电容器；该第15导电图案与该第16导电图案彼此耦合而构成连接该隔离电容器的该第五耦合电容器；该第15导电图案与该第17导电图案彼此耦合而构成连接该高频输出端的该第五耦合电容器；该第23导电图案、该第19导电图案与该第21导电图案彼此耦合而构成该第六耦合电容器；该第3导电图案与该第7导电图案构成连接该隔离电容器的该第四耦合线；该第5导电图案与该第9导电图案构成连接该高频输出端的该第四耦合线；该第4导电图案与该第8导电图案构成连接在该两第五耦合电容器的串接节点的该第四耦合线；该第21导电图案与该第26导电图案彼此耦合而构成连接该隔离电容器的该第六接地电容器；该第23导电图案与该第26导电图案彼此耦合而构成连接该高频输出端的该第六接地电容器；该第22导电图案与该第26导电图案彼此耦合而构成连接在该两第五耦合电容器的串接节点的该第六接地电容器。

上述的具高隔离度低损耗微型双工器，其中，该低频滤波单元为该第二带通电路，该高频滤波单元为该第三带通电路。

上述的具高隔离度低损耗微型双工器，其中，该积层本体的两相对侧设有一输入电极、一第一输出电极、一第二输出电极、一第一接地电极、一第二接地电极与一第三接地电极；该输入电极对应于该信号输入端，该第一输出电极对应于该低频输出端，该第二输出电极对应于该高频输出端，该第一接地电极、该第二接地电极与该第三接地电极对应于所述接地；

该积层本体由上而下依序包含有：

一第1基板、设有彼此分离的一第1导电图案、一第2导电图案、一第3导电图案与一第4导电图案，该第1导电图案的一端延伸到该第1基板的边缘以连接该输入电极，该第2导电图案、该第3导电图案与该第4导电图案并排排列于该第1导电图案的一侧；

一第2基板；

一第3基板、设有彼此分离的一第5导电图案、一第6导电图案、一第7导电图案、一第8导电图案与一第9导电图案，该第7导电图案、该第8导电图案与该第9导电图案分别位于该第1基板的该第2导电图案、该第3导电图案与该第4导电图案的下方，该第5导电图案与该第6导电图案位在相对于该第7导电图案、该第8导电图案与该第9导电图案的另侧，该第7导电图案的一端连接该第2导电图案的一端，该第8导电图案的一端连接该第3导电图案的一端，该第9导电图案的一端连接该第4导电图案的一端；

一第4基板；

一第5基板，设有一第10导电图案，其位于该第1基板的该第1导电图案下方，该第10导电图案的一第一端连接该第1导电图案的另一端，该第10导电图案的一第二端连接该第3基板的该第9导电图案的另一端；

一第6基板；

一第7基板，设有一第11导电图案，其位于该第1基板的该第1导电图案下方，该第11导电图案的一端延伸到该第7基板的边缘以连接该输入电极；

一第8基板，设有一第12导电图案，其位于对应该第3基板的该第7导电图案、该第8导电图案与该第9导电图案的一侧；

一第9基板，设有分离设置的一第13导电图案与一第14导电图案，其分别位于该第8基板的该第12导电图案的下方，该第13导电图案的一端延伸到该第9基板的边缘以连接该第一输出电极，且该第13导电图案连接该第3基板的第7导电图案的另一端，而该第14导电图案的一端连接该第5基板的该第10导电图案的该第二端；

一第10基板，设有分离设置的一第15导电图案、一第16导电图案与一第17导电图案，该第15导电图案位于该第7基板的该第11导电图案的下方，且该第15导电图案的一端连接该第11导电图案的另一端，该第16导电图案位于该第3基板的该第6导电图案的下方并连接该第6导电图案的一端，该第17导电图案位于该第8基板的该第12导电图案的下方并连接该第3基板的该第8导电图案的另一端；

一第11基板，设有分离设置的一第18导电图案、一第19导电图案、一第20导电图案、一第21导电图案与一第22导电图案，该第18导电图案与该第19导电图案分别位于该第10基板的该第16导电图案与第该15导电图案的下方，该第20导电图案、该第21导电图案与该第22导电图案并列排列于相对该第18导电图案与该第19导电图案的另一侧；该第18导电图案连接该第3基板的该第5导电图案的一端，该第19导电图案连接该第10基板的该第16导电图案，该第20导电图案连接该第9基板的该第13导电图案，该第21导电图案连接该第10基板的该第17导电图案，该第22导电图案连接该第9基板的该第14导电图案的另一端；

一第12基板，设有一第23导电图案，其分布区域涵盖该第11基板的该第18导电图案、该第19导电图案、该第20导电图案、该第21导电图案与该第22导电图案，且该第23导电图案具有三端分别延伸到该第12基板的边缘以分别连接该第一接地电极、该第二接地电极与该第三接地电极，该第23导电图案分别连接该第1基板的该第2导电图案、该第3导电图案与该第4导电图案的另一端、该第3基板的该第6导电图案的另一端与该第5导电图案的另一端；

该第1导电图案与该第10导电图案构成该隔离电感器；该第4导电图案与该第9导电图案构成连接该隔离电感器的该第二耦合线；该第3导电图案与该第8导电图案构成连接在该两第二耦合电容器的串接节点的该第二耦合线；该第2导电图案与该第7导电图案构成连接该低频输出端的该第二耦合线；该第17导电图案与该第22导电图案彼此耦合构成连接该隔离电感器的该第二耦合电容器；该第17导电图案与该第20导电图案彼此耦合构成连接该低频输出端的该第二耦合电容器；该第12导电图案、该第13导电图案与该第14导电图案彼此耦合构成该第三耦合电容器；该第20导电图案、该第21导电图案与该第22导电图案分别与该第23导电图案耦合而分别构成连接该低频输出端的该第四接地电容器、连接在该两第二耦合电容器的串接节点的该第四接地电容器与连接该隔离电感器的该第四接地电容器；该第15导电图案与该第19导电图案彼此耦合构成该隔离电容器；该第6导电图案及其导通孔构成连接该隔离电容器的该第三耦合线；该第5导电图案及其导通孔构成连接该高频输出端的该第三耦合线；该第19导电图案与该第23导电图案彼此耦合构成连接该隔离电容器的该第五接地电容器；该第18导电图案与该第23导电图案彼此耦合构成连接该高频输出端的该第五接地电容器；该第18导电图案与该第16导电图案彼此耦合构成该第四接地电容器。

本实用新型的积层本体采用多层结构设计可达到元件缩小化的功效，且本实用新型除了由该低频滤波单元与该高频滤波单元进行滤波以外，在其前端进一步设有该隔离电感器与该隔离电容器进行高、低频信号滤波，藉此进一步增加高、低频带之间的隔离度，并分别提供其后端的该低频滤波单元与该高频滤波单元的阻抗匹配；再者，本实用新型在不同基板利用导通孔的电连接方式实现高品质因数(即：Q值)电感，大幅提升元件电气特性。综上所述，本实用新型的功效条列如下：

1.经由该隔离电感器与该隔离电容器提升该低频滤波单元与该高频滤波单元之间的隔离度并达到电路阻抗匹配。

2.采用导通孔的电性连接方式实现高Q值的电感器及耦合线，有助于降低损耗及高频耦合效应。

3.积层本体的结构达到体积微型化。

以下结合附图和具体实施例对本实用新型进行详细描述，但不作为对本实用新型的限定。

附图说明

图1：本实用新型的电路示意图。

图2：本实用新型的低频滤波单元为第一低通电路的电路示意图。

图3：本实用新型的低频滤波单元为第二低通电路的电路示意图。

图4：本实用新型的低频滤波单元为第一带通电路的电路示意图。

图5：本实用新型的低频滤波单元为第二带通电路的电路示意图。

图6：本实用新型的高频滤波单元为第三带通电路的电路示意图。

图7：本实用新型的高频滤波单元为第四带通电路的电路示意图。

图8：本实用新型第一实施例的电路示意图。

图9：本实用新型的元件立体示意图。

图10：本实用新型第一实施例的积层本体的立体分解示意图。

图11A：本实用新型第一实施例的低频滤波单元的介入损耗特性曲线图。

图11B：本实用新型第一实施例的高频滤波单元的介入损耗特性曲线图。

图11C：本实用新型第一实施例的隔离度特性曲线图。

图11D：本实用新型第一实施例的反射损耗特性曲线图。

图12：本实用新型第二实施例的电路示意图。

图13：本实用新型的元件立体示意图。

图14：本实用新型第二实施例的积层本体的立体分解示意图。

图15A：本实用新型第二实施例的低频滤波单元的介入损耗特性曲线图。

图15B：本实用新型第二实施例的高频滤波单元的介入损耗特性曲线图。

图15C：本实用新型第二实施例的隔离度特性曲线图。

图15D：本实用新型第二实施例的反射损耗特性曲线图。

具体实施方式

下面结合附图和具体实施例对本实用新型技术方案进行详细的描述，以更进一步了解本实用新型的目的、方案及功效，但并非作为本实用新型所附权利要求保护范围的限制。

本实用新型具高隔离度低损耗微型双工器是以多层基板堆叠形成一积层本体，请参考图1，本实用新型的等效电路包含一信号输入端RX、一低频输出端TX1、一高频输出端TX2、一隔离电感器Lin、一低频滤波单元10、一隔离电容器Cin与一高频滤波单元20。

该信号输入端RX供连接一天线30，该隔离电感器Lin的一端连接该信号输入端RX，该低频滤波单元10串接于该隔离电感器Lin的另一端与该低频输出端TX1之间，该隔离电容器Cin的一端连接该信号输入端RX，该高频滤波单元20串接于该隔离电容器Cin的另一端与该高频输出端TX2之间。

该低频滤波单元10选自一第一低通电路、一第二低通电路、一第一带通电路与一第二带通电路当中之一。请参考图2，该第一低通电路11包含有一第一电感器L1、一第一电容器C1与两第一接地电容器Cg1，其中该两第一接地电容器Cg1的电容值可彼此不同，该第一电感器L1串接于该隔离电感器Lin与该低频输出端TX1之间，该第一电容器C1并联于该第一电感器L1，该两第一接地电容器Cg1分别连接于该第一电感器L1的两端与接地之间。请参考图3，该第二低通电路12包含有多个第二电感器L2、多个第二电容器C2与多个第二接地电容器Cg2，其中该些第二电感器L2的电感值可彼此不同，该些第二电容器C2的电容值可彼此不同，该些第二接地电容器Cg2的电容值可彼此不同，该些第二电感器L2串接于该隔离电感器Lin与该低频输出端TX1之间，该些第二电容器C2分别并联于该些第二电感器L2，该些第二接地电容器Cg2分别连接于该些第二电感器L2的两端与接地之间。请参考图4，该第一带通电路13包含有一第一耦合电容器Cc1、两第一耦合线41与两第三接地电容器Cg3，其中该两第三接地电容器Cg3的电容值可彼此不同，该第一耦合电容器Cc1串接于该隔离电感器Lin与该低频输出端TX1之间，该两第一耦合线41分别连接于该第一耦合电容器Cc1的两端与接地之间，该两第三接地电容器Cg3分别连接于该第一耦合电容器Cc1的两端与接地之间。请参考图5，该第二带通电路14包含有多个第二耦合电容器Cc2、一第三耦合电容器Cc3、多个第二耦合线42与多个第四接地电容器Cg4，其中该些第二耦合电容器Cc2的电容值可彼此不同，该些第四接地电容器Cg4的电容值可彼此不同，该些第二耦合电容器Cc2串接于该隔离电感器Lin与该低频输出端TX1之间，该第三耦合电容器Cc3连接于该隔离电感器Lin与该低频输出端TX1之间，该些第二耦合线42分别连接于该些第二耦合电容器Cc2的一端部与接地之间以及该些第二耦合电容器Cc2的串接节点与接地之间，该些第四接地电容器Cg4分别连接于该些第二耦合电容器Cc2的一端部与接地之间以及该些第二耦合电容器Cc2的串接节点与接地之间。

该高频滤波单元20选自一第三带通电路与一第四带通电路当中之一。请参考图6，该第三带通电路21包含有一第四耦合电容器Cc4、两第三耦合线43与两第五接地电容器Cg5，其中该两第五接地电容器Cg5的电容值可彼此不同，该第四耦合电容器Cc4串接于该隔离电容器Cin与该高频输出端TX2之间，该两第三耦合线43分别连接于该第四耦合电容器Cc4的两端与接地之间，该两第五接地电容器Cg5分别连接于该第四耦合电容器Cc4的两端与接地之间。请参考图7，该第四带通电路22包含有多个第五耦合电容器Cc5、一第六耦合电容器Cc6、多个第四耦合线44与多个第六接地电容器Cg6，其中该些第五耦合电容器Cc5的电容值可彼此不同，该些第六接地电容器Cg6的电容值可彼此不同，该些第五耦合电容器Cc5串接于该隔离电容器Cin与该高频输出端TX2之间，该第六耦合电容器Cc6连接于该隔离电容器Cin与该高频输出端TX2之间，该些第四耦合线44分别连接于该些第五耦合电容器Cc5的一端部与接地之间以及该些第五耦合电容器Cc5的串接节点与接地之间，该些第六接地电容器Cg6分别连接于该些第五耦合电容器Cc5的一端部与接地之间以及该些第五耦合电容器Cc5的串接节点与接地之间。

请参考图8所示本实用新型的第一实施例，该低频滤波单元为该第一低通电路11，该高频滤波单元为该第四带通电路22。请参考图9，如前所述，本实用新型是以多层陶瓷材质的基板堆叠形成一积层本体50，在各层的基板上会形成适当的导电图案以构成电容、电感与耦合线等元件，且各层的导电图案是通过直的导通孔(via)而与其他层的导电图案电性电性连接，以具有前述的等效电路架构，该积层本体50的两相对侧分别设有多个外部电极，分别为一输入电极51、一第一输出电极52、一第二输出电极53、一第一接地电极54、一第二接地电极55与一第三接地电极56；该输入电极51即对应于图1的该信号输入端RX，该第一输出电极52即对应于图1的该低频输出端TX1，该第二输出电极53即对应于图1的该高频输出端TX2，该第一至该第三接地电极54～56即对应于图1的接地端。

请配合参考图10所示，为对应图8所示第一实施例等效电路的积层结构，该积层本体的基板由上而下依序包含有一第1基板S1至一第15基板S15。

该第1基板S1设有一第1导电图案601，该第1导电图案601的一端延伸到该第1基板S1的边缘以电性连接该输入电极51。

该第2基板S2设有彼此分离的一第2导电图案602、一第3导电图案603、一第4导电图案604与一第5导电图案605，该第2导电图案602位于该第1基板S1的第1导电图案601的下方，且该第2导电图案602的一端连接该第1导电图案601的另一端；该第3至该第5导电图案603～605为长形图案，其位在相对于该第2导电图案602的另侧并彼此平行。

该第3基板S3设有彼此分离的一第6导电图案606、一第7导电图案607、一第8导电图案608与一第9导电图案609，该第6导电图案606位于该第2基板S2的第2导电图案602下方，且该第6导电图案606的一端连接该第2导电图案602的另一端；该第7至该第9导电图案607～609分别为长形图案，该第7导电图案607位于该第3导电图案603下方且其两端分别连接该第3导电图案603的两端，该第8导电图案608位于该第4导电图案604下方且其两端分别连接该第4导电图案604的两端，该第9导电图案609位于该第5导电图案605下方且其两端分别连接该第5导电图案605的两端。

该第4基板S4为一绝缘基板，供所述导通孔穿过。

该第5基板S5设有一第10导电图案610，该第10导电图案610位于该第3基板S3的第6导电图案606的下方，且该第10导电图案610的一端连接该第6导电图案606的另一端，其中，该第1导电图案601、该第2导电图案602、该第6导电图案606与该第10导电图案610整体而言呈现沿着一心轴卷绕的构造。

该第6基板S6设有一第11导电图案611，其一端延伸到该第6基板S6的边缘以电性连接该第一输出电极52，该第11导电图案611可位于该第10导电图案610的下方。

该第7基板S7设有一第12导电图案612，其可位于该第6基板S6的第11导电图案611的下方，该第12导电图案612的一端连接该第11导电图案611的另一端。

该第8基板S8设有一第13导电图案613，其可位于该第7基板S7的第12导电图案612的下方，该第13导电图案613的一第一端连接该第5基板S5的第10导电图案610的另一端，该第13导电图案613的一第二端连接该第7基板S7的第12导电图案612的另一端。该第11至该第13导电图案611～613整体而言呈现沿着另一心轴卷绕的构造。

该第9基板S9为一绝缘基板，供所述导通孔穿过。

该第10基板S10设有一第14导电图案614，其位于该第3基板S3的第7至第9导电图案607～609的下方并分别连接该第7至该第9导电图案607～609的一端，且该第14导电图案614的一端延伸到该第10基板S10的边缘以电性连接该第一接地电极54。

该第11基板S11设有一第15导电图案615，其分布在对应于该第10基板S10的第14导电图案614的一侧，且该第15导电图案615连接该第3基板S3的第8导电图案608的另一端。

该第12基板S12设有彼此分离的一第16导电图案616与一第17导电图案617，该第16导电图案616与该第17导电图案617分别位于该第11基板S11的第15导电图案615下方，亦即，该第15导电图案615分布区域涵盖该第16导电图案616与该第17导电图案617。该第16导电图案616的一端连接该第3基板S3的第7导电图案607的另一端，该第17导电图案617连接该第3基板S3的第9导电图案609的另一端。

该第13基板S13设有彼此相对设置的一第18导电图案618与一第19导电图案619，该第19导电图案619位于该第12基板S12的第16导电图案612与第17导电图案617的下方，该第18导电图案618的一端延伸到该第13基板S13的边缘而连接该第一输出电极52。

该第14基板S14设有彼此分离的一第20导电图案620、一第21导电图案621、一第22导电图案622与一第23导电图案623，该第20导电图案620位于该第13基板S13的第18导电图案618下方且连接该第8基板S8的第13导电图案613的第一端，该第21至该第23导电图案621～623位于该第13基板S13的第19导电图案619下方，其中该第21导电图案621连接该第12基板S12的第16导电图案616的另一端，该第22导电图案622连接该第11基板S11的第15导电图案615，该第23导电图案623连接该第12基板S12的第17导电图案617，且该第17导电图案617的一端延伸到该第14基板S14的边缘以连接该第二输出电极53。

该第15基板S15设有彼此分离的一第24导电图案624、一第25导电图案625与一第26导电图案626，该第24导电图案624位于该第14基板S14的第20导电图案620的下方并延伸到该第15基板S15的边缘以连接该第二接地电极55，该第25导电图案625位于该第14基板S14的第21导电图案621下方并延伸到该第15基板S15边缘以连接该输入电极51，该第26导电图案626分布于该第14基板S14的第21至第23导电图案621～623下方，且该第26导电图案626的相对两端分别延伸到该第15基板S15的相对两侧边缘以分别连接该第一接地电极54与该第三接地电极56。

依据前述第一实施例的积层结构，请配合参考图8与图10，该第1导电图案601、该第2导电图案602、该第6导电图案606与该第10导电图案610构成该隔离电感器Lin；该第11导电图案611、该第12导电图案612与该第13导电图案613构成该第一电感器L1；该第20导电图案620与该第18导电图案618彼此耦合而构成该第一电容器C1；该第20导电图案620与该第24导电图案624彼此耦合而构成连接该隔离电感器Lin的该第一接地电容器Cg1，其电容值依据该第20导电图案620与该第24导电图案624的面积而定；该第18导电图案618与该第24导电图案624彼此耦合而构成连接该低频输出端TX1的该第一接地电容器Cg1，其电容值依据该第18导电图案618与该第24导电图案624的面积而定；是以，该两第一接地电容器Cg1的电容值可彼此不同。该第25导电图案625与该第21导电图案621彼此耦合而构成该隔离电容器Cin；该第15导电图案615与该第16导电图案616彼此耦合而构成连接该隔离电容器Cin的该第五耦合电容器Cc5，其电容值依据该第15导电图案615与该第16导电图案616的面积而定；该第15导电图案615与该第17导电图案617彼此耦合而构成连接该高频输出端TX2的该第五耦合电容器Cc5，其电容值依据该第15导电图案615与该第17导电图案617的面积而定；是以，该两第五耦合电容器Cc5的电容值可彼此不同；该第23导电图案623、该第19导电图案619与该第21导电图案621彼此耦合而构成该第六耦合电容器Cc6；该第3导电图案603与该第7导电图案607构成连接该隔离电容器Cin的该第四耦合线44；该第5导电图案605与该第9导电图案609构成连接该高频输出端TX2的该第四耦合线44；该第4导电图案604与该第8导电图案608构成连接在该两第五耦合电容器Cc5的串接节点的该第四耦合线44；该第21导电图案621与该第26导电图案626彼此耦合而构成连接该隔离电容器Cin的该第六接地电容器Cg6，其电容值依据该第21导电图案621与该第26导电图案626的面积而定；该第23导电图案623与该第26导电图案626彼此耦合而构成连接该高频输出端TX2的该第六接地电容器Cg6，其电容值依据该第23导电图案623与该第26导电图案626的面积而定；该第22导电图案622与该第26导电图案626彼此耦合而构成连接在该两第五耦合电容器Cc5的串接节点的该第六接地电容器Cg6，其电容值依据该第22导电图案622与该第26导电图案626的面积而定；是以，该些第六接地电容器Cg6的电容值可彼此不同。

请参考图11A，本实用新型第一实施例的该低频滤波单元10的介入损耗(insertion loss)特性曲线图，主要操作在2.4GHz的频带，图11B为该高频滤波单元20的介入损耗特性曲线图，主要操作在5GHz的频带。图11C为该低频输出端TX1与该高频输出端TX2相对于彼此的隔离度特性曲线图，其显示在低频(约2.4GHz)或高频(约5GHz)的操作频率高具有良好的隔离效果(接近-30dB)，使该低频输出端TX1与该高频输出端TX2彼此的影响程度甚低。图11D为反射损耗(return loss)的特性曲线图，在低频带(约2.4GHz)与高频带(约5GHz)处皆在-20dB左右。

请参考图12所示本实用新型的第二实施例，该低频滤波单元为该第二带通电路14，该高频滤波单元为该第三带通电路21。在第二实施例中，请参考图13，该积层本体50’的两相对侧分别设有多个外部电极，分别为一输入电极51’、一第一输出电极52’、一第二输出电极53’、一第一接地电极54’、一第二接地电极55’与一第三接地电极56’。图14为对应该第二实施例等效电路的积层结构，该积层本体的基板由上而下依序包含有一第1基板T1至一第12基板T12；该输入电极51’即对应于图1的该信号输入端RX，该第一输出电极52’即对应于图1的该低频输出端TX1，该第二输出电极53’即对应于图1的该高频输出端TX2，该第一至该第三接地电极54’～56’即对应于图1的接地端。

该第1基板T1设有彼此分离的一第1导电图案701、一第2导电图案702、一第3导电图案703与一第4导电图案704，该第1导电图案701的一端延伸到该第1基板T1的边缘以连接该输入电极51’，该第2至该第4导电图案702～704并排排列于该第1导电图案701的一侧。

该第2基板T2为一绝缘基板，供所述导通孔穿过。

该第3基板T3设有彼此分离的一第5导电图案705、一第6导电图案706、一第7导电图案707、一第8导电图案708与一第9导电图案709，该第7至该第9导电图案707～709分别位于该第1基板T1的第2至第4导电图案702～704的下方，该第5导电图案705与该第6导电图案706位在相对于该第7至该第9导电图案707～709的另侧。该第7导电图案707的一端连接该第2导电图案702的一端，该第8导电图案708的一端连接该第3导电图案703的一端，该第9导电图案709的一端连接该第4导电图案704的一端。

该第4基板T4为一绝缘基板，供所述导通孔穿过。

该第5基板T5设有一第10导电图案710，其位于该第1基板T1的第1导电图案701下方，该第10导电图案710的一第一端连接该第1导电图案701的另一端，该第10导电图案710的一第二端连接该第3基板T3的第9导电图案709的另一端。

该第6基板T6为一绝缘基板，供所述导通孔穿过。

该第7基板T7设有一第11导电图案711，其位于该第1基板T1的第1导电图案701下方，该第11导电图案711的一端延伸到该第7基板T7的边缘以连接该输入电极51’。

该第8基板T8设有一第12导电图案712，其位于对应该第3基板T3的第7至第9导电图案707～709的一侧。

该第9基板T9设有分离设置的一第13导电图案713与一第14导电图案714，其分别位于该第8基板T8的第12导电图案712的下方。第13导电图案713的一端延伸到该第9基板T9的边缘以连接该第一输出电极52’，且该第13导电图案713连接该第3基板T3的第7导电图案707的另一端，而该第14导电图案714的一端连接该第5基板T5的第10导电图案710的该第二端。

该第10基板T10设有分离设置的一第15导电图案715、一第16导电图案716与一第17导电图案717，该第15导电图案715位于该第7基板T7的第11导电图案711的下方，且该第15导电图案715的一端连接该第11导电图案711的另一端，该第16导电图案716位于该第3基板T3的第6导电图案706的下方并连接该第6导电图案706的一端，该第17导电图案717位于该第8基板T8的第12导电图案712的下方并连接该第3基板T3的第8导电图案708的另一端。

该第11基板T11设有分离设置的一第18导电图案718、一第19导电图案719、一第20导电图案720、一第21导电图案721与一第22导电图案722，该第18导电图案718与该第19导电图案719分别位于该第10基板T10的第16导电图案716与第15导电图案715的下方，该第20至该第22导电图案720～722并列排列于相对该第18导电图案718与该第19导电图案719的另一侧。该第18导电图案718连接该第3基板T3的第5导电图案705的一端，该第19导电图案719连接该第10基板T10的第16导电图案716，该第20导电图案720连接该第9基板T9的第13导电图案713，该第21导电图案721连接该第10基板T10的第17导电图案717，该第22导电图案722连接该第9基板T9的第14导电图案714的另一端。

该第12基板T12设有一第23导电图案723，其分布区域涵盖该第11基板T11的第18至第22导电图案718～722，且该第23导电图案723具有三端分别延伸到该第12基板T12的边缘以分别连接该第一接地电极54’、第二接地电极55’与第三接地电极56’，该第23导电图案723分别连接该第1基板T1的第2至第4导电图案702～704的另一端、第3基板T3的第6导电图案706的另一端与第5导电图案705的另一端。

据前述第二实施例的积层结构，请配合参考图12与图14，该第1导电图案701与该第10导电图案710构成该隔离电感器Lin；该第4导电图案704与该第9导电图案709构成连接该隔离电感器Lin的该第二耦合线42；该第3导电图案703与该第8导电图案708构成连接在该两第二耦合电容器Cc2的串接节点的该第二耦合线42；该第2导电图案702与该第7导电图案707构成连接该低频输出端TX1的第二耦合线42；该第17导电图案717与该第22导电图案722彼此耦合构成连接该隔离电感器Lin的该第二耦合电容器Cc2，其电容值依据该第17导电图案717与该第22导电图案722的面积而定；该第17导电图案717与该第20导电图案720彼此耦合构成连接该低频输出端TX1的该第二耦合电容器Cc2，其电容值依据该第17导电图案717与该第20导电图案720的面积而定；是以，该些第二耦合电容器Cc2的电容值可彼此不同；该第12导电图案712、该第13导电图案713与该第14导电图案714彼此耦合构成该第三耦合电容器Cc3；该第20导电图案720、该第21导电图案721与该第22导电图案722分别与该第23导电图案723耦合而分别构成连接该低频输出端TX1的第四接地电容器Cg4、连接在该两第二耦合电容器Cc2的串接节点的第四接地电容器Cg4与连接该隔离电感器Lin的第四接地电容器Cg4，该些第四接地电容器Cg4的电容值依据其对应的导电图案的面积不同而不同。该第15导电图案715与该第19导电图案719彼此耦合构成该隔离电容器Cin；该第6导电图案706及其导通孔构成连接该隔离电容器Cin的该第三耦合线43；该第5导电图案705及其导通孔构成连接该高频输出端TX2的该第三耦合线43；该第19导电图案719与该第23导电图案723彼此耦合构成连接该隔离电容器Cin的该第五接地电容器Cg5，其电容值依据该第19导电图案719与该第23导电图案723的面积而定；该第18导电图案718与该第23导电图案723彼此耦合构成连接该高频输出端TX2的该第五接地电容器Cg5，其电容值依据该第18导电图案718与该第23导电图案723的面积而定；是以，该些第五接地电容器Cg5的电容值可彼此不同；该第18导电图案718与该第16导电图案716彼此耦合构成该第四接地电容器Cg4。

请参考图15A，本实用新型第二实施例的该低频滤波单元10的介入损耗(insertion loss)特性曲线图，主要操作在2.4GHz的频带，图15B为该高频滤波单元20的介入损耗特性曲线图，主要操作在5GHz的频带。图15C为该低频输出端TX1与该高频输出端TX2相对于彼此的隔离度特性曲线图，其显示在低频(约2.5GHz)或高频(约5GHz)的操作频率高具有良好的隔离效果(皆低于-30dB)，使该低频输出端TX1与该高频输出端TX2彼此的影响程度甚低。图15D为反射损耗(return loss)的特性曲线图，本实用新型第二实施例在低频带(约2.4GHz)接近-40dB，而在高频带(约5GHz)接近-20dB左右。

当然，本实用新型还可有其它多种实施例，在不背离本实用新型精神及其实质的情况下，熟悉本领域的技术人员当可根据本实用新型作出各种相应的改变和变形，但这些相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。

Claims (6)

1.一种具高隔离度低损耗微型双工器，其特征在于，是以多层基板堆叠形成一积层本体，该具高隔离度低损耗微型双工器包含：

一信号输入端；

一低频输出端；

一高频输出端；

一隔离电感器，其一端连接该信号输入端；

一低频滤波单元，串接于该隔离电感器的另一端与该低频输出端之间；

一隔离电容器，其一端连接该信号输入端；以及

一高频滤波单元，串接于该隔离电容器的另一端与该高频输出端之间。

2.如权利要求1所述的具高隔离度低损耗微型双工器，其特征在于，该低频滤波单元选自一第一低通电路、一第二低通电路、一第一带通电路与一第二带通电路当中之一；

该第一低通电路包含有一第一电感器、一第一电容器与两第一接地电容器，该第一电感器串接于该隔离电感器与该低频输出端之间，该第一电容器并联于该第一电感器，该两第一接地电容器分别连接于该第一电感器的两端与接地之间；

该第二低通电路包含有多个第二电感器、多个第二电容器与多个第二接地电容器，该些第二电感器串接于该隔离电感器与该低频输出端之间，该些第二电容器分别并联于该些第二电感器，该些第二接地电容器分别连接于该些第二电感器的两端与接地之间；

该第一带通电路包含有一第一耦合电容器、两第一耦合线与两第三接地电容器，该第一耦合电容器串接于该隔离电感器与该低频输出端之间，该两第一耦合线分别连接于该第一耦合电容器的两端与接地之间，该两第三接地电容器分别连接于该第一耦合电容器的两端与接地之间；

该第二带通电路包含有多个第二耦合电容器、一第三耦合电容器、多个第二耦合线与多个第四接地电容器，该些第二耦合电容器串接于该隔离电感器与该低频输出端之间，该第三耦合电容器连接于该隔离电感器与该低频输出端之间，该些第二耦合线分别连接于该些第二耦合电容器的一端部与接地之间以及该些第二耦合电容器的串接节点与接地之间，该些第四接地电容器分别连接于该些第二耦合电容器的一端部与接地之间以及该些第二耦合电容器的串接节点与接地之间；

该高频滤波单元选自一第三带通电路与一第四带通电路当中之一；

该第三带通电路包含有一第四耦合电容器、两第三耦合线与两第五接地电容器，该第四耦合电容器串接于该隔离电容器与该高频输出端之间，该两第三耦合线分别连接于该第四耦合电容器的两端与接地之间，该两第五接地电容器分别连接于该第四耦合电容器的两端与接地之间；

该第四带通电路包含有多个第五耦合电容器、一第六耦合电容器、多个第四耦合线与多个第六接地电容器，该些第五耦合电容器串接于该隔离电容器与该高频输出端之间，该第六耦合电容器连接于该隔离电容器与该高频输出端之间，该些第四耦合线分别连接于该些第五耦合电容器的一端部与接地之间以及该些第五耦合电容器的串接节点与接地之间，该些第六接地电容器分别连接于该些第五耦合电容器的一端部与接地之间以及该些第五耦合电容器的串接节点与接地之间。

3.如权利要求2所述的具高隔离度低损耗微型双工器，其特征在于，该低频滤波单元为该第一低通电路，该高频滤波单元为该第四带通电路。

4.如权利要求3所述的具高隔离度低损耗微型双工器，其特征在于，该积层本体的两相对侧设有一输入电极、一第一输出电极、一第二输出电极、一第一接地电极、一第二接地电极与一第三接地电极；该输入电极对应于该信号输入端，该第一输出电极对应于该低频输出端，该第二输出电极对应于该高频输出端，该第一接地电极、该第二接地电极与该第三接地电极对应于所述接地；

该积层本体由上而下依序包含有：

一第1基板，设有一第1导电图案，该第1导电图案的一端延伸到该第1基板的边缘以电性连接该输入电极；

一第2基板，设有彼此分离的一第2导电图案、一第3导电图案、一第4导电图案与一第5导电图案，该第2导电图案位于该第1基板的该第1导电图案的下方，且该第2导电图案的一端连接该第1导电图案的另一端；该第3导电图案、该第4导电图案与该第5导电图案为长形图案，其位在相对于该第2导电图案的另侧并彼此平行；

一第3基板，设有彼此分离的一第6导电图案、一第7导电图案、一第8导电图案与一第9导电图案，该第6导电图案位于该第2基板的该第2导电图案下方，且该第6导电图案的一端连接该第2导电图案的另一端；该第7导电图案、该第8导电图案与该第9导电图案分别为长形图案，该第7导电图案位于该第3导电图案下方且其两端分别连接该第3导电图案的两端，该第8导电图案位于该第4导电图案下方且其两端分别连接该第4导电图案的两端，该第9导电图案位于该第5导电图案下方且其两端分别连接该第5导电图案的两端；

一第4基板；

一第5基板，设有一第10导电图案，该第10导电图案位于该第3基板的该第6导电图案的下方，且该第10导电图案的一端连接该第6导电图案的另一端，其中，该第1导电图案、该第2导电图案、该第6导电图案与该第10导电图案形成沿着一心轴卷绕的构造；

一第6基板，设有一第11导电图案，其一端延伸到该第6基板的边缘以电性连接该第一输出电极，该第11导电图案位于该第10导电图案的下方；

一第7基板，设有一第12导电图案，其位于该第6基板的该第11导电图案的下方，该第12导电图案的一端连接该第11导电图案的另一端；

一第8基板，设有一第13导电图案，其位于该第7基板的该第12导电图案的下方，该第13导电图案的一第一端连接该第5基板的该第10导电图案的另一端，该第13导电图案的一第二端连接该第7基板的该第12导电图案的另一端，该第11导电图案、该第12导电图案与该第13导电图案形成沿着另一心轴卷绕的构造；

一第9基板；

一第10基板，设有一第14导电图案，其位于该第3基板的该第7导电图案、该第8导电图案与该第9导电图案的下方并分别连接该第7导电图案、该第8导电图案与该第9导电图案的一端，且该第14导电图案的一端延伸到该第10基板的边缘以电性连接该第一接地电极；

一第11基板，设有一第15导电图案，其分布在对应于该第10基板的该第14导电图案的一侧，且该第15导电图案连接该第3基板的该第8导电图案的另一端；

一第12基板，设有彼此分离的一第16导电图案与一第17导电图案，该第16导电图案与该第17导电图案分别位于该第11基板的该第15导电图案下方，即该第15导电图案分布区域涵盖该第16导电图案与该第17导电图案，该第16导电图案的一端连接该第3基板的该第7导电图案的另一端，该第17导电图案连接该第3基板的该第9导电图案的另一端；

一第13基板，设有彼此相对设置的一第18导电图案与一第19导电图案，该第19导电图案位于该第12基板的该第16导电图案与第17导电图案的下方，该第18导电图案的一端延伸到该第13基板的边缘而连接该第一输出电极；

一第14基板，设有彼此分离的一第20导电图案、一第21导电图案、一第22导电图案与一第23导电图案，该第20导电图案位于该第13基板的该第18导电图案下方且连接该第8基板的该第13导电图案的第一端，该第21导电图案、该第22导电图案与该第23导电图案位于该第13基板的该第19导电图案下方，其中该第21导电图案连接该第12基板的该第16导电图案的另一端，该第22导电图案连接该第11基板的该第15导电图案，该第23导电图案连接该第12基板的该第17导电图案，且该第17导电图案的一端延伸到该第14基板的边缘以连接该第二输出电极；

一第15基板，设有彼此分离的一第24导电图案、一第25导电图案与一第26导电图案，该第24导电图案位于该第14基板的该第20导电图案的下方并延伸到该第15基板的边缘以连接该第二接地电极，该第25导电图案位于该第14基板的该第21导电图案下方并延伸到该第15基板边缘以连接该输入电极，该第26导电图案分布于该第14基板的该第21导电图案、该第22导电图案与该第23导电图案下方，且该第26导电图案的相对两端分别延伸到该第15基板的相对两侧边缘以分别连接该第一接地电极与该第三接地电极；

该第1导电图案、该第2导电图案、该第6导电图案与该第10导电图案构成该隔离电感器；该第11导电图案、该第12导电图案与该第13导电图案构成该第一电感器；该第20导电图案与该第18导电图案彼此耦合而构成该第一电容器；该第20导电图案与该第24导电图案彼此耦合而构成连接该隔离电感器的该第一接地电容器；该第18导电图案与该第24导电图案彼此耦合而构成连接该低频输出端的该第一接地电容器；该第25导电图案与该第21导电图案彼此耦合而构成该隔离电容器；该第15导电图案与该第16导电图案彼此耦合而构成连接该隔离电容器的该第五耦合电容器；该第15导电图案与该第17导电图案彼此耦合而构成连接该高频输出端的该第五耦合电容器；该第23导电图案、该第19导电图案与该第21导电图案彼此耦合而构成该第六耦合电容器；该第3导电图案与该第7导电图案构成连接该隔离电容器的该第四耦合线；该第5导电图案与该第9导电图案构成连接该高频输出端的该第四耦合线；该第4导电图案与该第8导电图案构成连接在该两第五耦合电容器的串接节点的该第四耦合线；该第21导电图案与该第26导电图案彼此耦合而构成连接该隔离电容器的该第六接地电容器；该第23导电图案与该第26导电图案彼此耦合而构成连接该高频输出端的该第六接地电容器；该第22导电图案与该第26导电图案彼此耦合而构成连接在该两第五耦合电容器的串接节点的该第六接地电容器。

5.如权利要求2所述的具高隔离度低损耗微型双工器，其特征在于，该低频滤波单元为该第二带通电路，该高频滤波单元为该第三带通电路。

6.如权利要求5所述的具高隔离度低损耗微型双工器，其特征在于，该积层本体的两相对侧设有一输入电极、一第一输出电极、一第二输出电极、一第一接地电极、一第二接地电极与一第三接地电极；该输入电极对应于该信号输入端，该第一输出电极对应于该低频输出端，该第二输出电极对应于该高频输出端，该第一接地电极、该第二接地电极与该第三接地电极对应于所述接地；

该积层本体由上而下依序包含有：

一第1基板、设有彼此分离的一第1导电图案、一第2导电图案、一第3导电图案与一第4导电图案，该第1导电图案的一端延伸到该第1基板的边缘以连接该输入电极，该第2导电图案、该第3导电图案与该第4导电图案并排排列于该第1导电图案的一侧；

一第2基板；

一第3基板、设有彼此分离的一第5导电图案、一第6导电图案、一第7导电图案、一第8导电图案与一第9导电图案，该第7导电图案、该第8导电图案与该第9导电图案分别位于该第1基板的该第2导电图案、该第3导电图案与该第4导电图案的下方，该第5导电图案与该第6导电图案位在相对于该第7导电图案、该第8导电图案与该第9导电图案的另侧，该第7导电图案的一端连接该第2导电图案的一端，该第8导电图案的一端连接该第3导电图案的一端，该第9导电图案的一端连接该第4导电图案的一端；

一第4基板；

一第5基板，设有一第10导电图案，其位于该第1基板的该第1导电图案下方，该第10导电图案的一第一端连接该第1导电图案的另一端，该第10导电图案的一第二端连接该第3基板的该第9导电图案的另一端；

一第6基板；

一第7基板，设有一第11导电图案，其位于该第1基板的该第1导电图案下方，该第11导电图案的一端延伸到该第7基板的边缘以连接该输入电极；

一第8基板，设有一第12导电图案，其位于对应该第3基板的该第7导电图案、该第8导电图案与该第9导电图案的一侧；

一第9基板，设有分离设置的一第13导电图案与一第14导电图案，其分别位于该第8基板的该第12导电图案的下方，该第13导电图案的一端延伸到该第9基板的边缘以连接该第一输出电极，且该第13导电图案连接该第3基板的第7导电图案的另一端，而该第14导电图案的一端连接该第5基板的该第10导电图案的该第二端；

一第10基板，设有分离设置的一第15导电图案、一第16导电图案与一第17导电图案，该第15导电图案位于该第7基板的该第11导电图案的下方，且该第15导电图案的一端连接该第11导电图案的另一端，该第16导电图案位于该第3基板的该第6导电图案的下方并连接该第6导电图案的一端，该第17导电图案位于该第8基板的该第12导电图案的下方并连接该第3基板的该第8导电图案的另一端；

一第11基板，设有分离设置的一第18导电图案、一第19导电图案、一第20导电图案、一第21导电图案与一第22导电图案，该第18导电图案与该第19导电图案分别位于该第10基板的该第16导电图案与第该15导电图案的下方，该第20导电图案、该第21导电图案与该第22导电图案并列排列于相对该第18导电图案与该第19导电图案的另一侧；该第18导电图案连接该第3基板的该第5导电图案的一端，该第19导电图案连接该第10基板的该第16导电图案，该第20导电图案连接该第9基板的该第13导电图案，该第21导电图案连接该第10基板的该第17导电图案，该第22导电图案连接该第9基板的该第14导电图案的另一端；

一第12基板，设有一第23导电图案，其分布区域涵盖该第11基板的该第18导电图案、该第19导电图案、该第20导电图案、该第21导电图案与该第22导电图案，且该第23导电图案具有三端分别延伸到该第12基板的边缘以分别连接该第一接地电极、该第二接地电极与该第三接地电极，该第23导电图案分别连接该第1基板的该第2导电图案、该第3导电图案与该第4导电图案的另一端、该第3基板的该第6导电图案的另一端与该第5导电图案的另一端；

该第1导电图案与该第10导电图案构成该隔离电感器；该第4导电图案与该第9导电图案构成连接该隔离电感器的该第二耦合线；该第3导电图案与该第8导电图案构成连接在该两第二耦合电容器的串接节点的该第二耦合线；该第2导电图案与该第7导电图案构成连接该低频输出端的该第二耦合线；该第17导电图案与该第22导电图案彼此耦合构成连接该隔离电感器的该第二耦合电容器；该第17导电图案与该第20导电图案彼此耦合构成连接该低频输出端的该第二耦合电容器；该第12导电图案、该第13导电图案与该第14导电图案彼此耦合构成该第三耦合电容器；该第20导电图案、该第21导电图案与该第22导电图案分别与该第23导电图案耦合而分别构成连接该低频输出端的该第四接地电容器、连接在该两第二耦合电容器的串接节点的该第四接地电容器与连接该隔离电感器的该第四接地电容器；该第15导电图案与该第19导电图案彼此耦合构成该隔离电容器；该第6导电图案及其导通孔构成连接该隔离电容器的该第三耦合线；该第5导电图案及其导通孔构成连接该高频输出端的该第三耦合线；该第19导电图案与该第23导电图案彼此耦合构成连接该隔离电容器的该第五接地电容器；该第18导电图案与该第23导电图案彼此耦合构成连接该高频输出端的该第五接地电容器；该第18导电图案与该第16导电图案彼此耦合构成该第四接地电容器。