TWI515953B - 方向性耦合器 - Google Patents

Description

方向性耦合器

本發明關於一種方向性耦合器，尤其是用於以高頻信號來進行通信之無線通信設備等方向性耦合器。

作為習知之方向性耦合器，例如，已知有專利文獻1所記載之方向性耦合器。該方向性耦合器係構成為由形成有線圈狀導體與接地導體之複數個電介質層所積層。設置有兩根線圈狀導體。一根線圈狀導體係構成主線路，另一根線圈狀導體係構成副線路。主線路與副線路彼此進行電磁耦合。又，接地導體從積層方向挾住線圈狀導體。對接地導體施加接地電位。於如上所述之方向性耦合器中，若於信號輸入主線路，則從副線路輸出具有與該信號成正比之功率之信號。

然而，在專利文獻1所記載之方向性耦合器中，存在主線路與副線路之間之耦合度隨著輸入主線路之信號之頻率之升高而升高(即，耦合信號之振幅特性不平坦)之問題。因此，即便以相同功率之信號輸入主線路，信號之頻率亦產生變動，則從副線路輸出之信號之功率也會產生變動。藉此，在與副線路連接之IC中，必須具有根據信號之頻率來校正信號之功率之功能。

[先前技術文獻]

[專利文獻]

專利文獻1：日本特開平8-237012號公報

因此，本發明之目的在於，使於方向性耦合器之耦合信號之振幅特性接近平坦。本發明之一形態之方向性耦合器，係於既定之頻帶所使用，其特徵在於，具備：第1端子至第4端子；主線路，連接於上述第1端子與上述第2端子之間；第1副線路，與上述第3端子連接且與上述主線路電磁耦合；第2副線路，與上述第4端子連接且與上述主線路電磁耦合；以及相位轉換部，係連接於上述第1副線路與上述第2副線路之間，使通過信號產生相位偏移。

根據本發明，可能使於方向性耦合器中之耦合信號之振幅特性接近平坦。

以下，對本發明之實施形態之方向性耦合器進行說明。

(實施形態1)

以下，參照附圖，對實施形態1之方向性耦合器進行說明。圖1係實施形態1至實施形態3之方向性耦合器10a~10c之等效電路圖。

對方向性耦合器10a之電路製程進行說明。方向性耦合器10a用於既定之頻帶。例如將具有824MHz~915MHz(GSM800/900)之頻帶之信號以及具有1710MHz~1910MHz(GSM1800/1900)之頻帶之信號輸入方向性耦合器 10a之情形時，所謂既定之頻率係指824MHz~1910MHz。

作為電路製程，方向性耦合器10a具備外部電極(端子)14a~14f(圖1中未圖示外部電極14e)、主線路M、副線路S1、S2、以及低通濾波器LPF1。主線路M連接於外部電極14a、14b之間。副線路S1與外部電極14c連接並與主線路M電磁耦合。副線路S2連與外部電極14d連接並與主線路M電磁耦合。副線路S1之線路長度與副線路S2之線路長度相同。

又，低通濾波器LPF1連接於副線路S1與副線路S2之間，對通過信號產生相位偏移之相位轉換部，上述相位偏移具有在既定之頻帶隨著頻率之升高而在0度以上180度以下之範圍單調遞增之絕對值。低通濾波器LPF1之截止頻率未在既定之頻帶內。在本實施形態中，低通濾波器LPF1之截止頻率係自既定頻率相差例如為1GHz以上。低通濾波器LPF1包含線圈L1與電容器C1、C2。

線圈L1係串聯於副線路S1、S2之間，不與主線路M進行電磁耦合。電容器C1與線圈L1之一端連接。具體而言，電容器C1連接於線圈L1與副線路S1之連接部、與外部電極14f之間。電容器C2與線圈L1之另一端連接。具體而言，電容器C2連接於線圈L1與副線路S2之連接部、與外部電極14f之間。

在如上所述之方向性耦合器10a中，將外部電極14a用作為輸入埠，將外部電極14b用作為輸出埠。又，將外部電極14c用作為耦合埠，將外部電極14d用作為以50 Ω 終端化之終端埠。又，將外部電極14f用作為進行接地之接地埠。而且，若對外部電極14a輸入信號，則該信號從外部電極14b輸出。進而，由於主線路M與副線路S進行電磁耦合，因此，從外部電極14c輸出具有從外部電極14b輸出之信號成正比之功率之信號。

根據具有如上所述之電路製程之方向性耦合器10a，如以下所說明，能使耦合信號之振幅特性接近平坦。圖2(a)係顯示不具有低通濾波器LPF1之現有之方向性耦合器之耦合信號之振幅特性之曲線。圖2(b)係顯示方向性耦合器10a之耦合信號之振幅特性之曲線。圖2係顯示模擬結果。此外，所謂耦合信號之振幅特性，係指輸入外部電極14a(輸入埠)之信號與從外部電極14c(耦合埠)輸出之信號之間之功率之比(即衰減量)以及頻率之關係。在圖2中，縱軸顯示衰減量，橫軸顯示頻率。

在現有之方向性耦合器中，主線路與副線路之間之耦合度係隨著信號之頻率之升高而升高。藉此，如圖2(a)所示，在現有之方向性耦合器之耦合信號之振幅特性中，隨著頻率之升高，輸出至耦合埠之功率與從輸入埠所輸入之功率之比會增加。

因此，在方向性耦合器10a中，在副線路S1與副線路S2之間設置有低通濾波器LPF1。由於使用線圈、電容器或傳輸線路來構成低通濾波器LPF1，因此，上述低通濾波器LPF1中對通過低通濾波器LPF1之信號(通過信號)產生相位偏移，上述相位偏移具有在既定之頻帶隨著頻率之升高而 在0度以上180度以下之範圍單調遞增之絕對值。藉此，如圖2(b)所示，在方向性耦合器10a中，能使耦合信號之振幅特性接近平坦。

本申請之發明人為進一步明確達到方向性耦合器10a之效果，進行了以下所說明之模擬。圖3(a)係比較例1之方向性耦合器100a之電路圖。圖3(b)係比較例2之方向性耦合器100b之電路圖。此外，在模擬中，未考慮信號通過主線路、副線路S1、S2、以及低通濾波器LPF1時之通過損耗。

在比較例1之方向性耦合器100a中，如圖3(a)所示，副線路S2不與主線路M進行耦合。又，在比較例2之方向性耦合器100b中，如圖3(b)所示，副線路S1不與主線路M進行耦合。

此處，如上所述，副線路S1及S2具有相同之線路長度。因此，在圖1之等效電路圖中，去除低通濾波器LPF1與副線路S2之構成、而以副線路S1與主線路M來構成方向性耦合器之情形、與在圖1之等效電路圖中去除低通濾波器LPF1與副線路S1之構成、而以副線路S2與主線路M來構成方向性耦合器之情形下，各個方向性耦合器之耦合信號具有相同之振幅特性。

在以上之方向性耦合器100a、100b中，從外部電極114c輸出之耦合信號之振幅特性與相位特性進行了調查。圖4(a)係顯示方向性耦合器100a、100b之耦合信號之振幅特性之曲線。在圖4(a)中，縱軸顯示衰減量，橫軸顯示頻率。圖 4(b)係顯示方向性耦合器100a、100b之耦合信號之相位特性之曲線。在圖4(b)中，縱軸顯示相位，橫軸顯示頻率。

如圖4(a)所示，僅於副線路S1、S2中之任意一個與主線路M進行耦合之情形下，方向性耦合器100a、100b之耦合信號之振幅特性之衰減量在頻率0.5GHz~3.0GHz之範圍內變化-1.5dB左右，無法使其平坦化。又，如圖4(a)所示，方向性耦合器100a之耦合信號之振幅特性及方向性耦合器100b之耦合信號之振幅特性大致為一致。即，可知，僅使副線路S1、S2中之任意一方與主線路M進行耦合，無法使耦合信號之振幅特性平坦化。因此，如下所說明，使副線路S1、S2之兩方與主線路M進行耦合，並在副線路S1、S2之間設置低通濾波器LPF1，能使方向性耦合器10a之耦合信號之振幅特性平坦化。

此處，在方向性耦合器100a中，由於從外部電極114c輸出之耦合信號係使副線路S1與主線路M進行耦合而產生之信號，因此，不會通過低通濾波器LPF1。另一方面，在方向性耦合器100b中，由於從外部電極114c輸出之耦合信號主要係使副線路S2與主線路M進行耦合而產生之信號，因此，會通過低通濾波器LPF1。又，在方向性耦合器10a中，將副線路S1、S2之兩方所產生之耦合信號進行合成，並從外部電極14c輸出。即，可以將從方向性耦合器10a之外部電極14c輸出之耦合信號看成係從方向性耦合器100a之外部電極114c輸出之耦合信號與從方向性耦合器100b之外部電極114c輸出之耦合信號經合成而產生之信 號。

因此，參照圖4(b)，在方向性耦合器100a中，從外部電極114c輸出之耦合信號之相位特性大致為90度而保持一定，相對於此，在方向性耦合器100b中，從外部電極114c輸出之信號之相位從60度變至-90度。在方向性耦合器100a中，從外部電極114c輸出之信號幾乎不會通過低通濾波器LPF1。另一方面，在方向性耦合器100b中，從外部電極114c輸出之信號會通過低通濾波器LPF1。藉此，藉由從方向性耦合器100a之外部電極114c輸出之耦合信號與從方向性耦合器100b之外部電極114c輸出之耦合信號之間之相位差，係藉由低通濾波器LPF1產生。更詳細而言，由於從方向性耦合器100b之外部電極114c輸出之耦合信號會通過LPF1，因此，與方向性耦合器100a之耦合特性相比，會產生相位差。而且，根據圖4(b)，方向性耦合器100a之耦合信號與方向性耦合器100b之耦合信號之相位之差會隨著頻率之增加而從大致30度單調遞增至180度。

如前所述，可從方向性耦合器10a之外部電極14c輸出之信號看成係由從方向性耦合器100a之外部電極114c輸出之信號與從方向性耦合器100b之外部電極114c輸出之信號經合成而產生之信號。即，將各頻率中方向性耦合器100a之耦合信號之振幅特性與方向性耦合器100b之耦合信號之振幅特性根據兩個耦合信號之相位差來進行合成，以獲得方向性耦合器10a之耦合信號之振幅特性。

此處，如圖4(b)所示，方向性耦合器100a之耦合信號 之振幅特性與方向性耦合器100b之耦合信號之相位特性隨著頻率而具有既定之相位差，因此，能使方向性耦合器10a之耦合信號之振幅特性變得平坦化。

根據具有如上所述之電路製程之方向性耦合器10a，如以下所說明，能提高隔離特性而不增大元器件之尺寸。即，能增大隔離特性之衰減量。所謂隔離特性，係指從外部電極14b(輸出埠)輸出之信號與從外部電極14c(耦合埠)輸出之信號之間之功率之比(即，衰減量)及頻率之關係。

本申請之發明人為明確方向性耦合器10a之隔離特性較為優異的事實，進行了以下所說明之模擬。圖5(a)係比較例3之方向性耦合器100c之電路圖。圖5(b)係比較例4之方向性耦合器100d之電路圖。

在圖5(a)之方向性耦合器100c中，主線路M與副線路S進行電磁耦合。而且，在副線路S之兩端連接有低通濾波器LPF10、LPF11。又，在圖5(b)之方向性耦合器100d中，在方向性耦合器100c中，在外部電極114e、114f與接地之間，插入有終端電阻器R1、R2。

對以上之方向性耦合器10a、100c、100d之隔離特性進行了調查。圖6係顯示方向性耦合器10a之隔離特性之曲線。圖7(a)係顯示方向性耦合器100c之隔離特性之曲線。圖7(b)係顯示方向性耦合器100d之隔離特性之曲線。在圖6與圖7中，縱軸顯示衰減量，橫軸顯示頻率。

在方向性耦合器100c中，由於設置有低通濾波器LPF10、LPF11，因此，在副線路S與外部電極114c以及副 線路S與外部電極114d之間，阻抗匹配被破壞。因此，在副線路S中，本來要輸出至外部電極114d之信號被低通濾波器LPF11所反射，從而從外部電極114c輸出。因此，如圖7(a)所示，例如在具有既定頻帶1710MHz~1910MHz(GSM1800/1900)之信號中，方向性耦合器100c之隔離特性之衰減量為-30dB左右。

因此，在方向性耦合器100d中，設置有終端電阻器R1、R2。藉此，副線路S與低通濾波器LPF10、LPF11之間，能阻止無用之信號反射。因此，如圖7(b)所示，在具有既定頻帶1710MHz~1910MHz(GSM1800/1900)之信號中，方向性耦合器100d之隔離特性之衰減量提高至-60dB左右。

然而，在方向性耦合器100d中，需要終端電阻器R1、R2。因此，需要方向性耦合器100d或構裝有該方向性耦合器之基板上準備用於設置終端電阻器R1、R2之空間。

相對於此，在方向性耦合器10a中，將副線路分割成副線路S1與副線路S2之兩個，在其間設置有低通濾波器LPF1。藉由該結構，使副線路S1之耦合信號與副線路S2之耦合信號之間具有相位差。因此，在方向性耦合器10a中，信號不會在低通濾波器之間產生反射。其結果係，如圖6所示，在方向性耦合器10a中，即使不設置終端電阻器R1、R2，但在具有既定頻帶1710MHz~1910MHz(GSM1800/1900)之信號中，方向性耦合器10a之隔離特性之衰減量會提高至-60dB左右。

其次，參照附圖，對方向性耦合器10a之具體結構進行說明。圖8係實施形態1至實施形態4之方向性耦合器10a~10d之外觀立體圖。圖9係實施形態1之方向性耦合器10a之積層體12a之分解立體圖。以下，將積層方向定義為z軸方向，將從z軸方向進行俯視時之方向性耦合器10a之長邊方向定義為x軸方向，將從z軸方向進行俯視時之方向性耦合器10a之短邊方向定義為y軸方向。此外，x軸、y軸、以及z軸彼此正交。

如圖8及圖9所示，方向性耦合器10a具備積層體12a、外部電極14(14a~14f)、主線路M、副線路S1、S2、低通濾波器LPF1、屏蔽導體層34a、34b、以及導通孔導體v2~v5、v7~v10。如圖8所示，積層體12a呈長方體狀，如圖9所示，絕緣體層16(16a~16j)以依順序從z軸方向之正方向側向負方向側依次排列來進行積層之方式構成。在將方向性耦合器10a安裝于電路基板時，積層體12a之z軸方向之負方向側之面係與電路基板相對之構裝面。絕緣體層16係電介質陶瓷，呈長方形。

外部電極14a、14e、14b係以使在積層體12a之y軸方向之負方向側之側面上，從x軸方向之負方向側向正方向側依次排列之方式設置。外部電極14c、14f、14d係以使在積層體12a之y軸方向之正方向側之側面上，從x軸方向之負方向側向正方向側依次排列之方式設置。

如圖9所示，主電路M由線路部18構成。線路部18係設置於絕緣體層16i上之形之線狀之導體層。主線路M 之一端外部電極14a連接，主線路M之另一端與外部電極14b連接。藉此，主線路M連接於外部電極14a、14b之間。

如圖9所示，副線路S1由線路部20構成，係設置於絕緣體層16h上之S形之線狀之導體層。在從z軸方向之正方向側進行俯視時，副線路S1之至少一部分與主線路M重疊。即，主線路M與副線路S1挾著絕緣體層16h而對向。藉此，主線路M與副線路S1進行電磁耦合。又，副線路S1之一端與外部電極14c連接。

如圖9所示，副線路S2係藉由線路部22構成，設置於絕緣體層16h上之S形之線狀之導體層。在從z軸方向之正方向側進行俯視時，副線路S2之至少一部分與主線路M重疊。即，主線路M與副線路S2挾著絕緣體層16h而對向。藉此，主線路M與副線路S2進行電磁耦合。又，副線路S2之一端與外部電極14d連接。

低通濾波器LPF1係藉由線圈L1及電容器C1、C2構成。線圈L1係藉由線路部24(24a~24d)及導通孔導體v1、v6構成，以隨著從z軸方向之負方向側向正方向側前進而沿順時針方向旋轉之螺旋形之線圈、與隨著從z軸方向之正方向側向負方向側前進而沿順時針方向旋轉之螺旋形線圈連接之方式構成。此處，在線圈L1中，將順時針方向之上游側之端部稱為上游端，將順時針方向之下游側之端部稱為下游端。

線路部24a、24d分別設置於絕緣體層16d上之線狀之導體層。線路部24b、24c分別設置於絕緣體層16c上之線 狀之導體層。線路部24b之下游端與線路部24c之上游端連接。

導通孔導體v1沿z軸方向貫通絕緣體層16c，將線路部24a之下游端與線路部24b之上游端連接。導通孔導體v6沿z軸方向貫通絕緣體層16c，將線路部24c之下游端與線路部24d之上游端連接。

如上所述，在方向性耦合器10a中，在z軸方向上，副線路S1、S2設置於主線路M與線圈L1之間。藉此，由於主線路M與線圈L1之間之距離增大，因此，能抑制主線路M與線圈L1之間之電磁耦合。

電容器C1由面狀導體層26、30、32構成。將面狀導體層(接地導體)30、32分別設置成覆蓋絕緣體層16e、16g之大部分，使其與外部電極14f連接。面狀導體層(電容器導體)26設置於絕緣體層16f，呈長方形。從z軸方向進行俯視時，面狀導體層26與面狀導體層30、32重疊。藉此，在面狀導體層26與面狀導體層30、32之間產生電容。

電容器C2由面狀導體層28、30、32構成。將面狀導體層(接地導體)30、32分別設置成覆蓋絕緣體層16e、16g之大部分，使其與外部電極14f連接。面狀導體層(電容器導體)28設置於絕緣體層16f，呈長方形。從z軸方向進行俯視時，面狀導體層28與面狀導體層30、32重疊。藉此，在面狀導體層28與面狀導體層30、32之間產生電容。

如上所述，在z軸方向上，電容器C1、C2設置於主線路M與線圈L1之間。更詳細而言，在z軸方向上，將保持 接地電位之面狀導體層30、32設置於主電路M與線圈L1之間。藉此，能抑制主線路M與線圈L1之間之電磁耦合。

導通孔導體v2~v5沿z軸方向貫通絕緣體層16d~16g，並彼此連接而構成一根導通孔導體。導通孔導體v2之z軸方向之正方向側之端部與線路部24a之上游端連接。導通孔導體v3之z軸方向之負方向側之端部與面狀導體層26連接。導通孔導體v4之z軸方向之正方向側之端部與面狀導體層26連接。導通孔導體v5之z軸方向之負方向側之端部與線路部20之另一端連接。

導通孔導體v7~v10沿z軸方向貫通絕緣體層16d~16g，並彼此連接而構成一根導通孔導體。導通孔導體v7之z軸方向之正方向側之端部與線路部24d之下游端連接。導通孔導體v8之z軸方向之負方向側之端部與面狀導體層28連接。導通孔導體v9之z軸方向之正方向側之端部與面狀導體層28連接。導通孔導體v10之z軸方向之負方向側之端部與線路部22之另一端連接。

藉由如上所述構成方向性耦合器10a，使線圈L1連接於副線路S1與副線路S2之間。進而，電容器C1連接在線圈L1與副線路S1之間、與外部電極14f之間。又，電容器C2連接在線圈L1與副線路S2之間、與外部電極14f之間。

設置屏蔽導體層34a，使覆蓋絕緣體層16b大致整面，並與外部電極14e、14f連接。即，屏蔽導體層34a之電位係保持於接地電位。屏蔽導體層34a，係設置在z軸方向中 較主線路M、副線路S1、S2、以及低通濾波器LPF1更靠近z軸方向之正方向側之位置，藉此以抑制噪音進入方向性耦合器10a，並抑制噪音從方向性耦合器10a輻射出來。

設置屏蔽導體層34b，使覆蓋絕緣體層16j大致整面，並與外部電極14e、14f連接。即，屏蔽導體層34b之電位係保持於接地電位。屏蔽導體層34b，係設置在z軸方向中較主線路M、副線路S1、S2、以及低通濾波器LPF1更靠近z軸方向之負方向側之位置(即，構裝面之附近)，以抑制噪音進入方向性耦合器10a，並抑制噪音從方向性耦合器10a輻射出來。

(實施形態2)

以下，參照附圖，對實施形態2之方向性耦合器10b之構成進行說明。圖10係實施形態2之方向性耦合器10b之積層體12b之分解立體圖。

由於方向性耦合器10b之電路製程與方向性耦合器10a相同，因此，省略說明。方向性耦合器10b與方向性耦合器10a之差異點係，如圖10所示，主線路M、副線路S1、S2、電容器C1、C2、以及線圈L1之配置。更詳細而言，在方向性耦合器10a中，如圖9所示，主線路M、副線路S1、S2、電容器C1、C2、以及線圈L1，係以從z軸方向之負方向側向正方向側依次排列之方式配置。另一方面，在方向性耦合器10b中，如圖10所示，主線路M、副線路S1、S2、電容器C1、C2、以及線圈L1係以從z軸方向之正方向側向負方向側依次排列之方式配置。

在如上所述構成之方向性耦合器10b中，亦可達到與方向性耦合器10a相同之作用效果。

(實施形態3)

以下，參照附圖，對實施形態3之方向性耦合器10c之構成進行說明。圖11係實施形態3之方向性耦合器10c之積層體12c之分解立體圖。

由於方向性耦合器10c之電路製程與方向性耦合器10a、10b相同，因此，省略說明。方向性耦合器10c與方向性耦合器10a之差異點係，主線路M、副線路S1、S2、以及低通濾波器LPF1之配置。更詳細而言，在方向性耦合器10c中，如圖11所示，主線路M、副線路S1、S2、以及低通濾波器LPF1以沿x軸方向排列之方式配置。藉此，在方向性耦合器10c中，能達到元件之低背化(low profile)。

(實施形態4)

以下，參照附圖，對實施形態4之方向性耦合器10d之構成進行說明。圖12係實施形態4之方向性耦合器10d之電路圖。

作為電路製程，方向性耦合器10d具備外部電極(端子)14a~14f、主線路M、副線路S1、S2、以及低通濾波器LPF2。主線路M連接於外部電極14a、14b之間。副線路S1與外部電極14c連接，並與主線路M進行電磁耦合。副線路S2與外部電極14d連接，並與主線路M進行電磁耦合。

又，低通濾波器LPF2連接於副線路S1與副線路S2之間，係對通過信號產生相位偏移之相位轉換部，上述相位 偏移具有在既定之頻帶隨著頻率之升高而在0度以上180度以下之範圍單調遞增之絕對值。低通濾波器LPF2包含線圈L2、L3與電容器C1~C3。

線圈L2、L3串聯連接於副線路S1、S2之間，不與主線路M進行電磁耦合。線圈L2與副線路S1連接，線圈L3與副線路S2連接。

電容器C1與線圈L2之一端連接。具體而言，電容器C1連接於線圈L2與副線路S1之連接部、與外部電極14f之間。電容器C2與線圈L3之一端連接。具體而言，電容器C2連接於線圈L3與副線路S2之連接部、與外部電極14f之間。電容器C3連接於線圈L2與線圈L3之連接部、與外部電極14e之間。

在如上所述之方向性耦合器10d中，將外部電極14a用作為輸入埠，將外部電極14b用作為輸出埠。又，將外部電極14c用作為耦合埠，將外部電極14d用作為以50 Ω終端化之終端埠。又，將外部電極14e、14f用作為進行接地之接地埠。而且，若對外部電極14a輸入信號，則該信號從外部電極14b輸出。進而，由於主線路M與副線路S之間進行電磁耦合，因此，從外部電極14c輸出之信號具有與從外部電極14b輸出之信號成正比之功率。

根據具有如上所述之電路製程之方向性耦合器10d，與方向性耦合器10a相同，能使耦合信號之振幅特性接近平坦。

又，根據方向性耦合器10d，由於設置有由複數個線圈 L2、L3及複數個電容器C1~C3所構成之低通濾波器LPF，因此，能進一步使耦合信號之振幅特性平坦化。

其次，參照附圖，對方向性耦合器10d之具體構成進行說明。圖13係實施形態4之方向性耦合器10d之積層體12d之分解立體圖。

如圖8及圖13所示，方向性耦合器10d具備積層體12d、外部電極14(14a~14f)、主線路M、副線路S1、S2、低通濾波器LPF2、屏蔽導體層34a、34b、連接導體層44、以及導通孔導體v2~v5、v7~v10、v13~v16。

在積層體12d中，設置有絕緣體層16k~16p，以取代絕緣體層16c、16d。此外，由於方向性耦合器10d中之絕緣體層16a、16b、16e~16j之構造與方向性耦合器10a中之絕緣體層16a、16b、16e~16j之構造相同，因此，省略說明。

低通濾波器LPF2由線圈L2、L3與電容器C1~C3構成。線圈L2由線路部40(40a~40c)及導通孔導體v11、v12構成，由隨著從z軸方向之負方向側向正方向側前進而沿順時針方向旋轉之螺旋形之線圈構成。此處，在線圈L2中，將順時針方向之上游側之端部稱為上游端，將順時針方向之下游側之端部稱為下游端。

線路部40a係設置於絕緣體層16p上之線狀之導體層。線路部40b係設置於絕緣體層16o上之線狀之導體層。線路部40c係設置於絕緣體層16n上之線狀之導體層。

導通孔導體v11沿z軸方向貫通絕緣體層16o，連接線 路部40a之下游端與線路部40b之上游端。導通孔導體v12沿z軸方向貫通絕緣體層16n，連接線路部40b之下游端與線路部40c之上游端。

線圈L3由線路部42(42a~42c)及導通孔導體v17、v18而構成，隨著從z軸方向之正方向側向負方向側前進而沿順時針方向旋轉之螺旋形之線圈構成。此處，在線圈L3中，將順時針方向之上游側之端部稱為上游端，將順時針方向之下游側之端部稱為下游端。

線路部42a~42c係分別設置於絕緣體層16n~16p上之線狀之導體層。導通孔導體v17沿z軸方向貫通絕緣體層16o，連接線路部42a之下游端與線路部42b之上游端。導通孔導體v18沿z軸方向貫通絕緣體層16o，連接線路部42b之下游端與線路部42c之上游端。

另外，線路部40a之上游端與導通孔導體v2之z軸方向之正方向側之端部連接。同樣，線路部42c之下游端與導通孔導體v7之z軸方向之正方向側之端部連接。

電容器C3由面狀導體層46、48構成。將面狀導體層(接地導體)48設置成覆蓋絕緣體層16l之大部分，並使其與外部電極14e連接。面狀導體層(電容器導體)46設置於絕緣體層16k，呈T形。在從z軸方向進行俯視時，面狀導體層46與面狀導體層48重疊。藉此，在面狀導體層46與面狀導體層48之間產生電容。

連接導體層44係設置於絕緣體層16m上之線狀之導體層，沿x軸方向延伸。導通孔導體v13、16沿z軸方向貫通 絕緣體層16m。導通孔導體v13之z軸方向之負方向側之端部與線路部40c之下游端連接。導通孔導體v13之z軸方向之正方向側之端部與連接導體層44之x軸方向之負方向側之端部連接。導通孔導體v16之z軸方向之負方向側之端部與線路部42a之上游端連接。導通孔導體v16之z軸方向之正方向側之端部與連接導體層44之x軸方向之正方向側之端部連接。

又，導通孔導體v14、v15分別沿z軸方向貫通絕緣體層16k、16l，並通過彼此連接而構成一根導通孔導體。導通孔導體v14之z軸方向之正方向側之端部與面狀導體層46連接。導通孔導體v15之z軸方向之負方向側之端部與連接導體層44連接。

如上所述構成方向性耦合器10d，使線圈L2、L3連接於副線路S1與副線路S2之間。進而，電容器C3連接在線圈L2與線圈L3之間、與外部電極14e之間。

此外，在方向性耦合器10a~10d中，亦可使用高通濾波器HPF或傳輸線路，以取代低通濾波器LPF1、LPF2。

工業上之實用性

如上所述，本發明能用於方向性耦合器，尤其是在能使耦合信號之振幅特性接近平坦這一點上較為優異。

C1~C3‧‧‧電容器

L1~L3‧‧‧線圈

LPF1、LPF2‧‧‧低通濾波器

M‧‧‧主線路

S1、S2‧‧‧副線路

v1~v18‧‧‧導通孔導體

10a~10d‧‧‧方向性耦合器

12a~12d‧‧‧積層體

14a~14f‧‧‧外部電極

16a~16p‧‧‧絕緣體層

18、20、22、24a~24d、40a~40c、42a~42c‧‧‧線路部

26、28、30、32、46、48‧‧‧面狀導體層

34a、34b‧‧‧屏蔽導體層

44‧‧‧連接導體層

圖1係實施形態1至實施形態3之方向性耦合器之等 效電路圖。

圖2(a)係顯示不具有低通濾波器之習知之方向性耦合器之耦合信號之振幅特性之曲線。圖2(b)係顯示方向性耦合器之耦合信號之振幅特性之曲線。

圖3(a)係比較例1之方向性耦合器之電路圖。圖3(b)係比較例2之方向性耦合器之電路圖。

圖4(a)係顯示方向性耦合器之耦合信號之振幅特性之曲線。圖4(b)係顯示方向性耦合器之耦合信號之相位特性之曲線。

圖5(a)係比較例3之方向性耦合器之電路圖。圖5(b)係比較例4之方向性耦合器之電路圖。

圖6係顯示方向性耦合器之隔離特性之曲線。

圖7(a)係顯示方向性耦合器之隔離特性之曲線。圖7(b)係顯示方向性耦合器之隔離特性之曲線。

圖8係實施形態1至實施形態4之方向性耦合器之外觀立體圖。

圖9係實施形態1之方向性耦合器之積層體之分解立體圖。

圖10係實施形態2之方向性耦合器之積層體之分解立體圖。

圖11係實施形態3之方向性耦合器之積層體之分解立體圖。

圖12係實施形態4之方向性耦合器之電路圖。

圖13係實施形態4之方向性耦合器之積層體之分解立 體圖。

10a~10c‧‧‧方向性耦合器

14a~14f‧‧‧外部電極

C1、C2‧‧‧電容器

L1‧‧‧線圈

LPF1‧‧‧低通濾波器

M‧‧‧主線路

S1、S2‧‧‧副線路

Claims (11)

1. 一種方向性耦合器，係在既定之頻帶所使用，其特徵在於，具備：第1端子至第4端子；主線路，連接於上述第1端子與上述第2端子之間；第1副線路與上述第3端子連接且與上述主線路電磁耦合；第2副線路，與上述第4端子連接且與上述主線路電磁耦合；以及低通濾波器，係連接於上述第1副線路與上述第2副線路之間，使通過信號產生相位偏移；上述低通濾波器包含：不與上述主線路電磁耦合之線圈；以及與上述線圈之端部連接之電容器。
2. 如申請專利範圍第1項之方向性耦合器，其中，上述低通濾波器使通過信號產生相位偏移，上述相位偏移具有在上述既定之頻帶隨著頻率之升高而在0度以上180度以下之範圍單調遞增之絕對值。
3. 如申請專利範圍第1或2項之方向性耦合器，其中，上述第1端子係輸入信號之輸入端子；上述第2端子係輸出上述信號之第1輸出端子；上述第3端子係輸出具有與上述信號之功率成正比之功率之信號之第2輸出端子；上述第4端子係終端化之終端端子。
4. 如申請專利範圍第1項之方向性耦合器，其中，上述低通濾波器之截止頻率未於上述方向性耦合器之使用頻帶內。
5. 如申請專利範圍第1或2項之方向性耦合器，其中，上述方向性耦合器進一步具備由複數個絕緣體層經積層而構成之積層體；上述主線路、上述第1副線路、上述第2副線路、以及上述低通濾波器由設置於上述絕緣體層上之導體層構成。
6. 如申請專利範圍第5項之方向性耦合器，其中，上述主線路與上述副線路隔著上述絕緣體層而對向。
7. 如申請專利範圍第5項之方向性耦合器，其中，上述低通濾波器包含：不與上述主線路電磁耦合之線圈；以及與上述線圈之端部連接之電容器；上述副線路在積層方向設置於上述線圈與上述主線路之間。
8. 如申請專利範圍第7項之方向性耦合器，其中，上述電容器在積層方向設置於上述主線路與上述線圈之間。
9. 如申請專利範圍第8項之方向性耦合器，其中，在積層方向於上述主線路與上述線圈之間設置有接地導體。
10. 如申請專利範圍第5項之方向性耦合器，其中， 上述方向性耦合器進一步具備保持接地電位之遮罩層；上述積層體之積層方向之一面為構裝面；上述遮罩層設置於較上述主線路、上述第1副線路、上述第2副線路、以及上述相位轉換部更靠近上述構裝面。
11. 如申請專利範圍第7項之項方向性耦合器，其中，上述主線路與上述低通濾波器排列在與積層方向正交之方向。