TWI614939B - 定向耦合器 - Google Patents
定向耦合器 Download PDFInfo
- Publication number
- TWI614939B TWI614939B TW105121535A TW105121535A TWI614939B TW I614939 B TWI614939 B TW I614939B TW 105121535 A TW105121535 A TW 105121535A TW 105121535 A TW105121535 A TW 105121535A TW I614939 B TWI614939 B TW I614939B
- Authority
- TW
- Taiwan
- Prior art keywords
- inductor
- electrode
- line
- capacitor
- pass filter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
- H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
- H01P1/2039—Galvanic coupling between Input/Output
Landscapes
- Filters And Equalizers (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明係關於一種定向耦合器,更詳細而言,係關於耦合度於寬頻帶內平坦化且不必要之頻帶中的耦合受到抑制之定向耦合器。
於高頻設備中使用有定向耦合器,該定向耦合器將高頻訊號的一部分取出,以測定高頻訊號的特性。一般構造之定向耦合器係平行地配置連接於輸入端子與輸出端子之間的主線路、及連接於耦合端子與末端端子之間的副線路,從副線路中取出流入至主線路之高頻訊號的一部分。
對於定向耦合器,要求耦合度於寬頻帶內平坦化,或抑制不必要之頻帶(例如較用於耦合之頻帶更高頻側之頻帶)中的耦合。
例如,對於專利文獻1(日本特開2013-46305號公報)所揭示之定向耦合器而言,藉由將低通濾波器插入至耦合端子與副線路之間,抑制高頻側的不必要之頻帶中的耦合,使耦合度於寬頻帶內平坦化。
又,對於專利文獻2(日本特開2013-5076號公報)所揭示之定向耦合器而言,將副線路分割為第1副線路與第2副線路,且將低通濾波器插入至第1副線路與第2副線路之間,藉此,抑制高頻側的不必要之頻帶中的耦合,使耦合度於寬頻帶內平坦化。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特開2013-46305號公報
[專利文獻2]日本特開2013-5076號公報
專利文獻1或專利文獻2所揭示之定向耦合器對於高頻側的不必要之頻帶中的耦合之抑制、或寬頻帶內之耦合度之平坦化產生了一定效果。然而,使用定向耦合器之電子設備之製造者、銷售者要求進一步抑制不必要之頻帶中的耦合,或於寬頻帶內使耦合度平坦化。
作為因應如上所述之要求之方法,首先,可考慮使插入至耦合端子與副線路之間的低通濾波器、或插入至第1副線路與第2副線路之間的低通濾波器多段化之方法。作為其他方法,可考慮將專利文獻1所揭示之方法與專利文獻2所揭示之方法加以組合,將低通濾波器插入至耦合端子與副線路之間、及第1副線路與第2副線路之間之方法。
然而,即便使低通濾波器多段化,定向耦合器的尺寸顯著地增大,而未發現期待的對於特性之改善。又,即使單純地將低通濾波器插入至耦合端子與副線路之間、及第1副線路與第2副線路之間,仍會於定向耦合器內產生訊號之不必要之回流,未發現期待的對於特性之改善。
本發明係為了解決上述習知之問題而成之發明,作為其手段,本發明的定向耦合器具備輸入端子、輸出端子、耦合端子、末端端子、接地端子、連接於輸入端子與輸出端子之間的主線路、及連接於耦合端子
與末端端子之間的副線路,設置間隔地配置主線路與副線路,副線路被分割為相互連接之複數條副線路,且至少具備第1副線路與第2副線路,於耦合端子與副線路之間插入有第1低通濾波器,於第1副線路與第2副線路之間插入有第2低通濾波器,接地端子包含相互隔離且至少包括第1接地端子與第2接地端子之複數個接地端子,第1低通濾波器連接於第1接地端子,第2低通濾波器連接於第2接地端子。
本發明的定向耦合器能夠設為如下構成:例如第1低通濾波器至少具備第1電感器、第2電感器、第1電容器、第2電容器及第3電容器,耦合端子與第1電感器的一端連接,第1電感器的另一端與第2電感器的一端連接,第2電感器的另一端與副線路連接,第1電容器與第1電感器並聯地連接,第2電容器與第2電感器並聯地連接,於第1電感器與第2電感器之連接點與第1接地端子之間連接有第3電容器,第2低通濾波器至少具備第3電感器、第4電感器、第4電容器、第5電容器及第6電容器,第1副線路與第3電感器的一端連接,第3電感器的另一端與第4電感器的一端連接,第4電感器的另一端與上述第2副線路連接,於第1副線路與第3電感器之連接點與第2接地端子之間連接有第4電容器,於第3電感器與第4電感器之連接點與第2接地端子之間連接有第5電容器,於第4電感器與第2副線路之連接點與第2接地端子之間連接有第6電容器。於該情形時,能夠藉由第1低通濾波器,在較用於耦合之頻帶更高頻側形成衰減極,使高頻側之衰減提高,且能夠藉由第2低通濾波器,在寬頻帶內實現耦合度之平坦化。
又,本發明的定向耦合器能夠設為於第1低通濾波器中,在
第2電感器與副線路之間插入有一個追加電感器、或相互串聯連接之複數個追加電感器,追加電容器分別與追加電感器並聯地連接,並且於追加電感器為一個之情形時,在第2電感器與追加電感器之連接點與第1接地端子之間插入有追加電容器,於追加電感器為複數個之情形時,在第2電感器與追加電感器之連接點與第1接地端子之間、及追加電感器與追加電感器之連接點與第1接地端子之間,分別插入有追加電容器。於該情形時,能夠增加第1低通濾波器的段數,從而能夠進一步改善定向耦合器的特性。
又,本發明的定向耦合器能夠設為於第2低通濾波器中,在第4電感器與第2副線路之間插入有一個追加電感器、或相互串聯連接之複數個追加電感器,於追加電感器為一個之情形時,在追加電感器與2副線路之連接點與第2接地端子之間插入有追加電容器,於追加電感器為複數個之情形時,在追加電感器與追加電感器之連接點與第2接地端子之間、及追加電感器與第2副線路之連接點與第2接地端子之間,分別插入有追加電容器。於該情形時,能夠增加第2低通濾波器的段數,從而能夠進一步改善定向耦合器的特性。
又,本發明的定向耦合器能夠設為第1低通濾波器的截止頻率與第2低通濾波器的截止頻率不同,第1低通濾波器的截止頻率處於較第2低通濾波器的截止頻率更高頻側。於該情形時,第1低通濾波器的截止頻率與第2低通濾波器的截止頻率不同,藉此,能夠於寬頻帶內實現耦合度之平坦化,同時能夠使較用於耦合之頻帶更高頻側之衰減提高。
又,於本發明的定向耦合器中,亦可於第1低通濾波器與第1接地端子之連接路徑中,進而插入追加電感器。於該情形時,能夠在從用
於耦合之頻帶向高頻側稍大地偏移後之頻率中形成衰減極,從而能夠進一步改善定向耦合器的特性。
上述本發明的定向耦合器能夠構成於積層有複數個絕緣體層之積層體內,且能夠設為於絕緣體層的既定層間形成第1接地電極,於絕緣體層的既定層間形成第2接地電極,於積層體內,第1接地電極與第2接地電極相互隔離,第1低通濾波器連接於第1接地電極,第2低通濾波器連接於第2接地電極,第1接地電極連接於第1接地端子,第2接地電極連接於第2接地端子。於該情形時,第1接地電極與第2接地電極相互隔離,藉此,能夠防止經由接地電極而產生訊號之不必要之回流,從而能夠進一步改善定向耦合器的特性。
當將本發明的定向耦合器構成於積層有複數個絕緣體層之積層體內時,能夠設為於積層體內,第2接地電極分割配置於絕緣體層的2個以上之層間,於積層體內,主線路及副線路從上下分別受到分割至上述2個以上之層間的第2接地電極夾持而配置,於在積層方向上對積層體進行透視之情形時,分割至上述2個以上之層間的第2接地電極與主線路及副線路至少部分地重疊。於該情形時,能夠防止主線路及副線路因來自外部之雜訊訊號而受到影響。
又,當將本發明的定向耦合器構成於積層有複數個絕緣體層之積層體內時,能夠設為於在積層方向上對積層體進行透視之情形時,第1低通濾波器與第1接地電極至少部分地重疊,但第1低通濾波器不與第2接地電極重疊。於該情形時,能夠使成為構成第1低通濾波器之電感器所產生之磁場的障礙之接地電極減少,因此,能夠使較用於耦合之頻帶更高
頻側之衰減提高,從而能夠進一步改善定向耦合器的特性。
根據本發明,能夠獲得如下定向耦合器,該定向耦合器不會產生訊號之不必要之回流,耦合度於寬頻帶內平坦化且不必要之頻帶中的耦合受到抑制。
1‧‧‧積層體
1a~1p‧‧‧絕緣體層
2‧‧‧耦合端子
3‧‧‧末端端子
4‧‧‧第1接地端子
5a、5b、5c‧‧‧第2接地端子
6‧‧‧輸入端子
7‧‧‧輸出端子
8‧‧‧第1接地電極
9a、9b、9c‧‧‧第2接地電極
10a~10g‧‧‧電容器電極
11a~11M‧‧‧貫通電極
12‧‧‧主線路
13a‧‧‧第1副線路
13b‧‧‧第2副線路
15a~15m‧‧‧線路電極
100、200、300‧‧‧定向耦合器
A、B、C、X、Y、Z‧‧‧區域
C1‧‧‧第1電容器
C2‧‧‧第2電容器
C3‧‧‧第3電容器
C4‧‧‧第4電容器
C5‧‧‧第5電容器
C6‧‧‧第6電容器
C21、C22、C31‧‧‧追加之電容器
L1‧‧‧第1電感器
L2‧‧‧第2電感器
L3‧‧‧第3電感器
L4‧‧‧第4電感器
L11、L21、L31‧‧‧追加之電感器
LPF1‧‧‧第1低通濾波器
LPF2‧‧‧第2低通濾波器
圖1係表示第1實施形態之定向耦合器100之分解立體圖。
圖2係定向耦合器100之等效電路圖。
圖3係表示定向耦合器100的耦合特性之曲線圖。
圖4係分別表示定向耦合器100中所含之第1低通濾波器LPF1與第2低通濾波器LPF2的頻率特性之曲線圖。
圖5係分別表示定向耦合器100的插入損耗特性與反射損耗特性之曲線圖。
圖6係表示定向耦合器100的隔離特性之曲線圖。
圖7係表示比較例之定向耦合器的耦合特性之曲線圖。
圖8係表示第2實施形態之定向耦合器200之主要部分分解立體圖。
圖9係定向耦合器200之等效電路圖。
圖10係對定向耦合器100的耦合特性與定向耦合器200的耦合特性進行比較而表示之曲線圖。
圖11係第3實施形態之定向耦合器300之等效電路圖。
以下,一併對圖式及用以實施本發明之形態進行說明。
再者,各實施形態例示性地表示本發明的實施形態,本發明並不限定於實施形態的內容。又,亦可將不同實施形態所記載之內容加以組合而實施,該情形時之實施內容亦包含於本發明。又,圖式用以幫助理解實施形態,有時未必嚴格地被描繪。例如,所描繪之構成要素或構成要素間之尺寸比率有時與說明書所記載之其等的尺寸比率不一致。又,說明書所記載之構成要素有在圖式中被省略之情形、或省略個數而被描繪之情形等。
[第1實施形態]
圖1及圖2表示本發明第1實施形態之定向耦合器100。然而,圖1係使用積層有複數個絕緣體層之積層體而構成定向耦合器100時之分解立體圖。圖2係將圖1之分解立體圖的構成替換為等效電路後之圖。
如圖1所示,定向耦合器100具備積層有16層之絕緣體層1a~1p之積層體1。積層體1呈長方體形狀。
於積層體1的4個側面分別形成有既定端子。以下,對形成於積層體1之端子進行說明,但為了便於說明,從圖1中的近前側的側面起,依序順時針地對形成於各側面之端子進行說明。再者,於以下之說明中,近前側、左側、裡側、右側分別係指圖1中的方向。又,上側及下側亦係指圖1中的方向。
於積層體1的近前側的右側之側面,依序分別形成有末端端子3、耦合端子2、第1接地端子4。
於積層體1的左側之側面形成有第2接地端子5a。
於積層體1的裡側的左側之側面,依序形成有輸入端子6、第2接地端子5b、輸出端子7。
於積層體1的右側之側面形成有第2接地端子5c。
形成於積層體1的4個側面之耦合端子2、末端端子3、第1接地端子4、第2接地端子5a、5b、5c、輸入端子6、輸出端子7分別延伸形成至積層體1(絕緣體層1a)下側的主面、及積層體1(絕緣體層1p)上側的主面。
耦合端子2、末端端子3、第1接地端子4、第2接地端子5a、5b、5c、輸入端子6、輸出端子7例如包含以Ag、Cu或該等之合金等為主成分之金屬,根據需要,於表面形成有一層或複數層之以Ni、Sn、Au等為主成分之鍍敷層。
於構成積層體1之絕緣體層1a~1p的材質中使用有陶瓷。絕緣體層1a~1p亦分別能夠理解為具有介電常數之介電體層。
於絕緣體層1a的上側主面形成有第1接地電極8、第2接地電極9a。第1接地電極8連接於第1接地端子4。第2接地電極9a連接於第2接地端子5a、5b、5c。
於絕緣體層1b的上側主面形成有電容器電極10a。又,貫通絕緣體層1b的兩主面之間而形成有貫通電極11a。貫通電極11a的一端連接於電容器電極10a,另一端連接於形成於絕緣體層1a之第1接地電極8。
於絕緣體層1c的上側主面形成有電容器電極10b。
於絕緣體層1d的上側主面形成有電容器電極10c、10d。又,貫通絕緣體層1d的兩主面之間而形成有貫通電極11b。電容器電極10c連
接於耦合端子2。貫通電極11b的一端露出於絕緣體層1d的上側主面,另一端連接於形成於絕緣體層1c之電容器電極10b。
於絕緣體層1e的上側主面形成有主線路12。又,貫通絕緣體層1e的兩主面之間而形成有貫通電極11c、11d。主線路12的一端連接於輸入端子6,另一端連接於輸出端子7。貫通電極11c的一端露出於絕緣體層1e的上側主面,另一端連接於形成於絕緣體層1d之貫通電極11b。貫通電極11d的一端露出於絕緣體層1e的上側主面,另一端連接於形成於絕緣體層1d之電容器電極10d。
於絕緣體層1f的上側主面形成有第1副線路13a。又,貫通絕緣體層1f的兩主面之間而形成有貫通電極11e、11f。貫通電極11e的一端連接於第1副線路13a的一端,另一端連接於形成於絕緣體層1e之貫通電極11d。貫通電極11f的一端露出於絕緣體層1f的上側主面,另一端連接於形成於絕緣體層1e之貫通電極11c。
於絕緣體層1g的上側主面形成有第2副線路13b。又,貫通絕緣體層1g的兩主面之間而形成有貫通電極11g、11h、11i。第2副線路13b的一端連接於末端端子3。貫通電極11g的一端露出於絕緣體層1g的上側主面,另一端連接於形成於絕緣體層1f之貫通電極11f。貫通電極11h的一端露出於絕緣體層1g的上側主面,另一端連接於形成於絕緣體層1f之第1副線路13a的另一端。貫通電極11i的一端露出於絕緣體層1g的上側主面,另一端連接於形成於絕緣體層1f之第1副線路13a的一端。
於絕緣體層1h的上側主面形成有第2接地電極9b。又,貫通絕緣體層1h的兩主面之間而形成有貫通電極11j、11k、11l、11m。第2
接地電極9b連接於第2接地端子5a、5b、5c。貫通電極11j的一端露出於絕緣體層1h的上側主面,另一端連接於形成於絕緣體層1g之第2副線路13b的另一端。貫通電極11k的一端露出於絕緣體層1h的上側主面,另一端連接於形成於絕緣體層1g之貫通電極11g。貫通電極11l的一端露出於絕緣體層1h的上側主面,另一端連接於形成於絕緣體層1g之貫通電極11h。貫通電極11m的一端露出於絕緣體層1h的上側主面,另一端連接於形成於絕緣體層1g之貫通電極11i。
於絕緣體層1i的上側主面形成有電容器電極10e、10f。又,貫通絕緣體層1i的兩主面之間而形成有貫通電極11n、11o、11p、11q。貫通電極11n的一端連接於電容器電極10e,另一端連接於形成於絕緣體層1h之貫通電極11j。貫通電極11o的一端連接於電容器電極10f,另一端連接於形成於絕緣體層1h之貫通電極11l。貫通電極11p的一端露出於絕緣體層1i的上側主面,另一端連接於形成於絕緣體層1h之貫通電極11k。貫通電極11q的一端露出於絕緣體層1i的上側主面,另一端連接於形成於絕緣體層1h之貫通電極11m。
於絕緣體層1j的上側主面形成有線路電極15a、15b。又,貫通絕緣體層1j的兩主面之間而形成有貫通電極11r、11s、11t、11u。貫通電極11r的一端連接於線路電極15a的一端,另一端連接於形成於絕緣體層1i之電容器電極10e。貫通電極11s的一端連接於線路電極15b的一端,另一端連接於形成於絕緣體層1i之電容器電極10f。貫通電極11t的一端露出於絕緣體層1j的上側主面,另一端連接於形成於絕緣體層1i之貫通電極11p。貫通電極11u的一端露出於絕緣體層1j的上側主面,另一端連接於形
成於絕緣體層1i之貫通電極11q。
於絕緣體層1k的上側主面形成有線路電極15c、15d、15e。又,貫通絕緣體層1k的兩主面之間而形成有貫通電極11v、11w、11x、11y。貫通電極11v的一端連接於線路電極15c的一端,另一端連接於形成於絕緣體層1j之線路電極15a的另一端。貫通電極11w的一端連接於線路電極15d的一端,另一端連接於形成於絕緣體層1j之線路電極15b的另一端。貫通電極11x的一端連接於線路電極15e的中間部分,另一端連接於形成於絕緣體層1j之貫通電極11t。貫通電極11y的一端露出於絕緣體層1k的上側主面,另一端連接於形成於絕緣體層1j之貫通電極11u。
於絕緣體層1l的上側主面形成有線路電極15f、15g、15h、15i。又,貫通絕緣體層1l的兩主面之間而形成有貫通電極11z、11A、11B、11C、11D。貫通電極11z的一端連接於線路電極15f的一端,另一端連接於形成於絕緣體層1k之線路電極15c的另一端。貫通電極11A的一端連接於線路電極15g的一端,另一端連接於形成於絕緣體層1k之線路電極15d的另一端。貫通電極11B的一端連接於線路電極15h的一端,另一端連接於形成於絕緣體層1k之線路電極15e的一端。貫通電極11C的一端連接於線路電極15i的一端,另一端連接於形成於絕緣體層1k之線路電極15e的另一端。貫通電極11D的一端露出於絕緣體層1l的上側主面,另一端連接於形成於絕緣體層1k之貫通電極11y。
於絕緣體層1m的上側主面形成有線路電極15j、15k、15l。又,貫通絕緣體層1m的兩主面之間而形成有貫通電極11E、11F、11G、11H、11I。線路電極15k的一端連接於耦合端子2。貫通電極11E的一端連接於
線路電極15j的一端,另一端連接於形成於絕緣體層1l之線路電極15f的另一端。貫通電極11F的一端連接於線路電極15j的另一端,另一端連接於形成於絕緣體層1l之線路電極15g的另一端。貫通電極11G的一端連接於線路電極15k的另一端,另一端連接於形成於絕緣體層1l之線路電極15h的另一端。貫通電極11H的一端連接於線路電極15l的一端,另一端連接於形成於絕緣體層1l之線路電極15i的另一端。貫通電極11I的一端露出於絕緣體層1m的上側主面,另一端連接於形成於絕緣體層1l之貫通電極11D。
於絕緣體層1n的上側主面形成有第2接地電極9c、線路電極15m。又,貫通絕緣體層1n的兩主面之間而形成有貫通電極11J、11K、11L。第2接地電極9c連接於第2接地端子5a、5b、5c。貫通電極11J的一端連接於線路電極15m的一端,另一端連接於形成於絕緣體層1m之線路電極15l的另一端。貫通電極11K的一端連接於線路電極15m的另一端,另一端連接於形成於絕緣體層1m之貫通電極11I。貫通電極11L的一端露出於絕緣體層1n的上側主面,另一端連接於形成於絕緣體層1m之線路電極15j的中間部分。
於絕緣體層1o的上側主面形成有電容器電極10g。又,貫通絕緣體層1o的兩主面之間而形成有貫通電極11M。貫通電極11M的一端連接於電容器電極10g,另一端連接於形成於絕緣體層1n之貫通電極11L。
於絕緣體層1p的上側主面,如上所述,分別形成有從積層體1(絕緣體層1p)的4個側面延伸出之耦合端子2、末端端子3、第1接地端子4、第2接地端子5a、5b、5c、輸入端子6、輸出端子7。
以上,於第1接地電極8、第2接地電極9a~9c、電容器電
極10a~10g、貫通電極11a~11M、主線路12、第1副線路13a、第2副線路13b、線路電極15a~15m的材質中,例如使用有以Ag、Cu或該等之合金為主成分之金屬。
先前,包含如上所述之構造之第1實施形態之定向耦合器100能夠藉由一般製造方法製造,該一般製造方法用於製造使用積層有絕緣體層之積層體而構成之定向耦合器。
圖2表示第1實施形態之定向耦合器100的等效電路。
定向耦合器100具備第1接地端子4、第2接地端子5a、5b、5c、輸入端子6、輸出端子7、耦合端子2、末端端子3、主線路12、具備第1副線路13a與第2副線路13b之副線路、第1低通濾波器LPF1及第2低通濾波器LPF2。再者,於上述內容中,表示第2接地端子之符號包含5a、5b、5c該3個符號,其原因在於圖1所示之積層型的定向耦合器100具備3個第2接地端子5a、5b、5c。第2接地端子之數量並不限定於3個,可小於3個,另外亦可大於3個。
於輸入端子6與輸出端子7之間連接有主線路12。
於耦合端子2與末端端子3之間,依序連接有第1低通濾波器LPF1、第1副線路13a、第2低通濾波器LPF2、第2副線路13b。主線路12與具備第1副線路13a及第2副線路13b之副線路電磁耦合。
第1低通濾波器LPF1具備第1電感器L1、第2電感器L2、第1電容器C1、第2電容器C2、第3電容器C3及追加之電感器L11。於第1低通濾波器LPF1中,耦合端子2與第1電感器L1的一端連接,第1電感器L1的另一端與第2電感器L2的一端連接,第2電感器L2的另一端
與第1副線路13a連接,第1電容器C1與第1電感器L1並聯地連接,第2電容器C2與第2電感器L2並聯地連接,於第1電感器L1與第2電感器L2之連接點與第1接地端子4之間,連接有第3電容器C3與追加之電感器L11。
第2低通濾波器LPF2具備第3電感器L3、第4電感器L4、第4電容器C4、第5電容器C5及第6電容器C6。於第2低通濾波器LPF2中,第1副線路13a與第3電感器L3的一端連接,第3電感器L3的另一端與第4電感器L4的一端連接,第4電感器L4的另一端與第2副線路13b連接,於第1副線路13a與第3電感器L3之連接點與第2接地端子5a、5b、5c之間連接有第4電容器C4,於第3電感器L3與第4電感器L4之連接點與第2接地端子5a、5b、5c之間連接有第5電容器C5,於第4電感器L4與第2副線路13b之連接點與第2接地端子5a、5b、5c之間連接有第6電容器C6。
其次,參照圖1與圖2,對積層型的定向耦合器100的構造與等效電路之關係進行說明。
圖2所示之主線路12形成於圖1所示之絕緣體層1e,且連接於輸入端子6與輸出端子7之間。
圖2所示之第1副線路13a形成於圖1所示之絕緣體層1f。
圖2所示之第2副線路13b形成於圖1所示之絕緣體層1g,且一端連接於末端端子3。
其次,對圖2所示之第1低通濾波器LPF1進行說明。
構成第1低通濾波器LPF1之第1電感器L1係藉由圖1所
示之從耦合端子2經由線路電極15k、貫通電極11G、線路電極15h、貫通電極11B而連接線路電極15e的中間部分之路徑形成。再者,線路電極15e的中間部分為第1電感器L1與第2電感器L2之連接點。
構成第1低通濾波器LPF1之第2電感器L2係藉由圖1所示之從線路電極15e的中間部分連接貫通電極11C、線路電極15i、貫通電極11H、線路電極15l、貫通電極11J、線路電極15m、貫通電極11K、貫通電極11I、貫通電極11D、貫通電極11y、貫通電極11u、貫通電極11q、貫通電極11m、貫通電極11i之路徑形成。再者,貫通電極11i連接於第1副線路13a的一端。
構成第1低通濾波器LPF1之第1電容器C1係藉由連接於耦合端子2之電容器電極10c與相對向之電容器電極10b之間所產生之電容形成。再者,電容器電極10b經由貫通電極11b、貫通電極11c、貫通電極11f、貫通電極11g、貫通電極11k、貫通電極11p、貫通電極11t、貫通電極11x而連接於第1電感器L1與第2電感器L2之連接點即線路電極15e的中間部分。
構成第1低通濾波器LPF1之第2電容器C2係藉由電容器電極10d與相對向之電容器電極10b之間所產生之電容形成。再者,電容器電極10d經由貫通電極11d、貫通電極11e而連接於第1副線路13a的一端。
構成第1低通濾波器LPF1之第3電容器C3係藉由電容器電極10b與相對向之電容器電極10a之間所產生之電容形成。再者,電容器電極10a經由貫通電極11a、第1接地電極8而連接於第1接地端子4。而且,藉由因電容器電極10的一部分、貫通電極11a、第1接地電極8而產
生之電感成分,形成有追加之電感器L11。
其次,對圖2所示之第2低通濾波器LPF2進行說明。
如上所述,第2低通濾波器LPF2連接於第1副線路13a與第2副線路13b之間。第2低通濾波器LPF2與第1副線路13a及第2副線路13b之具體連接關係將後述。
構成第2低通濾波器LPF2之第3電感器L3係藉由連接貫通電極11s、線路電極15b、貫通電極11w、線路電極15d、貫通電極11A、線路電極15g、貫通電極11F、線路電極15j的中間部分之路徑形成。再者,線路電極15j的中間部分為第3電感器L3與第4電感器L4之連接點。
構成第2低通濾波器LPF2之第4電感器L4係藉由從線路電極15j的中間部分連接貫通電極11E、線路電極15f、貫通電極11z、線路電極15c、貫通電極11v、線路電極15a、貫通電極11r之路徑形成。
構成第2低通濾波器LPF2之第4電容器C4係藉由電容器電極10f與相對向之第2接地電極9b之間所產生之電容形成。再者,電容器電極10f連接於第3電感器L3的一端即貫通電極11s。
構成第2低通濾波器LPF2之第5電容器C5係藉由電容器電極10g與相對向之第2接地電極9c之間所產生之電容形成。再者,電容器電極10g經由貫通電極11M、貫通電極11L而連接於第3電感器L3與第4電感器L4之連接點即線路電極15j的中間部分。
構成第2低通濾波器LPF2之第6電容器C6係藉由電容器電極10e與相對向之第2接地電極9b之間所產生之電容形成。再者,電容器電極10e連接於第4電感器L4的另一端即貫通電極11r。
第2低通濾波器LPF2的一端(第3電感器L3的一端即貫通電極11s、及第4電容器C4的一個電容器電極即電容器電極10f)經由連接貫通電極11o、111、11h之配線而連接於第1副線路13a的另一端。
第2低通濾波器LPF2的另一端(第4電感器L4的另一端即貫通電極11r、及第6電容器C6的一個電容器電極即電容器電極10e)經由連接貫通電極11n、11j之配線而連接於第2副線路13b的另一端。
第4電容器C4、第6電容器C6、構成上述第4電容器C4及第6電容器C6各自的另一個電容器電極之第2接地電極9b、及構成電容器5的另一個電容器電極之第2接地電極9b各自連接於3個第2接地端子5a、5b、5c。
再者,於積層體1的內部成為浮動電極之第2接地電極9a亦連接於3個第2接地端子5a、5b、5c。
對於本實施形態之定向耦合器100而言,重要的是隔離地設置第1接地端子4與第2接地端子5a、5b、5c。即,於定向耦合器100中,藉由隔離地設置第1接地端子4與第2接地端子5a、5b、5c而抑制訊號之不必要之回流。
又,於本實施形態之定向耦合器100中,第2接地電極在積層體1內分割形成為形成於不同層之第2接地電極9a與第2接地電極9b,利用第2接地電極9a與第2接地電極9b,從上下夾持主線路12與副線路(第1副線路13a、第2副線路13b)。其結果,對於定向耦合器100而言,防止主線路12及副線路(第1副線路13a、第2副線路13b)因來自外部之雜訊訊號而受到影響。
又,本實施形態之定向耦合器100係以如下方式構成,即,當於積層方向上對積層體1進行透視時,第1低通濾波器LPF1與第1接地電極8至少部分地重疊,但第1低通濾波器LPF1不與第2接地電極9a、9b、9c重疊。再者,於圖1中,第1低通濾波器LPF1形成於積層體1的近前側之半個區域內。其結果,對於定向耦合器100而言,成為構成第1低通濾波器LPF1之電感器所產生之磁場的障礙之接地電極少,較用於耦合之頻帶更高頻側之衰減提高,耦合特性得到改善。
根據以上所說明之連接關係,圖1所示之積層型的定向耦合器100構成圖2所示之等效電路。
其次,對第1實施形態之定向耦合器100的特性進行說明。
圖3表示定向耦合器100的耦合特性。耦合特性表示從圖1、圖2所示之輸入端子6流入至耦合端子2之訊號量。
圖4分別表示定向耦合器100的第1低通濾波器LPF1與第2低通濾波器LPF2的頻率特性。再者,圖4一併表示了定向耦合器100的耦合特性。
圖5分別表示定向耦合器100的插入損耗特性、反射損耗特性。此處之插入損耗特性為發現輸入端子6至輸出端子7之訊號路徑的損耗時之特性,反射損耗特性為從輸入端子6輸入之訊號返回至輸入端子6之訊號比。
圖6表示定向耦合器100的隔離特性。再者,圖6一併表示了定向耦合器100的耦合特性。隔離特性為從輸出端子7輸出至耦合端子2之訊號比。
又,為了進行比較,圖7表示未將接地電極分割(隔離)為第1接地電極8與第2接地電極9a、9b、9c,另外,未將接地端子分割(隔離)為第1接地端子4與第2接地端子5a、5b、5c時之耦合特性。例如為如下情形,即,形成於絕緣體層1a的上側主面之第1接地電極8與第2接地電極9a未隔離而一體化(參照圖1)。
如圖3所示,定向耦合器100的耦合特性在0.7GHz~2.7GHz之大帶寬內,已平坦化為23dB~28dB之衰減。又,於高頻側之5.1GHz~6.0GHz之頻帶,可獲得35dB以上之衰減,不必要之耦合受到抑制。
於圖3中,利用X表示已平坦化為23dB~28dB之衰減之0.7GHz~2.7GHz的區域,利用Y表示獲得了35dB以上之衰減之5.1GHz~6.0GHz的區域。
根據如下理由而獲得了如上所述之優異之耦合特性。
首先,第2低通濾波器LPF2之衰減形成於圖3中的A所示之區域,有助於形成優異之耦合特性。如圖4所示,第2低通濾波器LPF2的截止頻率存在於2.3GHz附近。
又,第1低通濾波器LPF1之衰減形成於圖3中的B所示之區域,有助於形成優異之耦合特性。如圖4所示,第1低通濾波器LPF1的截止頻率存在於4.4GHz附近。再者,為了形成區域B之衰減,重要的是接地電極被分割(隔離)為第1接地電極8與第2接地電極9a、9b、9c,另外,接地端子被分割(隔離)為第1接地端子4與第2接地端子5a、5b、5c。原因在於:若未對上述接地電極及接地端子進行分割(隔離),則如下所述會產生訊號之回流,無法獲得所期望之衰減。
又,附加於第1低通濾波器LPF1之附加電感器11之衰減形成於圖3中的C所示之區域,能夠抑制不必要之頻帶之耦合。
相對於此,如圖7所示,對於未將接地電極分割(隔離)為第1接地電極8與第2接地電極9a、9b、9c且未將接地端子分割(隔離)為第1接地端子4與第2接地端子5a、5b、5c之定向耦合器而言,於Z所示之區域中,因訊號之回流而未獲得必需之衰減。尤其於5.1GHz~6.0GHz之頻帶,未獲得35dB以上之衰減,從而未滿足製品所需之規格。
根據以上內容,已確認第1實施形態之定向耦合器100的耦合度於寬頻帶內平坦化,且不必要之頻帶中的耦合受到抑制。
[第2實施形態]
圖8及圖9表示第2實施形態之定向耦合器200。然而,圖8係使用積層有複數個絕緣體層之積層體而構成定向耦合器200時之主要部分分解立體圖。圖9係將圖8的主要部分分解立體圖的構成替換為等效電路後之圖。
於圖1及圖2所示之第1實施形態之定向耦合器100中,藉由因圖1所示之形成於絕緣體層1b之電容器電極10的一部分、貫通電極11a及形成於絕緣體層1a之第1接地電極8而產生之電感成分,如圖2所示,於第3電容器C3與第1接地端子4之間形成有追加之電感器L11。
第2實施形態之定向耦合器200如圖8所示,刪除了絕緣體層1b,且如圖9所示,刪除了追加之電感器L11。再者,圖9所示之第3電容器C3如圖8所示,係藉由電容器電極10b與第1接地電極8之間所產生之電容形成。
圖10表示定向耦合器200的耦合特性。再者,圖10亦一併
表示了定向耦合器100的耦合特性。
根據圖10可知:對於定向耦合器200的耦合特性而言,定向耦合器100的耦合特性中的區域C所示之形成於8GHz附近之衰減極消失,較6GHz更高頻側之特性顯著提升。然而,於5.1GHz~6.0GHz之頻帶,獲得了所需之35dB以上之衰減。
根據以上內容,已知:只要如第1實施形態之定向耦合器100般,將追加之電感器L11插入至第1低通濾波器LPF1的第3電容器C3與第1接地端子4之間,便可於8GHz附近形成衰減極,且於較6GHz更高頻側獲得大衰減。
然而,於較6GHz更高頻側無需大衰減之情形時,亦可如第2實施形態之定向耦合器200般,將追加之電感器L11刪除,於該情形時,積層於積層體1內之絕緣體層(絕緣體層1b)被刪除一層,因此,能夠實現定向耦合器之低背化。
[第3實施形態]
圖11表示第3實施形態之定向耦合器300的等效電路。
於圖1及圖2所示之定向耦合器100中,第1低通濾波器LPF1及第2低通濾波器LPF2分別構成為2段。
相對於此,定向耦合器300如圖11所示,對第1低通濾波器LPF1追加了追加之電感器L21、追加之電容器C21、C22而構成為3段。又,定向耦合器300同樣如圖11所示,對第2低通濾波器LPF2追加了追加之電感器L31、追加之電容器C31而構成為3段。
對於定向耦合器300而言,由於第1低通濾波器LPF1及第
2低通濾波器LPF2的段數分別增加至3段,故而耦合特性於大帶寬內進一步平坦化,且不必要之頻帶中的耦合進一步受到抑制。
以上,對第1實施形態~第3實施形態之定向耦合器100~300進行了說明。然而,本發明並不限定於該等內容,能夠遵循發明宗旨而產生各種變形。
例如,未必使用積層有絕緣體層之積層體而構成本發明的定向耦合器,亦可於基板上構裝所謂之分離型的電子部件而構成本發明的定向耦合器。
又,於第1實施形態之定向耦合器100、第2實施形態之定向耦合器200中,將第1低通濾波器LPF1、第2低通濾波器LPF2的段數分別構成為2段,於第3實施形態之定向耦合器300中,將第1低通濾波器LPF1、第2低通濾波器LPF2的段數分別構成為3段,但第1低通濾波器LPF1、第2低通濾波器LPF2的段數各自任意,可大於上述段數,亦可小於上述段數。又,無需使第1低通濾波器LPF1的段數與第2低通濾波器LPF2的段數一致,第1低通濾波器LPF1的段數與第2低通濾波器LPF2的段數亦可不同。例如,於第3實施形態之定向耦合器300中,將第1低通濾波器LPF1的段數與第2低通濾波器LPF2的段數均增加至3段,但亦可僅增加任一方的段數。
2‧‧‧耦合端子
3‧‧‧末端端子
4‧‧‧第1接地端子
5a、5b、5c‧‧‧第2接地端子
6‧‧‧輸入端子
7‧‧‧輸出端子
12‧‧‧主線路
13a‧‧‧第1副線路
13b‧‧‧第2副線路
100‧‧‧定向耦合器
C1‧‧‧第1電容器
C2‧‧‧第2電容器
C3‧‧‧第3電容器
C4‧‧‧第4電容器
C5‧‧‧第5電容器
C6‧‧‧第6電容器
L1‧‧‧第1電感器
L2‧‧‧第2電感器
L3‧‧‧第3電感器
L4‧‧‧第4電感器
L11‧‧‧追加之電感器
LPF1‧‧‧第1低通濾波器
LPF2‧‧‧第2低通濾波器
Claims (9)
- 一種定向耦合器,其具備:輸入端子;輸出端子;耦合端子;末端端子;接地端子;主線路,其連接於上述輸入端子與上述輸出端子之間;以及副線路,其連接於上述耦合端子與上述末端端子之間;且設置間隔而配置上述主線路與上述副線路;上述副線路被分割為相互連接之複數條副線路,且至少具備第1副線路與第2副線路;於上述耦合端子與上述副線路之間插入有第1低通濾波器;於上述第1副線路與上述第2副線路之間插入有第2低通濾波器;上述接地端子包含相互隔離且至少包括第1接地端子與第2接地端子之複數個接地端子;上述第1低通濾波器連接於上述第1接地端子,上述第2低通濾波器連接於上述第2接地端子。
- 如申請專利範圍第1項之定向耦合器,其中,上述第1低通濾波器至少具備第1電感器、第2電感器、第1電容器、第2電容器及第3電容器;上述耦合端子與上述第1電感器的一端連接; 上述第1電感器的另一端與上述第2電感器的一端連接;上述第2電感器的另一端與上述副線路連接;第1電容器與上述第1電感器並聯地連接;第2電容器與上述第2電感器並聯地連接;於上述第1電感器與上述第2電感器之連接點與上述第1接地端子之間連接有上述第3電容器;上述第2低通濾波器至少具備第3電感器、第4電感器、第4電容器、第5電容器及第6電容器;上述第1副線路與上述第3電感器的一端連接;上述第3電感器的另一端與上述第4電感器的一端連接;上述第4電感器的另一端與上述第2副線路連接;於上述第1副線路與上述第3電感器之連接點與上述第2接地端子之間連接有上述第4電容器;於上述第3電感器與上述第4電感器之連接點與上述第2接地端子之間連接有上述第5電容器;於上述第4電感器與上述第2副線路之連接點與上述第2接地端子之間連接有上述第6電容器。
- 如申請專利範圍第1或2項之定向耦合器,其中,於上述第1低通濾波器中,在上述第2電感器與上述副線路之間插入有一個追加電感器、或相互串聯連接之複數個追加電感器;追加電容器分別與上述追加電感器並聯地連接;並且於上述追加電感器為一個之情形時,在上述第2電感器與上述追加電 感器之連接點與上述第1接地端子之間插入有追加電容器;於上述追加電感器為複數個之情形時,在上述第2電感器與上述追加電感器之連接點與上述第1接地端子之間、及上述追加電感器與上述追加電感器之連接點與上述第1接地端子之間,分別插入有追加電容器。
- 如申請專利範圍第1或2項之定向耦合器,其中,於上述第2低通濾波器中,在上述第4電感器與上述第2副線路之間插入有一個追加電感器、或相互串聯連接之複數個追加電感器;於上述追加電感器為一個之情形時,在上述追加電感器與上述2副線路之連接點與上述第2接地端子之間插入有追加電容器;於上述追加電感器為複數個之情形時,在上述追加電感器與上述追加電感器之連接點與上述第2接地端子之間、及上述追加電感器與上述第2副線路之連接點與上述第2接地端子之間,分別插入有追加電容器。
- 如申請專利範圍第1或2項之定向耦合器,其中,上述第1低通濾波器的截止頻率與上述第2低通濾波器的截止頻率不同;上述第1低通濾波器的截止頻率處於較上述第2低通濾波器的截止頻率更高頻側。
- 如申請專利範圍第1或2項之定向耦合器,其中,於上述第1低通濾波器與上述第1接地端子之連接路徑中,進而插入有追加電感器。
- 如申請專利範圍第1或2項之定向耦合器,其中,具備積層有複數個絕緣體層之積層體; 於上述絕緣體層的既定層間形成有第1接地電極;於上述絕緣體層的既定層間形成有第2接地電極;於上述積層體內,上述第1接地電極與上述第2接地電極相互隔離;上述第1低通濾波器連接於上述第1接地電極;上述第2低通濾波器連接於上述第2接地電極;上述第1接地電極連接於上述第1接地端子;上述第2接地電極連接於上述第2接地端子。
- 如申請專利範圍第7項之定向耦合器,其中,於上述積層體內,上述第2接地電極分割配置於上述絕緣體層的2個以上之層間;於上述積層體內,上述主線路及上述副線路從上下分別受到分割至上述2個以上之層間的上述第2接地電極夾持而配置;於在積層方向上對上述積層體進行透視之情形時,分割至上述2個以上之層間的上述第2接地電極與上述主線路及上述副線路至少部分地重疊。
- 如申請專利範圍第7項之定向耦合器,其中,於在積層方向上對上述積層體進行透視之情形時,上述第1低通濾波器與上述第1接地電極至少部分地重疊,但上述第1低通濾波器不與上述第2接地電極重疊。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015140110 | 2015-07-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201712938A TW201712938A (zh) | 2017-04-01 |
TWI614939B true TWI614939B (zh) | 2018-02-11 |
Family
ID=57757880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105121535A TWI614939B (zh) | 2015-07-14 | 2016-07-07 | 定向耦合器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10340575B2 (zh) |
JP (1) | JP6394805B2 (zh) |
CN (1) | CN107710502B (zh) |
TW (1) | TWI614939B (zh) |
WO (1) | WO2017010238A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102142520B1 (ko) * | 2018-05-11 | 2020-08-07 | 삼성전기주식회사 | 위상보상 기능을 갖는 커플러 회로 |
US11563261B2 (en) * | 2020-02-28 | 2023-01-24 | Viettel Group | Four-port directional coupler having a main line and two secondary lines, where the two secondary lines are coupled to compensation circuits with attenuation regulator circuits |
WO2021229957A1 (ja) * | 2020-05-09 | 2021-11-18 | 株式会社村田製作所 | 方向性結合器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10290108A (ja) * | 1997-04-11 | 1998-10-27 | Murata Mfg Co Ltd | 方向性結合器 |
JP2004320408A (ja) * | 2003-04-16 | 2004-11-11 | Matsushita Electric Ind Co Ltd | 分配器とこれを用いた高周波信号送受信装置 |
US20120161897A1 (en) * | 2009-12-18 | 2012-06-28 | Murata Manufacturing Co., Ltd. | Directional coupler |
JP2013005076A (ja) * | 2011-06-14 | 2013-01-07 | Murata Mfg Co Ltd | 方向性結合器 |
CN103370832A (zh) * | 2011-03-14 | 2013-10-23 | 株式会社村田制作所 | 方向性耦合器 |
TW201501401A (zh) * | 2013-06-26 | 2015-01-01 | Murata Manufacturing Co | 方向性耦合器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN200987146Y (zh) * | 2006-12-25 | 2007-12-05 | 深圳市同洲电子股份有限公司 | 双工滤波器和具有此双工滤波器的印刷电路板 |
KR101067670B1 (ko) * | 2009-06-22 | 2011-09-27 | 전자부품연구원 | 저역 통과 필터 및 그의 배치구조 |
JP5435309B2 (ja) | 2011-08-25 | 2014-03-05 | Tdk株式会社 | 方向性結合器および無線通信装置 |
JP5946024B2 (ja) * | 2014-02-18 | 2016-07-05 | Tdk株式会社 | 方向性結合器 |
JP5946026B2 (ja) * | 2014-03-12 | 2016-07-05 | Tdk株式会社 | 方向性結合器 |
JP6112075B2 (ja) * | 2014-06-27 | 2017-04-12 | 株式会社村田製作所 | 電子部品 |
JP6172479B2 (ja) * | 2015-07-29 | 2017-08-02 | Tdk株式会社 | 方向性結合器 |
JP2017038115A (ja) * | 2015-08-07 | 2017-02-16 | Tdk株式会社 | 方向性結合器 |
JP6593192B2 (ja) * | 2016-01-26 | 2019-10-23 | Tdk株式会社 | 方向性結合器 |
-
2016
- 2016-06-20 JP JP2017528347A patent/JP6394805B2/ja active Active
- 2016-06-20 CN CN201680037225.1A patent/CN107710502B/zh active Active
- 2016-06-20 WO PCT/JP2016/068275 patent/WO2017010238A1/ja active Application Filing
- 2016-07-07 TW TW105121535A patent/TWI614939B/zh active
-
2017
- 2017-12-08 US US15/835,491 patent/US10340575B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10290108A (ja) * | 1997-04-11 | 1998-10-27 | Murata Mfg Co Ltd | 方向性結合器 |
JP2004320408A (ja) * | 2003-04-16 | 2004-11-11 | Matsushita Electric Ind Co Ltd | 分配器とこれを用いた高周波信号送受信装置 |
US20120161897A1 (en) * | 2009-12-18 | 2012-06-28 | Murata Manufacturing Co., Ltd. | Directional coupler |
CN103370832A (zh) * | 2011-03-14 | 2013-10-23 | 株式会社村田制作所 | 方向性耦合器 |
JP2013005076A (ja) * | 2011-06-14 | 2013-01-07 | Murata Mfg Co Ltd | 方向性結合器 |
TW201501401A (zh) * | 2013-06-26 | 2015-01-01 | Murata Manufacturing Co | 方向性耦合器 |
Also Published As
Publication number | Publication date |
---|---|
CN107710502A (zh) | 2018-02-16 |
JPWO2017010238A1 (ja) | 2018-06-21 |
US10340575B2 (en) | 2019-07-02 |
CN107710502B (zh) | 2020-08-28 |
US20180102582A1 (en) | 2018-04-12 |
TW201712938A (zh) | 2017-04-01 |
WO2017010238A1 (ja) | 2017-01-19 |
JP6394805B2 (ja) | 2018-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI515953B (zh) | 方向性耦合器 | |
JP5946024B2 (ja) | 方向性結合器 | |
TWI482354B (zh) | Directional coupler | |
US10236856B2 (en) | Diplexer | |
JP5946026B2 (ja) | 方向性結合器 | |
CN107017854A (zh) | 电子部件 | |
US10270419B2 (en) | Diplexer | |
TWI614939B (zh) | 定向耦合器 | |
JP2006332980A (ja) | トリプレクサ回路 | |
CN107710606B (zh) | Lc滤波器 | |
JP5804076B2 (ja) | Lcフィルタ回路及び高周波モジュール | |
JP2008167157A (ja) | ハイパスフィルタ | |
JP4550915B2 (ja) | フィルタ回路及びフィルタ回路素子、これを備えた多層回路基板並びに回路モジュール | |
CN105846790A (zh) | 电子部件 | |
EP1806841A2 (en) | Resonant circuit, filter circuit, and multilayered substrate | |
JP6344482B2 (ja) | プリント基板へのフレキシブルケーブルの接続構造 | |
US9859598B2 (en) | Electronic circuit | |
JP2008294797A (ja) | 積層型バンドパスフィルタ | |
JP3207413U (ja) | 阻止帯域ノイズ抑制付き低域通過フィルタ | |
JP7524966B2 (ja) | フィルタ装置およびそれを搭載した高周波フロントエンド回路 | |
US20230318560A1 (en) | Band-pass filter | |
JP3207455U (ja) | 分離性及び損失を向上させたマイクロ・ダイプレクサ | |
TWI478433B (zh) | 低通濾波器 | |
JP2008053912A (ja) | 受動部品 |