JP3207413U - 阻止帯域ノイズ抑制付き低域通過フィルタ - Google Patents

Abstract

【課題】高周波阻止帯域でノイズを抑制可能な低域通過フィルタを提供する。【解決手段】阻止帯域ノイズ抑制付き低域通過フィルタは第１のキャパシタＣ１〜第７のキャパシタＣ７及び第１のインダクタＬ１〜第４のインダクタＬ４を含んでいる。第３のキャパシタの一端は入力端子（ＩＮ）に接続され、第５のキャパシタの一端は出力端子（ＯＵＴ）に接続される。第１のキャパシタ及び第１のインダクタは並列に接続され、入力端子及び第４のキャパシタの間に接続される。第２のキャパシタ及び第２のインダクタは並列に接続され、出力端子及び第４のキャパシタの間に接続される。第６のキャパシタ及び第３のインダクタは直列に接続されて、入力端子及び第４のキャパシタの間に接続される第１のＬＣ共振回路を形成する。第７のキャパシタ及び第４のインダクタは直列に接続されて、出力端子及び第４のキャパシタの間に接続される第２のＬＣ共振回路を形成する。【選択図】図１

Description

本考案は無線通信のためのフィルタ素子に関し、特に阻止帯域ノイズ抑制付き低域通過フィルタに関する。

画像通信及びマルチメディアのアプリケーションは機能増強された通信帯域及びノイズ抑制能力の要求をしている。そのため、低温同時焼成セラミック（ＬＴＣＣ）の製造プロセスは、ＬＴＣＣベースのコンポーネントのための優れた高周波特性を提供し、三次元集積回路の製造を促進し、種々の誘電体材料を回路設計で自由に選択でき、デザインに柔軟なスペース及び回路アーキテクチャのレイアウトを与えて、ＬＴＣＣプロセスを部品製造のための好ましい選択肢の１つとする。

無線通信装置は、通常、そのフロントエンドモジュールに２つの低域通過フィルタを必要とする。通過帯域外の高調波を十分減衰させる主たる機能として、低域通過フィルタは無線通信装置の重要な要素となる。

しかしながら、２つの伝送零点を有する従来の低域通過フィルタは、ノイズ抑制の役割のために要求にかなうものではない。代わりに、３つの伝送零点を有する低域通過フィルタは、現在のアプリケーションの主流として供されている。図５を参照するに、従来の低域通過フィルタの等価回路図は、第１から第５のキャパシタＣ１〜Ｃ５、第１のインダクタＬ１及び第２のインダクタＬ２を含んでいる。第１のキャパシタＣ１は、第１インダクタＬ１に並列に接続された後、第３のキャパシタＣ３及び第４のキャパシタＣ４の間に接続される。同様に、第２のキャパシタＣ２は、第２のインダクタＬ２に並列に接続された後、第４のキャパシタＣ４及び第５のキャパシタＣ５の間に接続される。図６を参照するに、曲線Ｓ１１は反射減衰量（リターンロス）曲線を示し、曲線Ｓ１２は挿入損失曲線を示し、Ｚ１、Ｚ２及びＺ３は第１の伝送零点、第２の伝送零点及び第３の伝送零点をそれぞれ示し、通過帯域制御及び周波数帯抑圧を表している。阻止帯域のＳパラメータ値（デシベル）は−２０ｄＢに位置しているとする。阻止帯域の周波数レンジは０．８ＧＨｚ〜６．３ＧＨｚのレンジであり、遮断周波数は６．３ＧＨｚ以上に位置している。図５における上記の低域通過フィルタの問題は阻止帯域にわたるノイズ抑制能力にあり、Ａ１で囲まれる阻止帯域で発生するノイズを効果的に抑制することができず、そのＳパラメータの値（ｄＢ）は遮断周波数のレンジにおいて発生する信号の当該値の１decadeを超えている。

本考案の目的は、高周波阻止帯域でノイズを抑制することができる阻止帯域ノイズ抑圧付き低域通過フィルタを提供することである。

上記の目的を達成するために、阻止帯域ノイズ抑圧付き低域通過フィルタは多層基板と、複数の導電パターンを含んでいる。多層基板は複数の基板を互いに積層して形成される。複数の導電パターンは多層基板の複数の基板上に形成される。複数の導電パターンは第１キャパシタから第７のキャパシタ及び第１のインダクタから第４のインダクタを含んでいる。

第３のキャパシタの一端は入力端子であり、第３のキャパシタの他端は接地される。

第５のキャパシタの一端は出力端子であり、第５のキャパシタの他端は接地される。

第１のキャパシタ及び第１のインダクタは並列に接続され、入力端子及び第４のキャパシタの第１端の間に接続される。

第２のキャパシタ及び第２のインダクタは並列に接続され、出力端子及び第４のキャパシタの第１端の間に接続される。

第４のキャパシタの第２端は接地される。

第６のキャパシタ及び第３のインダクタは直列に接続され、入力端子及び第４のキャパシタの第１端の間に接続される第１のＬＣ共振回路を形成している。

第７のキャパシタ及び第４のインダクタは直列に接続され、出力端子及び第４のキャパシタの第１端の間に接続される第２のＬＣ共振回路を形成している。

低域通過フィルタの入力端子及び出力端子の間に接続される第１のＬＣ共振回路及び第２のＬＣ共振回路によって、低域通過フィルタは阻止帯域で発生するノイズの問題を軽減することができ、挿入損失の値は遮断周波数で発生する信号の当該値の１decadeを超えており、阻止帯域のノイズ抑圧性能を増強する。

本考案に係る他の目的、利点及び新規な特徴は、以下の詳細な説明から図面を併せて参照すれば一層明らかとなる。

図１は、本考案による低域通過フィルタの等価回路図である。 図２は、図１における低域通過フィルタの分解多層導電パターンを示す概略図である。 図３は、図１における低域通過フィルタの周波数特性図である。 図４は、図１における低域通過フィルタの多層パターンの他の実施例を示す部分分解概略図である。 図５は、従来の低域通過フィルタの等価回路図である。 図６は、図５における従来の低域通過フィルタの周波数特性図である。

以下、本考案にしたがう阻止帯域ノイズ抑制付き低域通過フィルタをその好ましい実施例について図面を参照して詳述する。

図１を参照するに、本考案に係る阻止帯域ノイズ抑制付き低域通過フィルタの等価回路図が示され、第１のキャパシタＣ１〜第７のキャパシタＣ７及び第１のインダクタＬ１〜第４のインダクタＬ４を備えている。第３のキャパシタＣ３の一端は低域通過フィルタの入力端子（ＩＮ）として取り込まれ、第３のキャパシタＣ３の他端は接地される。第５のキャパシタＣ５の一端は低域通過フィルタの出力端子（ＯＵＴ）として取り込まれ、第５のキャパシタＣ５の他端は接地される。第１のキャパシタＣ１は、第１のインダクタＬ１に並列に接続された後、入力端子（ＩＮ）及び第４のキャパシタＣ４の第１端の間に接続される。第２のキャパシタＣ２は、第２のインダクタＬ２に並列に接続された後、出力端子（ＯＵＴ）及び第４のキャパシタＣ４の第１端の間に接続される。第４のキャパシタＣ４の第２端は接地される。

第６のキャパシタＣ６及び第３のインダクタＬ３は直列に接続されて第１のＬＣ共振回路を形成し、この第１のＬＣ共振回路は入力端子（ＩＮ）及び第４のキャパシタＣ４の第１端の間に接続されている。第７のキャパシタＣ７及び第４のインダクタＬ４は直列に接続されて第２のＬＣ共振回路を形成し、この第２のＬＣ共振回路は出力端子（ＯＵＴ）及び第４のキャパシタＣ４の第１端の間に接続されている。

図２を参照するに、低域通過フィルタの製造時に、低温同時焼成セラミック（ＬＴＣＣ）技術は複数の基板を積層することに適用され多層基板を形成する。低域通過フィルタの上記の等価回路は多層基板上に導電パターンを形成することによって実現される。本実施例において、低域通過フィルタは複数の基板、即ち第１の基板Ｓ１〜第９の基板Ｓ９の９つの層を有し、順次下方に互いに積層されている。９つの基板Ｓ１〜基板Ｓ９の各々はセラミック基板であり、導電パターンが以下のように９つの基板Ｓ１〜基板Ｓ９上に描画される。

第１の基板Ｓ１〜第４の基板Ｓ４の各々の左半部は、当該左半部上に順次巻回される第１のインダクタセグメント１０１を有して第１のインダクタＬ１を形成する。ＬＴＣＣ技術を用いて異なる基板の導体パターンを電気的に接続する技法は、従来技術に係るものであり、茲ではその説明について繰り返すことはしない。多層基板の異なる層に関連する第１の基板Ｓ１〜第４の基板Ｓ４上にそれぞれ配置されるように、第１のインダクタセグメント１０１は互いに積層され、結合されて第１のキャパシタＣ１を形成する。

第１の基板Ｓ１〜第４の基板Ｓ４の各々の右半部は、当該右半部上に順次巻回される第２のインダクタセグメント１０２を有して第２のインダクタＬ２を形成する。同様に、第１の基板Ｓ１〜第４の基板Ｓ４上にそれぞれ配置される第２のインダクタセグメント１０２は互いに積層され、結合されて第２のキャパシタＣ２を形成する。第１の基板Ｓ１上の第１のインダクタセグメント１０１及び第２のインダクタセグメント１０２は第１の接続点Ｎ１に共通して接続される。

図１に示される入力端子（ＩＮ）及び出力端子（ＯＵＴ）は、第４の基板上Ｓ４の第１のインダクタセグメント１０１の一端上及び第２のインダクタセグメント１０２の一端上にそれぞれ形成される。

第５の基板Ｓ５は、この第５の基板Ｓ５に形成される第３のインダクタセグメント１０３、第４のインダクタセグメント１０４、第６のキャパシタ結合部２０６及び第７のキャパシタ結合部２０７を有している。第３のインダクタセグメント１０３及び第４のインダクタセグメント１０４の各々の一端は、第２の接続点Ｎ２に接続され、さらに第１の接続点Ｎ１に電気的に接続される。第３のインダクタセグメント１０３は第３のインダクタＬ３を形成し、延長されて第６のキャパシタ結合部２０６に接続する。第４のインダクタセグメント１０４は第４のインダクタＬ４を形成し、延長されて第７のキャパシタ結合部２０７に接続する。

第６の基板Ｓ６は、この第６の基板Ｓ６上に別々に形成される第３のキャパシタ結合部２０３及び第５のキャパシタ結合部２０５を有する。第３のキャパシタ結合部２０３及び第６のキャパシタ結合部２０６は結合されて第６のキャパシタＣ６を形成する。第３のキャパシタ結合部２０３は第６の基板Ｓ６の一端縁まで延長されて、第４の基板Ｓ４上の入力端子（ＩＮ）に電気的に接続する。第５のキャパシタ結合部２０５及び第キャパシタ結合部２０７は結合されて、第７のキャパシタＣ７を形成する。第５のキャパシタ結合部２０５は第６の基板Ｓ６の他端縁まで延長されて、第４の基板Ｓ４上の出力端子（ＯＵＴ）に電気的に接続する。

第７の基板Ｓ７は、この第７の基板Ｓ７上に別々に形成される第１の接地部Ｇ１及び第２の接地部Ｇ２を有している。第１の接地部Ｇ１及び第３のキャパシタ結合部２０３は結合されて、第３のキャパシタＣ３を形成する。第２の接地部Ｇ２及び第５のキャパシタ結合部２０５は結合されて、第５のキャパシタＣ５を形成する。

第８の基板Ｓ８は、この第８の基板Ｓ８上に形成される第４のキャパシタ結合部２０４を有している。第４のキャパシタ結合部２０４は第３の接続点Ｎ３を有し、この第３の接続点Ｎ３は第２の接続点Ｎ２に電気的に接続されている。

第９の基板Ｓ９は第９の基板Ｓ９上に形成される第３の接地部Ｇ３を有している。第３の接地部Ｇ３及び第４のキャパシタ結合部２０４は結合されて、第４のキャパシタＣ４を形成する。

図４を参照するに、低域通過フィルタの多層導電パターンの別の実施例が示されている。当初第５の基板Ｓ５に形成される第３のインダクタセグメント１０３、第４のインダクタセグメント１０４、第６のキャパシタ結合部２０６及び第７のキャパシタ結合部２０７は、第５の基板Ｓ５〜第９の基板Ｓ９の１つの基板に選択的に形成することができ、かつ当該選択された基板に隣接するもう１つの基板に選択的に形成することができる。

一例として述べると、第３のインダクタセグメント１０３及び第４のインダクタセグメント１０４は、隣接する２つの基板の一方に形成されて接続され、第６のキャパシタ結合部２０６及び第７のキャパシタ結合部２０７は２つの隣接する基板の他方に形成され、第３のインダクタセグメント１０３は第６のキャパシタ結合部２０６と電気的に接続され、第４のインダクタセグメント１０４は第７のキャパシタ結合部２０７と電気的に接続されている。

この例において、例えば第３のインダクタセグメント１０３及び第４のインダクタセグメント１０４が第５の基板Ｓ５に形成され、第６のキャパシタ結合部２０６及び第７のキャパシタ結合部２０７が第６の基板Ｓ６に形成される場合、上記の第６の基板Ｓ６〜第９の基板Ｓ９はそれぞれ第７の基板〜第１０の基板とされる。

図３を参照するに、２つの特性曲線が周波数応答図に示されている。破線で示される第１の特性曲線は低域通過フィルタの挿入損失を表し、Ｓ１２に対応している。第１の特性曲線によって示されているように、３つの伝送零点Ｚ１〜Ｚ３は未だ利用可能であり、図５における従来の低域通過フィルタとは対照的に、本考案にしたがう域通過フィルタは、Ａ２で囲まれた部分によって示される０．８ＧＨｚ〜６．３ＧＨｚのレンジの阻止帯域にわたってサージパルスが生じることなく優れたノイズ抑制を有し、遮断周波数はより高い周波数（図３に図示せず）に位置する。実線で示される第２の特性曲線は、低域通過フィルタの反射減衰量（リターンロス）を表し、Ｓ１１に対応する。

要するに、本考案にしたがう低域通過フィルタは阻止帯域で発生するサージパルスの問題を軽減し、そのＳパラメータの値（ｄＢ）は第１のＬＣ共振回路及び第２のＬＣ共振回路によって遮断周波数で発生する信号の値の１decadeを超えており、それで第２の伝送零点Ｚ２及び第３の伝送零点Ｚ３の周波数は調整されて制御され、阻止帯域によって課される帯域幅制限の難点を突破することができる。一方、インダクタのインダクタンス値が関与するときインピーダンス値の増加に伴って減少するＱ値（品質係数）の問題にも対処することができる。さらに、ＬＴＣＣ技術で実装される低域通過フィルタは小型化され、製品外観が薄くなることが確保され、ＲＦ（無線周波数）モジュール及びシステムのアプリケーションにとって有利なものとなる。

本考案の幾つかの特徴及び利点は本考案の構造及び機能の詳細とともに前述の説明に記載されているが、その開示は例示のみである。その変更は、特に部品の形状、寸法及び配置の事項において詳細に行うことができ、添付の実用新案登録請求の範囲で表現される用語の広い一般的な意味によって示される全範囲に亘る本考案の原理内で実行できる。

Ｃ１・・・第１のキャパシタ
Ｃ２・・・第２のキャパシタ
Ｃ３・・・第３のキャパシタ
Ｃ４・・・第４のキャパシタ
Ｃ５・・・第５のキャパシタ
Ｃ６・・・第６のキャパシタ
Ｃ７・・・第７のキャパシタ
Ｌ１・・・第１のインダクタ
Ｌ２・・・第２のインダクタ
Ｌ３・・・第３のインダクタ
Ｌ４・・・第４のインダクタ
ＩＮ・・・入力端子
ＯＵＴ・・・出力端子
Ｓ１・・・第１の基板
Ｓ２・・・第２の基板
Ｓ３・・・第３の基板
Ｓ４・・・第４の基板
Ｓ５・・・第５の基板
Ｓ６・・・第６の基板
Ｓ７・・・第７の基板
Ｓ８・・・第８の基板
Ｓ９・・・第９の基板
Ｎ１・・・第１の接続点
Ｎ２・・・第２の接続点
Ｎ３・・・第３の接続点
Ｇ１・・・第１の接地部
Ｇ２・・・第２の接地部
Ｇ３・・・第３の接地部
Ｓ１２・・・低域通過フィルタの挿入損失
Ｓ１１・・・低域通過フィルタの反射減衰量（リターンロス）
Ｚ１〜Ｚ３・・・伝送零点
１０１・・・第１のインダクタセグメント
１０２・・・第２のインダクタセグメント
１０３・・・第３のインダクタセグメント
１０４・・・第４のインダクタセグメント
２０３・・・第３のキャパシタ結合部
２０４・・・第４のキャパシタ結合部
２０５・・・第５のキャパシタ結合部
２０６・・・第６のキャパシタ結合部
２０７・・・第７のキャパシタ結合部

Claims (5)

1. 複数の基板を互いに積層して形成される多層基板及び前記多層基板の前記複数の基板上に形成される複数の導電パターンを備え、前記複数の導電パターンは第１のキャパシタ、第２のキャパシタ、第３のキャパシタ、第４のキャパシタ、第５のキャパシタ、第６のキャパシタ及び第７のキャパシタ及び第１のインダクタ、第２のインダクタ、第３のインダクタ及び第４のインダクタを含んでおり、
   前記第３のキャパシタの一端は入力端子であり、前記第３のキャパシタの他端は接地され、
   前記第５のキャパシタの一端は出力端子であり、前記第５キャパシタの他端は接地され、
   前記第１のキャパシタ及び前記第１のインダクタは並列に接続され、前記入力端子及び前記第４のキャパシタの第１端の間に接続され、
   前記第２のキャパシタ及び前記第２のインダクタは並列に接続され、前記出力端子及び前記第４のキャパシタの第１端の間に接続され、
   前記第４のキャパシタの第２端は接地され、
   前記第６のキャパシタ及び前記第３のインダクタは直列に接続されて、前記入力端子及び前記第４のキャパシタの第１端の間に接続される第１のＬＣ共振回路を形成し、
   前記第７のキャパシタ及び前記第４のインダクタは直列に接続されて前記出力端子及び前記第４のキャパシタの第１端の間に接続される第２のＬＣ共振回路を形成することを特徴とする阻止帯域ノイズ抑制付き低域通過フィルタ。
2. 前記多層基板は順次下方に互いに積層される第１の基板、第２の基板、第３の基板、第４の基板、第５の基板、第６の基板、第７の基板、第８の基板及び第９の基板を含んでおり、
   前記第１の基板〜前記第４の基板の各々は順次巻回される第１のインダクタセグメントを有して前記第１のインダクタを形成し、互いに積層され、結合されて前記第１のキャパシタを形成し、
   前記第１の基板〜前記第４の基板の各々は順次巻回される第２のインダクタセグメントを有して第２のインダクタを形成し、互いに積層され、結合されて第２のキャパシタを形成し、前記第１のインダクタセグメント及び前記第２のインダクタセグメントは第１の接続点に共通して接続され、
   前記第５の基板は第３のインダクタセグメント、第４のインダクタセグメント、第６のキャパシタ結合部及び第７のキャパシタ結合部を有し、前記第３のインダクタセグメント及び前記第４のインダクタセグメントの各々の一端は第２の接続点に接続され、前記第１の接続点に電気的に接続され、前記第３のインダクタセグメントは前記第３のインダクタを形成し、延長されて前記第６のキャパシタ結合部に接続され、前記第４のインダクタセグメントは前記第４のインダクタを形成し、延長されて前記第７のキャパシタ結合部に接続され、
   前記第６の基板は前記第６の基板上に別々に形成される第３のキャパシタ結合部及び第５のキャパシタ結合部を有し、前記第３のキャパシタ結合部及び前記第６のキャパシタ結合部は結合されて前記第６のキャパシタを形成し、前記第５のキャパシタ結合部及び前記第７のキャパシタ結合部は結合されて第７のキャパシタを形成し、
   前記第７の基板は前記第７の基板上に別々に形成される第１の接地部及び第２の接地部を有し、前記第１の接地部及び前記第３のキャパシタ結合部は結合されて前記第３のキャパシタを形成し、前記第２の接地部及び前記第５のキャパシタ結合部は結合されて前記第５のキャパシタを形成し、
   前記第８の基板は前記第８の基板上に形成される第４のキャパシタ結合部を有し、前記第４のキャパシタ結合部は第３の接続点を有し、前記第３の接続点は前記第２の接続点に電気的に接続され、
   前記第９の基板は前記第９の基板上に形成される第３の接地部を有し、前記第３の接地部及び前記第４のキャパシタ結合部は結合されて前記第４のキャパシタを形成することを特徴とする請求項１記載の低域通過フィルタ。
3. 前記多層基板は順次下方に互いに積層される第１の基板、第２の基板、第３の基板、第４の基板、第５の基板、第６の基板、第７の基板、第８の基板、第９の基板及び第１０の基板を含んでおり、
   前記第１の基板〜前記第４の基板の各々は順次巻回される第１のインダクタセグメントを有して前記第１のインダクタを形成し、互いに積層され、結合されて前記第１のキャパシタを形成し、
   前記第１の基板〜前記第４の基板の各々は順次巻回される第２のインダクタセグメントを有して第２のインダクタを形成し、互いに積層され、結合されて第２のキャパシタを形成し、前記第１のインダクタセグメント及び前記第２のインダクタセグメントは第１の接続点に共通して接続され、
   前記第５の基板は第３のインダクタセグメント及び第４のインダクタセグメントを有し、前記第３のインダクタセグメント及び前記第４のインダクタセグメントの各々の一端は第２の接続点に接続され、前記第１の接続点に電気的に接続され、前記第３のインダクタセグメントは前記第３のインダクタを形成し、前記第４のインダクタセグメントは前記第４のインダクタを形成し、
   前記第６の基板は前記第６の基板上に別々に形成される第６のキャパシタ結合部及び第７のキャパシタ結合部を有し、前記第６のキャパシタ結合部は前記第３のインダクタセグメントに電気的に接続され、前記第７のキャパシタ結合部は前記第４のインダクタに電気的に接続され、
   前記第７の基板は前記第７の基板上に別々に形成される第３のキャパシタ結合部及び第５のキャパシタ結合部を有し、前記第３のキャパシタ結合部及び前記第６のキャパシタ結合部は結合されて前記第６のキャパシタを形成し、前記第５のキャパシタ結合部及び前記第７のキャパシタ結合部は結合されて第７のキャパシタを形成し、
   前記第８の基板は前記第８の基板上に別々に形成される第１の接地部及び第２の接地部を有し、前記第１の接地部及び前記第３のキャパシタ結合部は結合されて前記第３のキャパシタを形成し、前記第２の接地部及び前記第５のキャパシタ結合部は結合されて前記第５のキャパシタを形成し、
   前記第９の基板は前記第９の基板上に形成される第４のキャパシタ結合部を有し、前記第４のキャパシタ結合部は第３の接続点を有し、前記第３の接続点は前記第２の接続点に電気的に接続され、
   前記第１０の基板は前記第１０の基板上に形成される第３の接地部を有し、前記第３の接地部及び前記第４のキャパシタ結合部は結合されて前記第４のキャパシタを形成することを特徴とする請求項１記載の低域通過フィルタ。
4. 前記第４の基板の前記第１のインダクタセグメントの一端は入力端子として取り込まれ、前記第４の基板の前記第２のインダクタセグメントの一端は出力端子として取り込まれることを特徴とする請求項２又は請求項３記載の低域通過フィルタ。
5. 前記第３のキャパシタ結合部は前記第６の基板の一端縁まで延長されて前記第４の基板上の入力端子に電気的に接続し、前記第５のキャパシタ結合部は前記第６の基板の他端縁まで延長されて前記第４の基板上の出力端子に電気的に接続することを特徴とする請求項４記載の低域通過フィルタ。

Images