TWM531695U - 具有寬頻抑制能力之低通濾波器 - Google Patents

Description

具有寬頻抑制能力之低通濾波器

本創作是關於一種無線通訊的濾波元件，特別是指一種低通濾波器元件。

為了因應影像通訊技術與影音多媒體之應用，未來通訊頻寬與抑制雜訊能力的提升，已成為不可豁缺的要求。

低温共燒陶瓷技術(Low Temperature Co-fired Ceramic, LTCC)的製程除了具有良好的高頻特性、易將電路立體化外，也具有多種介電材料可以自由選擇，在電路架構設計與布局上，都擁有較大的彈性空間，故製作元件的製程使用LTCC是現在與未來最佳的選擇。

無線通訊模組在前級收發模組(Front End Module)中，會使用到2個低通濾波器(Low Pass Filter)，而低通濾波器最主要的功用是對通帶(Pass Band)以外的諧波加以適當地衰減，故低通濾波器在無線通訊模組中為一重要元件。

在先前技術一般低通濾波器，具有2個傳輸零點類型的低通濾波器，其頻帶雜訊抑制能力已不敷使用，故具有3個傳輸零點類型的低通濾波器為目前應用的主流，其中圖5為一般低通濾波器之等效電路圖，包含有一第一電容C1~一第五電容C5、一第一電感L1及一第二電感L2，其中，第一電容C1與第一電感L1先並聯後，再連接在第三電容C3及第四電容C4之間，第二電容C2與第二電感L2同樣先並聯後，再連接在第四電容C4及第四電容C5之間。

請參考圖6所示，前述該低通濾波器所存在的問題為停帶(Stop Band)雜訊抑制能力仍然無法達到通帶(Pass Band)截止頻率的10倍以上，如範圍A1所標示的頻段。故通帶頻率的10倍以上的諧波將無法有效衰減，此為目前低通濾波器有待克服的技術問題。

本創作之主要目的係提供一種具有寬頻抑制能力之低通濾波器，在高頻的寬停帶(Stop band)區段提供良好的雜訊抑制能力。

為達成前述目的，本創作具有寬頻抑制能力之低通濾波器包含以複數層的基板堆疊形成的一積層本體，在該多層基板的表面上形成複數導電圖案，該複數導電圖案構成第一電容至第七電容以及第一電感至第四電感，其中：

該第三電容的一端為一輸入端，該第三電容的另一端連接至接地；

該第五電容的一端為一輸出端，該第五電容的另一端連接至接地；

該第一電容及第一電感係並聯在該輸入端與該第四電容的第一端；

該第二電容及第一電感係並聯在該輸出端與該第四電容的第一端；

該第四電容的第二端連接至接地；

該第六電容及該第三電感串聯構成一第一LC諧振電路，該第一LC諧振電路連接在該輸入端與該第四電容的第一端之間；

該第七電容及該第四電感串聯構成一第二LC諧振電路，該第二LC諧振電路連接在該輸出端與第四電容的第一端之間。

藉由在低通濾波器的輸入端及輸出端之間加入該第一LC諧振電路及第二LC諧振電路，本創作可改善低通濾波器在通帶頻率10倍以上頻率處會出現的突波問題，提高停帶範圍內之雜訊抑制效果。

請參考圖1所示，本創作是一種具有寬頻抑制能力之低通濾波器，包含有第一電容C1～~第七電容C7、第一電感L1～第四電感L4。該第三電容C3的一端為輸入端In，另一端連接至接地；該第五電容C5的一端為輸出端Out，另一端連接至接地。該第一電容C1及第一電感L1並聯後，連接在輸入端In與第四電容C4的第一端；該第二電容C2及第一電感L2並聯後，連接在輸出端Out與第四電容C4的第一端之間；該第四電容C4的第二端連接至接地。

該第六電容C6及第三電感L3串聯構成一第一LC諧振電路，再連接在輸入端In與第四電容的第一端之間；該第七電容C7及第四電感L4串聯構成一第二LC諧振電路，連接在輸出端Out與第四電容的第一端之間。

請參考圖2所示，實際製作本創作時，是以低温共燒陶瓷技術(Low Temperature Co-fired Ceramic, LTCC)堆疊複數層基材構成一積層本體，在複數層基材上形成導電圖案而構成前述等效電路架構。本實施例係包含九層的基板，由上而下排序依序是第一基板S1～第九基板S9，各基板S1~S9為陶瓷基板，其表面上的導電圖案說明如下：

該第一基板S1至第四基板S4表面的左半部係形成有第一電感線段101，該些第一電感線段101串聯形成螺旋狀的線圈構成該第一電感L1，利用低溫共燒陶瓷技術電性連接不同基板的導電圖案係為已知的作法，故不再贅述。又因為該些第一電感線段101係分屬在不同層的第一基板S1~第四基板S4，各基板之間的第一電感線段101互相重疊耦合構成該第一電容C1。

該第一基板S1至第四基板S4表面的右半部係形成有第二電感線段102，該些第一電感線段102串聯形成另一螺旋狀的線圈，構成該第二電感L2，積層；同理，各基板之間的第二電感線段102互相重疊耦合構成該第二電容C2；其中，該第一基板S1上之第一電感線段101及第二電感線段102係互相連接在一第一連接點N1。

該第四基板S4上形成之第一電感線段101、第二電感線段102的一端係分別構成圖1所示的輸入端In及輸出端Out。

該第五基板S5上形成一第三電感線段103、一第四電感線段104、一第六電容耦合面206及一第七電容耦合面207。該第三電感線段103與該第四電感線段104的一端互相連接在一第二連接點N2後再電性連接至該第一基板S1的第一連接點N1，其中，該第三電感線段103構成該第三電感L3且延伸連接該第六電容耦合面206，該第四電感線段104構成該第四電感L4且延伸連接該第七電容耦合面207。

該第六基板S6的表面上形成互相分離的第三電容耦合面203及第五電容耦合面205。該第三電容耦合面203與前述第六電容耦合面206互相耦合而構成該第六電容C6，且第三電容耦合面203係延伸至第六基板S6的其中一側邊以電性連接該第四基板S4的輸入端In。該第五電容耦合面203與前述第七電容耦合面207互相耦合而構成該第六電容C7，且第五電容耦合面205係延伸至第六基板S6的其中一側邊以電性連接該第四基板S4的輸出端Out。

該第七基板S7的表面係形成互相分離的第一接地面G1及第二接地面G2。該第一接地面G1與前述第三電容耦合面203互相耦合而構成該第三電容C3。該第二接地面G2與前述第五電容耦合面205互相耦合而構成該第五電容C5。

該第八基板S8的表面係形成一第四電容耦合面204，該第四電容耦面204上具有一第三連接點N3，係電性連接至該第二連接點N2。

該第九基板S9的表面係形成一第三接地面G3，該第三接地面G3與前述該第四電容耦合面204互相耦合構成該第四電容C4。

請參考圖4所示，本創作在另一實施例中，原本在該第五基板S5上形成的第三電感線段103、第四電感線段104、第六電容耦合面206及第七電容耦合面207可以改為分別形成在兩片相鄰的基板，即其中一基板形成相連的第三電感線段103與第四電感線段104，另一基板形成第六電容耦合面206及第七電容耦合面207，再電性連接該第三電感線段103及第六電容耦合面206，以及電性連接該第四電感線段104及第七電容耦合面207。

請參考圖3所示，從本創作的頻率響應圖上標示兩特性曲線，其中一特性曲線以虛線表示，表示本創作低通濾波器之插入損失(Insertion loss)，即對應到S參數的S12，可以看到本創作仍然保有三個傳輸零點Z1~Z3，相較於圖5傳統的低通濾波器特性，本創作在高頻的寬停帶(Stop band)區段具有良好的雜訊抑制能力，第一特性曲線在標示的範圍A2內不存在突波。另一特性曲線以實線表示，表示的是本創作的返回損失(Return loss)

綜上所述，本創作藉由該第一LC諧振電路及第二LC諧振電路可改善低通濾波器在通帶頻率10倍以上頻率處會出現的突波問題，藉由此對LC諧振電路來調整頻率以及控制第二、第三傳輸零點Z2、Z3，突破目前停帶抑制頻寬之瓶頸。並可改善因增大電感值時，電阻值亦隨之增大所產生Q值下降之問題。除此之外，採用多層結構的技術實現低通濾波器，亦能夠達成微型化與薄型化之產品外觀，更易於應用在射頻模組及系統產品上。

因此，本創作具有以下特點 :

1.具有可簡單地調整、控制停帶中第二傳輸零點以及第三傳輸零點之頻率點位置。

2.抵抗因調整電感值時，電阻值亦隨之增大所產生的Q值下降。

3.將電感器以對稱繞線方式形成在基板上，降低設計複雜度並用電感器層與層之間之寄生電容效應，調整頻率或調整阻抗匹配。

C1~C7‧‧‧第一電容~第七電容
L1~L4‧‧‧第一電感~第四電感
N1~N3‧‧‧第一連接點~第三連接點
S1~S9‧‧‧第一基板~第九基板
G1~G3‧‧‧第一接地面~第三接地面
Z1~Z3‧‧‧第一傳輸零點~第三傳輸零點
101‧‧‧第一電感線段
102‧‧‧第二電感線段
103‧‧‧第三電感線段
104‧‧‧第四電感線段
203‧‧‧第三電容耦合面
204‧‧‧第四電容耦合面
205‧‧‧第五電容耦合面
206‧‧‧第六電容耦合面
207‧‧‧第七電容耦合面

圖1：本創作低通濾波器之等效電路圖。 圖2：本創作低通濾波器之多層導電圖案分解示意圖。 圖3：本創作低通濾波器之頻率響應圖。 圖4：本創作低通濾波器之多層導電圖案另一實施例的局部分解示意圖。 圖5：現有低通濾波器之等效電路圖。 圖6：現有低通濾波器之頻率響應圖。

C1~C7‧‧‧第一電容~第七電容

L1~L4‧‧‧第一電感~第四電感

In‧‧‧輸入端

Out‧‧‧輸出端

Claims (5)

1. 一種具有寬頻抑制能力之低通濾波器，包含以複數層的基板堆疊形成的一積層本體，在該多層基板的表面上形成複數導電圖案，該複數導電圖案構成第一電容至第七電容以及第一電感至第四電感，其中： 該第三電容的一端為一輸入端，該第三電容的另一端連接至接地； 該第五電容的一端為一輸出端，該第五電容的另一端連接至接地； 該第一電容及第一電感係並聯在該輸入端與該第四電容的第一端； 該第二電容及第一電感係並聯在該輸出端與該第四電容的第一端； 該第四電容的第二端連接至接地； 該第六電容及該第三電感串聯構成一第一LC諧振電路，該第一LC諧振電路連接在該輸入端與該第四電容的第一端之間； 該第七電容及該第四電感串聯構成一第二LC諧振電路，該第二LC諧振電路連接在該輸出端與第四電容的第一端之間。
2. 如請求項1所述具有寬頻抑制能力之低通濾波器，該複數層的基板包含由上而下依序堆疊的第一基板至第九基板，其中: 該第一基板至第四基板表面的係形成有複數第一電感線段，該些第一電感線段串聯構成該第一電感；且第一基板至第四基板之間的第一電感線段互相重疊耦合構成該第一電容； 該第一基板至第四基板表面的係形成有複數第二電感線段，該些第二電感線段串聯構成該第二電感；且第一基板至第四基板之間的第二電感線段互相重疊耦合構成該第二電容；該第一基板上之第一電感線段及第二電感線段係互相連接在一第一連接點； 該第五基板上形成一第三電感線段、一第四電感線段、一第六電容耦合面及一第七電容耦合面；該第三電感線段與該第四電感線段的一端互相連接在一第二連接點，該第二連接點電性連接至該第一連接點，其中，該第三電感線段構成該第三電感且延伸連接該第六電容耦合面，該第四電感線段構成該第四電感且延伸連接該第七電容耦合面； 該第六基板上形成互相分離的一第三電容耦合面及一第五電容耦合面，該第三電容耦合面與該第六電容耦合面互相耦合而構成該第六電容；該第五電容耦合面與前述第七電容耦合面互相耦合而構成該第六電容； 該第七基板的表面係形成互相分離的一第一接地面及一第二接地面，該第一接地面與該第三電容耦合面互相耦合而構成該第三電容；該第二接地面與該第五電容耦合面互相耦合而構成該第五電容； 該第八基板的表面係形成一第四電容耦合面，該第四電容耦面上具有一第三連接點，第三連接點係電性連接至該第二連接點; 該第九基板的表面係形成一第三接地面，該第三接地面與前述該第四電容耦合面互相耦合構成該第四電容。
3. 如請求項1所述具有寬頻抑制能力之低通濾波器，該複數層的基板包含由上而下依序堆疊的第一基板至第十基板，其中: 該第一基板至第四基板表面的係形成有複數第一電感線段，該些第一電感線段串聯構成該第一電感；且第一基板至第四基板之間的第一電感線段互相重疊耦合構成該第一電容； 該第一基板至第四基板表面的係形成有複數第二電感線段，該些第二電感線段串聯構成該第二電感；且第一基板至第四基板之間的第二電感線段互相重疊耦合構成該第二電容；該第一基板上之第一電感線段及第二電感線段係互相連接在一第一連接點； 該第五基板上形成一第三電感線段及一第四電感線段，該第三電感線段與該第四電感線段的一端互相連接在一第二連接點，該第二連接點電性連接至該第一連接點，其中，該第三電感線段構成該第三電感，該第四電感線段構成該第四電感； 該第六基板上形成一第六電容耦合面及一第七電容耦合面該第六電容耦合面電性連接該第三電感線段，該第七電容耦合面電性連接該第四電感線段； 該第七基板上形成互相分離的一第三電容耦合面及一第五電容耦合面，該第三電容耦合面與該第六電容耦合面互相耦合而構成該第六電容；該第五電容耦合面與前述第七電容耦合面互相耦合而構成該第六電容； 該第八基板的表面係形成互相分離的一第一接地面及一第二接地面，該第一接地面與該第三電容耦合面互相耦合而構成該第三電容；該第二接地面與該第五電容耦合面互相耦合而構成該第五電容； 該第九基板的表面係形成一第四電容耦合面，該第四電容耦面上具有一第三連接點，第三連接點係電性連接至該第二連接點; 該第十基板的表面係形成一第三接地面，該第三接地面與前述該第四電容耦合面互相耦合構成該第四電容。
4. 如請求項2或3所述具有寬頻抑制能力之低通濾波器，該第四基板上形成之第一電感線段的一端與第二電感線段的一端係分別構成該輸入端及該輸出端。
5. 如請求項4所述具有寬頻抑制能力之低通濾波器，第三電容耦合面係延伸至其所在基板的其中一側邊以電性連接該第四基板的輸入端；且第五電容耦合面係延伸至其所在基板的其中一側邊以電性連接該第四基板的輸出端。