JP5522130B2 - 不平衡−平衡変換回路素子 - Google Patents

Description

積層基板に集中定数型回路を形成することで実現される不平衡−平衡変換回路に関する。

現在、多くのＲＦフロントエンドモジュールでは、アンテナで受信した信号は不平衡型信号であるのに対して、ＲＦ半導体ＩＣでは平衡型信号で信号処理を実行している。このため、アンテナで受信した不平衡型信号を、平衡型信号へ変換する不平衡−平衡変換機能を有する回路を必要とする。このような不平衡−平衡変換回路としては、次の二種類が存在する。一つは、伝送線路間の結合を利用したマーチャント型であり、もう一つは、特許文献１にも記載されている集中定数型のローパスフィルタ（以下、ＬＰＦと称する。）およびハイパスフィルタ（以下、ＨＰＦと称する。）を用いた集中定数型である。

ここで、マーチャント型の場合、位相差を持った二つの出力信号を得るために、主線路に対して、伝送信号（受信信号）の波長の１／４の長さからなる副線路を形成し、当該副線路の両端から各信号を出力するため、集中定数型よりも小型化が困難となる。

したがって、小型の不平衡−平衡変換回路素子を実現するには、集中定数型が優位である。図１は、従来の一般的な集中定数型の不平衡−平衡変換回路素子の回路図である。

従来の不平衡−平衡変換回路素子１０Ｐは、不平衡端子Ｐ_ＵＢと、第１平衡端子Ｐ_Ｂ１および第２平衡端子Ｐ_Ｂ２からなる一対の平衡端子と、を備える。

不平衡端子Ｐ_ＵＢと第１平衡端子Ｐ_Ｂ１との間には、インダクタＬＬ１ｐが直列接続されている。インダクタＬＬ１ｐの第１平衡端子Ｐ_Ｂ１側は、キャパシタＣＬ１ｐを介してグランドへ接続されている。これら、シリーズ接続のインダクタＬＬ１ｐとシャント接続のキャパシタＣＬ１ｐとによって、ＬＰＦが構成される。

不平衡端子Ｐ_ＵＢと第２平衡端子Ｐ_Ｂ２との間には、キャパシタＣＨ１ｐが直列接続されている。キャパシタＣＨ１ｐの第２平衡端子Ｐ_Ｂ２側は、インダクタＬＨ１ｐを介してグランドへ接続されている。これら、シリーズ接続のキャパシタＣＨ１ｐとシャント接続のインダクタＬＨ１ｐとによって、ＨＰＦが構成される。

特開２００５−１６６７０２号公報

しかしながら、図１に示すような従来の不平衡−平衡変換回路素子１０Ｐでは、ＲＦ半導体ＩＣに接続する場合に、インピーダンスの位相成分に対する整合を行うことが困難である。このため、従来のＲＦフロントエンドモジュールは、図２に示す回路構成を有する必要がある。図２は、従来のＲＦフロントエンドモジュールの回路構成図である。図２に示すように、従来のＲＦフロントエンドモジュールは、上述の不平衡−平衡変換回路素子１０Ｐ、アンテナ８００、整合回路８０２、ＲＦ半導体ＩＣ８０３を備える。不平衡−平衡変換回路素子１０Ｐの不平衡端子Ｐ_ＵＢには、アンテナ８００が接続されている。不平衡−平衡変換回路素子１０Ｐの第１平衡端子Ｐ_Ｂ１および第２平衡端子Ｐ_Ｂ２からなる平衡端子には、整合回路８０２を介して、ＲＦ半導体ＩＣ８０３が接続されている。

整合回路８０２は、第１平衡端子Ｐ_Ｂ１に対して、シリーズ接続されるインダクタおよびシャント接続されるキャパシタと、第２平衡端子Ｐ_Ｂ２に対して、シリーズ接続されるインダクタおよびシャント接続されるキャパシタと、を備える。

このため、不平衡−平衡変換回路素子１０Ｐが集中定数型であって、小型化が可能であっても、整合回路８０２をさらに必要とするため、ＲＦフロントエンドモジュールとしての小型化が阻害される。また、整合回路８０２による不平衡−平衡変換回路素子１０ＰとＲＦ半導体ＩＣ９０３との間の整合は取れるものの、整合回路８０２を必要とする分だけ、ＲＦフロントエンドモジュールとしての挿入損失は、若干低下してしまう。

したがって、本発明の目的は、整合時に入力インピーダンスの位相成分を調整する必要がある素子に対して接続する場合であっても、整合回路を別途必要とせず、小型化が容易であり、低損失な信号伝送が可能な不平衡−平衡変換回路を提供することにある。

この発明は、不平衡信号を入出力する不平衡端子と、平衡信号を入出力する第１平衡端子および第２平衡端子からなる一対の平衡端子とを、備えた不平衡−平衡変換回路素子に関するものであり、第１インダクタ、第１キャパシタ、およびインピーダンス調整素子を備える。第１インダクタは、不平衡端子と第１平衡端子との間に直列接続されている。第１キャパシタは、不平衡端子と第２平衡端子との間に直列接続されている。インピーダンス調整素子は、第１インダクタの第１平衡端子側と、第１キャパシタの第２平衡端子側との間に接続されたインダクタまたはキャパシタと、第１インダクタにおける該第１インダクタと第１キャパシタとの接続点側の端部をグランドに接続する第２キャパシタとからなる。

この構成では、第１インダクタを含む第１平衡端子側の回路と、第１キャパシタを含む第２平衡端子側の回路の双方に接続するインピーダンス調整素子を備えることで、第１平衡端子側の回路と第２平衡端子側の回路とを同時に同じ位相量で回転させることができる。これにより、第１平衡端子と第２平衡端子とからなる平衡端子の出力インピーダンスの位相成分を、インピーダンス調整素子の素子値によって調整することが可能になる。この際、多数の回路素子を用いる必要はなく、インピーダンス調整素子として単体のインダクタもしくはキャパシタを用いるだけで、十分な位相回転量が得られ、取り得る位相範囲を広くすることができる。また、第２キャパシタが不平衡端子とグランドとの間に接続されることで、中心周波数を低下させることができる。すなわち、インピーダンス特性やバランス特性を維持しながら、伝搬する信号の周波数を低周波側へシフトさせることができる。

また、この発明の不平衡−平衡変換回路素子は、次の構成であることが好ましい。不平衡−平衡変換回路素子は、複数の誘電体層を積層してなる積層体からなる。第１インダクタ、第１キャパシタ、およびインピーダンス調整素子は、積層体の複数の誘電体層に形成された電極パターンによって形成されている。第１インダクタおよびインピーダンス調整素子は、第１キャパシタと積層体の実装面との間に配設されている。言い換えれば、積層方向に沿って、第１キャパシタは、第１インダクタおよびインピーダンス調整素子の形成領域を挟んで積層体の実装面と反対側に配設されている。

この構成では、グランドに接続しない第１キャパシタが、実装面から遠く配置されることで、当該実装面やその近接層に通常形成されるグランド電極と、第１キャパシタを構成する対向電極との距離を、積層体内において広く取ることができる。これにより、グランド電極と第１キャパシタとの間に生じる寄生キャパシタンスが抑制され、挿入損失を改善することができる。

また、この発明の不平衡−平衡変換回路素子は、次の構成であることが好ましい。この不平衡−平衡変換回路素子は、第１インダクタと第１キャパシタとの接続点と、不平衡端子との間に直列接続された直流成分除去用キャパシタを備える。直流成分除去用キャパシタは、複数の誘電体層に形成された電極パターンで形成されている。第１インダクタおよびインピーダンス調整素子は、直流成分除去用キャパシタと積層体の実装面との間に配設されている。言い換えれば、積層方向に沿って、直流成分除去用キャパシタは、第１インダクタおよびインピーダンス調整素子の形成領域を挟んで積層体の実装面と反対側に配設されている。

この構成では、不平衡端子へ直列接続されるグランドへ直接接続しない直流成分除去用キャパシタの寄生キャパシタンスも抑制できる。これにより、直流成分除去用キャパシタを備える構成であっても、挿入損失を改善することができる。

また、この発明の不平衡−平衡変換回路素子では、直流電圧を印加する直流電圧印加端子を備え、該直流電圧印加端子が第１インダクタおよび第１キャパシタに接続されていることが好ましい。

この構成では、第１平衡端子および第２平衡端子からなる一対の平衡端子へ、直流成分を供給することができる。すなわち、後段のＲＦ半導体ＩＣへ直流電圧を供給することができる。

また、この発明の不平衡−平衡変換回路素子は、次の構成であることが好ましい。この不平衡−平衡変換回路素子は、第１平衡端子または第２平衡端子を、グランドへ接続するフィルタ特性調整素子を備える。この際、インピーダンス調整素子がインダクタであれば、フィルタ特性調整素子は、第１平衡端子をグランドへ接続するキャパシタからなる。インピーダンス調整素子がキャパシタであれば、フィルタ特性調整素子は、第２平衡端子をグランドへ接続するインダクタからなる。

この構成では、フィルタ特性調整素子を備えることで、インピーダンス調整のみでなく、不平衡−平衡変換回路素子のフィルタ特性を、容易且つ簡素な構成で、適宜調整することができる。

この発明によれば、ＲＦ信号を低損失で伝送可能な不平衡−平衡変換回路を、小型化に実現することができる。

従来の一般的な集中定数型の不平衡−平衡変換回路素子１０Ｐの回路図である。 従来のＲＦフロントエンドモジュールの回路構成図である。 第１の実施形態に係る不平衡−平衡変換回路素子１０の回路図である。 第１の実施形態に係る不平衡−平衡変換回路素子１０の等価回路図である。 第１の実施形態に係る不平衡−平衡変換回路素子１０の各種特性を示す図である。 第１の実施形態に係る不平衡−平衡変換回路素子１０の外観斜視図である。 第１の実施形態に係る不平衡−平衡変換回路素子１０の分解斜視図である。 本願構成の不平衡−平衡変換回路素子１０の挿入損失特性と、キャパシタＣＨ１を積層体１００の底面側に配置した場合（Ｒｅｆ構成）の挿入損失特性とを示す図である。 出力インピーダンス値とインダクタＬＨ１の素子値（インダクタンス）との関係を示す表である。 第２の実施形態に係る不平衡−平衡変換回路素子１０Ａの回路図である。 不平衡−平衡変換回路素子１０Ａの分解斜視図である。 出力インピーダンス値とキャパシタＣＬ１Ａの素子値（キャパシタンス）との関係を示す表である。 第１、第２の実施形態からなる不平衡−平衡変換回路素子で取り得るインピーダンス値の範囲の概念を示す図である。 第３の実施形態に係る不平衡−平衡変換回路素子１０Ｂの回路図である。 不平衡−平衡変換回路素子１０Ｂの分解斜視図である。 第４の実施形態に係る不平衡−平衡変換回路素子１０Ｃの回路図である。 不平衡−平衡変換回路素子１０Ｃの分解斜視図である。 第５の実施形態に係る不平衡−平衡変換回路素子１０Ｄの回路図である。 第６の実施形態に係る不平衡−平衡変換回路素子１０Ｅの回路図である。

本発明の第１の実施形態に係る不平衡−平衡変換回路素子について、図を参照して説明する。図３は第１の実施形態に係る不平衡−平衡変換回路素子１０の回路図である。

不平衡−平衡変換回路素子１０は、不平衡端子Ｐ_ＵＢと、第１平衡端子Ｐ_Ｂ１および第２平衡端子Ｐ_Ｂ２からなる平衡端子とを備える。

不平衡端子Ｐ_ＵＢと第１平衡端子Ｐ_Ｂ１との間には、インダクタＬＬ１が直列接続されている。このインダクタＬＬ１が本発明の第１インダクタに相当する。また、インダクタＬＬ１の第１平衡端子Ｐ_Ｂ１側は、キャパシタＣＬ１を介してグランドへ接続されている。このキャパシタＣＬ１が、本発明のフィルタ特性調整素子に相当する。これらインダクタＬＬ１およびキャパシタＣＬ１によって、ローパスフィルタ（ＬＰＦ）が構成される。

不平衡端子Ｐ_ＵＢと第２平衡端子Ｐ_Ｂ２との間には、キャパシタＣＨ１が直列接続されている。このキャパシタＣＨ１が本発明の第１キャパシタに相当する。ハイパスフィルタ（ＨＰＦ）は。主に、このキャパシタＣＨ１によって構成される。

不平衡端子Ｐ_ＵＢから入力され、インダクタＬＬ１を通過した信号は、インダクタＬＬ１によって位相が進んで第１平衡端子Ｐ_Ｂ１から出力される。同時に、不平衡端子Ｐ_ＵＢから入力され、キャパシタＣＨ１を通過した信号は、キャパシタＣＨ１によって位相が遅れて第２平衡端子Ｐ_Ｂ２から出力される。これにより、第１平衡端子Ｐ_Ｂ１から出力される信号と、第２平衡端子Ｐ_Ｂ２から出力される信号の位相が１８０°の位相差となる。したがって、不平衡端子Ｐ_ＵＢから入力される不平衡型信号は、第１平衡端子Ｐ_Ｂ１および第２平衡端子Ｐ_Ｂ２からなる平衡端子から、平衡型信号となって出力され、不平衡−平衡変換回路素子１０は、不平衡−平衡変換回路として機能する。

インダクタＬＬ１の第１平衡端子Ｐ_Ｂ１側と、キャパシタＣＨ１の第２平衡端子Ｐ_Ｂ２側との間には、インダクタＬＨ１が接続されている。このインダクタＬＨ１が本発明のインピーダンス調整素子に相当する。

このような回路構成からなる不平衡−平衡変換回路素子１０においては、図３に示すインダクタＬＨ１が仮想接地されていると見なせるため、図４に示すような等価回路で表すことができる。図４は、第１の実施形態に係る不平衡−平衡変換回路素子１０の等価回路図である。

インダクタＬＬ１の第１平衡端子Ｐ_Ｂ１側と、キャパシタＣＨ１の第２平衡端子Ｐ_Ｂ２側との間に接続されるインダクタＬＨ１は、図４に示すように、等価回路上、上述のインダクタＬＬ１の第１平衡端子Ｐ_Ｂ１側をグランドへ接続するインダクタＬＨ１’と、キャパシタＣＨ１の第２平衡端子Ｐ_Ｂ２側をグランドへ接続するインダクタＬＨ１”と、がグランドを介して直列接続されたものと同等となる。そして、インダクタＬＨ１’とインダクタＬＨ１”は、インダクタンスが同じである。

この構成により、第１平衡端子Ｐ_Ｂ１側の回路と、第２平衡端子Ｐ_Ｂ２側の回路とに、同じインダクタンスからなるインダクタがシャント接続されているように、見なすことができる。これにより、第１平衡端子Ｐ_Ｂ１から不平衡端子Ｐ_ＵＢ側を見たインピーダンスの位相と、第２平衡端子Ｐ_Ｂ２から不平衡端子Ｐ_ＵＢ側を見たインピーダンスの位相とを、同じ位相量で回転させることができる。そして、この位相回転量は、インダクタＬＬ１のインダクタンスによって決定される。

したがって、このようなインダクタＬＨ１を備えることで、第１平衡端子Ｐ_Ｂ１および第２平衡端子Ｐ_Ｂ２からなる平衡端子の出力インピーダンスの位相成分を、０からマイナス方向へシフトさせることができる。この際、インダクタＬＨ１のインダクタンスを適宜設定することで、位相成分を適宜設定することができる。

これにより、負の位相成分を有する入力インピーダンスをもつＲＦ半導体ＩＣが当該不平衡−平衡変換回路素子１０の平衡端子側に接続されても、ＲＦ半導体ＩＣの入力インピーダンスの位相成分に整合するように、不平衡−平衡変換回路素子１０の平衡端子の出力インピーダンスの位相成分を設定することができる。

図５は、本実施形態に係る不平衡−平衡変換回路素子１０の各種特性を示す図である。図５（Ａ）は、平衡端子側のディファレンシャルモードでの出力インピーダンスを示すスミスチャートであり、図５（Ｂ）はディファレンシャルモードでの平衡出力信号の通過特性である。図５（Ｃ）は２つの平衡端子からの出力信号の振幅偏差であり、図５（Ｄ）は２つの平衡端子からの出力信号間の位相差である。なお、図５のシミュレーションは、通過帯域となる２．４［ＧＨｚ］帯でのＲＦ半導体ＩＣの入力インピーダンスが５０−ｊ８０［Ω］である場合を想定し、不平衡−平衡変換回路素子１０の平衡端子側の出力インピーダンスを５０＋ｊ８０［Ω］になるように、各インダクタのインダクタンスおよびキャパシタのキャパシタンスを設定した場合のものである。

本実施形態の構成を用いれば、図５（Ａ）のｍ１１マーキングに示すように、２．４ＧＨｚにおいて、入力インピーダンスは、略５０＋ｊ８０［Ω］となり、所望とする入力インピーダンスを簡素な構成で実現できている。

また、図５（Ｂ）のｍ１マーキングに示すように、２．４ＧＨｚでの減衰量１ｄＢ以下となり、挿入損失の低い特性を実現できる。

さらに、図５（Ｃ）のｍ５マーキングに示すように、２．４ＧＨｚにおける２つの平衡端子での信号の振幅差は略０［ｄＢ］であり、振幅偏差の殆どない特性を実現できる。

さらに、図５（Ｄ）のｍ７マーキングに示すように、２．４ＧＨｚにおける２つの平衡端子での信号の位相差は略１８０°であり、位相差が１８０°、すなわち平衡端子として理想的な位相差が実現できる。

このように、本実施形態の構成を用いることで、優れた伝送特性および優れたバランス特性を有する不平衡−平衡変換回路素子を、簡素な構成で実現することができる。

このような回路構成からなる不平衡−平衡変換回路素子１０は、図６及び図７に示すような積層体によって実現される。図６は、不平衡−平衡変換回路素子１０の外観斜視図である。図７は、不平衡−平衡変換回路素子１０の分解斜視図である。

不平衡−平衡変換回路素子１０は、図６に示すように、矩形状の積層体１００からなる。積層体１００の第１側面（図６の手前面）には、第１外部電極２０１と第２外部電極２０２とが、所定距離離間して形成されている。第１側面に対向する積層体１００の第２側面（図６の奥面）には、第３外部電極２０３と第４外部電極２０４とが、所定距離離間して形成されている。第１外部電極２０１と第４外部電極２０４とが対向し、第２外部電極２０２と第３外部電極２０３とが対向して、配置されている。これら第１、第２、第３、第４外部電極２０１，２０２，２０３，２０４は、各形成面（側面）のみでなく、積層体１００の天面（図６の上面）および底面（図６の下面）まで延びる形状で形成されている。積層体１００は、底面を実装面として、ＲＦ半導体ＩＣ等が実装される外部回路基板へ、実装される。

本実施形態の不平衡−平衡変換回路素子１０では、第１外部電極２０１は、不平衡端子Ｐ_ＵＢに対応し、第２外部電極２０２は、グランド接続端子ＧＮＤに対応し、第３外部電極２０３は、第１平衡端子Ｐ_Ｂ１に対応し、第４外部電極２０４は、第２平衡端子Ｐ_Ｂ２に対応する。

積層体１００は、図７に示すように、所定の電極パターンがそれぞれに形成された１６層の誘電体層を積層してなる。以下では、積層体１００の天面となる最上層を第１層とし、積層体１００の底面となる最下層を第１６層として、電極パターンの構成を説明する。

第１層の誘電体層１０１には、第１外部電極２０１、第２外部電極２０２、第３外部電極２０３、第４外部電極２０４が形成されている。第１外部電極２０１、第２外部電極２０２、第３外部電極２０３、第４外部電極２０４は、誘電体層１０１の側面から天面にかけて形成されている。

なお、第１外部電極２０１、第２外部電極２０２、第３外部電極２０３、第４外部電極２０４は、誘電体層１０２〜１１６の各側面にも、積層方向へ繋がるように形成されている。

第２層の誘電体層１０２、第３層の誘電体層１０３、第４層の誘電体層１０４には、平板電極２２１，２３１，２４１がそれぞれ形成されており、平板電極２３１と、平板電極２２１および平板電極２４１とが対向して、キャパシタＣＨ１が構成される。平板電極２２１と平板電極２４１は、第４外部電極２０４へ引き出されて接続される。平板電極２３１は、第１外部電極２０１へ引き出されて、接続されている。

第５層の誘電体層１０５、第６層の誘電体層１０６、第７層の誘電体層１０７、第８層の誘電体層１０８、第９層の誘電体層１０９、第１０層の誘電体層１１０には、インダクタＬＬ１を構成する線状電極２５１，２６１，２７１，２８１，２９１，３０１がそれぞれ形成されている。線状電極２５１の一端は、第１外部電極２０１に接続されている。線状電極３０１の一端は、第３外部電極２０３に接続されている。

線状電極２５１と線状電極２６１は、ビア電極９０１によって積層方向へ接続されている。線状電極２６１と線状電極２７１は、ビア電極９０２によって積層方向へ接続されている。線状電極２７１と線状電極２８１は、ビア電極９０３によって積層方向へ接続されている。線状電極２８１と線状電極２９１は、ビア電極９０５によって積層方向へ接続されている。線状電極２９１と線状電極３０１は、ビア電極９０７によって積層方向へ接続されている。

第７層の誘電体層１０７、第８層の誘電体層１０８、第９層の誘電体層１０９、第１０層の誘電体層１１０、第１１層の誘電体層１１１、第１２層の誘電体層１１２には、インダクタＬＨ１を構成する線状電極２７２，２８２，２９２，３０２，３１１，３２１がそれぞれ形成されている。線状電極２７２の一端は、第４外部電極２０４に接続されている。線状電極３２１の一端は、第３外部電極２０３に接続されている。

線状電極２７２と線状電極２８２は、ビア電極９０４によって積層方向に接続されている。線状電極２８２と線状電極２９２は、ビア電極９０６によって積層方向に接続されている。線状電極２９２と線状電極３０２は、ビア電極９０８によって積層方向に接続されている。線状電極３０２と線状電極３１１は、ビア電極９０９によって積層方向に接続されている。線状電極３１１と線状電極３２１は、ビア電極９１０によって積層方向に接続されている。

第１３層の誘電体層１１３、第１４層の誘電体層１１４、第１５層の誘電体層１１５、第１６層の誘電体層１１６には、平板電極３３１，３４１，３５１がそれぞれ形成されており、平板電極３４１と、平板電極３３１および平板電極３５１とが対向して、キャパシタＣＬ１が構成される。平板電極３３１，３５１は、第２外部電極２０２へ引き出されて、接続される。これら平板電極３３１，３５１が積層体１００内の内層グランド電極として機能する。平板電極３４１は、第３外部電極２０３へ引き出されて、接続される。

第１６層の誘電体層１１６には、第１外部電極２０１、第２外部電極２０２、第３外部電極２０３、第４外部電極２０４が形成されている。第１外部電極２０１、第２外部電極２０２、第３外部電極２０３、第４外部電極２０４は、誘電体層１１６の側面から底面にかけて形成されている。

このような構造とすることで、積層体１００の天面側から、キャパシタＣＨ１、インダクタＬＬ１、ＬＨ１、キャパシタＣＬ１の順に不平衡−平衡変換回路素子１０を構成する回路素子が形成される。そして、この積層体１００の内層グランド電極は、上述のように、積層体１００の底面に近い、誘電体層１１３，１１５の平板電極３３１，３５１となる。したがって、キャパシタＣＨ１を構成する平板電極２２１，２３１，２４１と、平板電極３４１および内層グランド電極となる平板電極３３１，３５１との間に、インダクタＬＬ１，ＬＨ１を形成する誘電体層が介在し、キャパシタＣＨ１を構成する平板電極２２１，２３１，２４１と、平板電極３４１および内層グランド電極となる平板電極３３１，３５１とを離間させることができる。これにより、平板電極２２１，２３１，２４１と平板電極３３１，３４１，３５１との間の寄生キャパシタンスの発生を抑制できる。

図８は、本願構成の不平衡−平衡変換回路素子１０の挿入損失特性と、キャパシタＣＨ１を構成する平板電極２２１，２３１，２４１と内層グランド電極となる平板電極３３１，３５１とを離間せず、ともに積層体１００の底面側に配置した場合（Ｒｅｆ構成）の挿入損失特性とを示す図である。図８は、通過帯域となる２．４［ＧＨｚ］付近の挿入損失を表し、実線が本願発明の挿入損失特性を示し、破線がＲｅｆ構成の挿入損失特性を示している。図８に示すように、本願発明の構成を用いることで、上述のように寄生キャパシタンスの発生を抑制することで、挿入損失を改善することができる。

なお、上述の説明では、一種類の入力インピーダンスの場合しか示していないが、不平衡−平衡変換回路素子１０を構成する各回路素子の各素子値を適宜設定することで、広範囲の位相成分を実現することができる。図９は、出力インピーダンス値とインダクタＬＨ１の素子値（インダクタンス）との関係を示す表である。図９に示すように、本実施形態の構成を用いることで、インダクタＬＨ１の素子値（インダクタンス）を変化させるだけで、５０±ｊ０［Ω］以下の５０−ｊ１２０［Ω］までの複素インピーダンスを実現できる。したがって、積層体のサイズが小さくても、上述の位相成分に対して広範囲な複素インピーダンスを実現することができる。言い換えれば、位相成分に対して、広範囲な複素インピーダンスを実現できる不平衡−平衡変換回路素子１０を、小型に形成することができる。

次に、第２の実施形態に係る不平衡−平衡変換回路素子について、図を参照して説明する。図１０は第２の実施形態に係る不平衡−平衡変換回路素子１０Ａの回路図である。

不平衡−平衡変換回路素子１０Ａは、不平衡端子Ｐ_ＵＢと、第１平衡端子Ｐ_Ｂ１および第２平衡端子Ｐ_Ｂ２からなる平衡端子とを備える。

不平衡端子Ｐ_ＵＢと第１平衡端子Ｐ_Ｂ１との間には、インダクタＬＬ１Ａが直列接続されている。このインダクタＬＬ１Ａが本発明の第１インダクタに相当する。ローパスフィルタ（ＬＰＦ）は、主にこのインダクタＬＬ１Ａによって構成される。

不平衡端子Ｐ_ＵＢと第２平衡端子Ｐ_Ｂ２との間には、キャパシタＣＨ１Ａが直列接続されている。このキャパシタＣＨ１Ａが本発明の第１キャパシタに相当する。また、キャパシタＣＨ１Ａの第２平衡端子Ｐ_Ｂ２側は、インダクタＬＨ１Ａを介してグランドへ接続されている。このインダクタＬＨ１Ａが、本発明のフィルタ特性調整素子に相当する。これらキャパシタＣＨ１Ａ、インダクタＬＨ１Ａにより、ハイパスフィルタ（ＨＰＦ）が構成される。

インダクタＬＬ１Ａの第１平衡端子Ｐ_Ｂ１側と、キャパシタＣＨ１Ａの第２平衡端子Ｐ_Ｂ２側との間には、キャパシタＣＬ１Ａが接続されている。このキャパシタＣＬ１Ａが本発明のインピーダンス調整素子に相当する。

このような回路構成からなる不平衡−平衡変換回路素子１０Ａにおいては、キャパシタＣＬ１Ａが仮想接地されていると見なせるため、インダクタＬＬ１Ａの第１平衡端子Ｐ_Ｂ１側と、キャパシタＣＨ１の第２平衡端子Ｐ_Ｂ２側との間に接続されるキャパシタＣＬ１Ａは、等価回路上、上述のインダクタＬＬ１の第１平衡端子Ｐ_Ｂ１側をグランドへ接続するキャパシタＣＬ１Ａ’と、キャパシタＣＨ１の第２平衡端子Ｐ_Ｂ２側をグランドへ接続するキャパシタＣＬ１Ａ”と、がグランドを介して直列接続されたものと同等となる。そして、キャパシタＣＬ１Ａ’とキャパシタＣＬ１Ａ”は、キャパシタンスが同じである。

この構成により、第１平衡端子Ｐ_Ｂ１側の回路と、第２平衡端子Ｐ_Ｂ２側の回路とに、同じキャパシタンスからなるキャパシタがシャント接続されているように、見なすことができる。これにより、第１平衡端子Ｐ_Ｂ１から不平衡端子Ｐ_ＵＢ側を見たインピーダンスの位相と、第２平衡端子Ｐ_Ｂ２から不平衡端子Ｐ_ＵＢ側を見たインピーダンスの位相とを、同じ位相量で回転させることができる。そして、この位相回転量は、キャパシタＣＬ１Ａのキャパシタンスによって決定される。また、位相回転方向は、第１の実施形態示した構成と逆になる。

したがって、このようなキャパシタＣＬ１Ａを備えることで、第１平衡端子Ｐ_Ｂ１および第２平衡端子Ｐ_Ｂ２からなる平衡端子の出力インピーダンスの位相成分を、０からプラス方向へシフトさせることができる。この際、キャパシタＣＬ１Ａのキャパシタンスを適宜設定することで、位相成分を適宜設定することができる。

これにより、正の位相成分を有する入力インピーダンスをもつＲＦ半導体ＩＣが当該不平衡−平衡変換回路素子１０Ａの平衡端子側に接続されても、ＲＦ半導体ＩＣの入力インピーダンスの位相成分に整合するように、不平衡−平衡変換回路素子１０Ａの平衡端子の出力インピーダンスの位相成分を設定することができる。

このような回路構成からなる不平衡−平衡変換回路素子１０Ａは、図１１に示すような積層体１００Ａによって実現される。図１１は、不平衡−平衡変換回路素子１０Ａの分解斜視図である。なお、不平衡−平衡変換回路素子１０Ａの外形形状は、第１の実施形態に示した不平衡−平衡変換回路素子１０と構成要素が同じであるので、詳細な説明は省略する。ただし、本実施形態の不平衡−平衡変換回路素子１０Ａでは、第１外部電極２０１Ａは、不平衡端子Ｐ_ＵＢに対応し、第２外部電極２０２Ａは、第２平衡端子Ｐ_Ｂ２に対応する。本実施形態の不平衡−平衡変換回路素子１０Ａでは、第３外部電極２０３Ａは、第１平衡端子Ｐ_Ｂ１に対応し、第４外部電極２０４Ａは、グランド接続端子ＧＮＤに対応する。

積層体１００Ａは、図１１に示すように、所定の電極パターンがそれぞれに形成された１３層の誘電体層を積層してなる。以下では、積層体１００Ａの天面となる最上層を第１層とし、積層体１００Ａの底面となる最下層を第１３層として、電極パターンの構成を説明する。

第１層の誘電体層１０１Ａには、第１外部電極２０１Ａ、第２外部電極２０２Ａ、第３外部電極２０３Ａ、第４外部電極２０４Ａが形成されている。第１外部電極２０１Ａ、第２外部電極２０２Ａ、第３外部電極２０３Ａ、第４外部電極２０４Ａは、誘電体層１０１Ａの側面から天面にかけて形成されている。

なお、第１外部電極２０１Ａ、第２外部電極２０２Ａ、第３外部電極２０３Ａ、第４外部電極２０４Ａは、誘電体層１０２Ａ〜１１３Ａの各側面にも、積層方向へ繋がるように形成されている。

第２層の誘電体層１０２Ａ、第３層の誘電体層１０３Ａ、第４層の誘電体層１０４Ａには、平板電極２２１Ａ，２３１Ａ，２４１Ａがそれぞれ形成されており、平板電極２３１Ａと、平板電極２２１Ａおよび平板電極２４１Ａとが対向して、キャパシタＣＨ１Ａが構成される。平板電極２２１Ａ，２４１Ａは、第２外部電極２０２Ａへ引き出されて、接続される。平板電極２３１Ａは、第１外部電極２０１Ａへ引き出されて、接続される。

第５層の誘電体層１０５Ａ、第６層の誘電体層１０６Ａ、第７層の誘電体層１０７Ａ、第８層の誘電体層１０８Ａには、インダクタＬＬ１Ａを構成する線状電極２５１Ａ，２６１Ａ，２７１Ａ，２８１Ａがそれぞれ形成されている。線状電極２５１Ａの一端は、第１外部電極２０１Ａに接続されている。線状電極２８１Ａは、ビア電極９０４Ａ、および誘電体層１０９Ａの平板電極２９１Ａを介して第３外部電極２０３Ａへ引き出されて、接続される。

線状電極２５１Ａと線状電極２６１Ａは、ビア電極９０１Ａによって積層方向に接続されている。線状電極２６１Ａと線状電極２７１Ａは、ビア電極９０２Ａによって積層方向に接続されている。線状電極２７１Ａと線状電極２８１Ａは、ビア電極９０３Ａによって積層方向に接続されている。

第８層の誘電体層１０８Ａ、第９層の誘電体層１０９Ａ、第１０層の誘電体層１１０Ａには、インダクタＬＨ１Ａを構成する線状電極２８２Ａ，２９２Ａ，３０１Ａがそれぞれ形成されている。線状電極２８２Ａの一端は、第４外部電極２０４Ａに接続されている。線状電極３０１Ａの一端は、第１外部電極２０２Ａに接続されている。

線状電極２８２Ａと線状電極２９２Ａは、ビア電極９０５Ａによって積層方向に接続されている。線状電極２９２Ａと線状電極３０１Ａは、ビア電極９０６Ａによって積層方向に接続されている。

第１１層の誘電体層１１１Ａ、第１２層の誘電体層１１２Ａ、第１３層の誘電体層１１３Ａには、平板電極３１１Ａ，３２１Ａ，３３１Ａがそれぞれ形成されており、平板電極３２１Ａと、平板電極３１１Ａおよび３３１Ａとが対向して、キャパシタＣＬ１Ａを構成する。平板電極３１１Ａ，３３１Ａは、第２外部電極２０２Ａへ引き出されて、接続される。これら平板電極３１１Ａ，３３１Ａは、積層体１００Ａ内の内層グランド電極として機能する。平板電極３２１Ａは、第３外部電極２０３Ａへ引き出されて、接続される。

第１３層の誘電体層１１３には、第１外部電極２０１Ａ、第２外部電極２０２Ａ、第３外部電極２０３Ａ、第４外部電極２０４Ａが形成されている。第１外部電極２０１Ａ、第２外部電極２０２Ａ、第３外部電極２０３Ａ、第４外部電極２０４Ａは、誘電体層１１３Ａの側面から底面にかけて形成されている。

このような構造とすることで、積層体１００Ａの天面側から、キャパシタＣＨ１Ａ、インダクタＬＬ１Ａ、ＬＨ１Ａ、キャパシタＣＬ１Ａの順に不平衡−平衡変換回路素子１０Ａを構成する回路素子が形成される。そして、この積層体１００Ａの内層グランド電極は、上述のように、積層体１００Ａの底面に近い、誘電体層１１１Ａ，１１３Ａの平板電極３１１Ａ，３３１Ａとなる。したがって、キャパシタＣＨ１Ａを構成する平板電極２２１Ａ，２３１Ａ，２４１Ａと、平板電極３２１Ａおよび内層グランド電極となる平板電極３１１Ａ，３３１Ａとの間に、インダクタＬＬ１Ａ，ＬＨ１Ａを形成する誘電体層が介在し、キャパシタＣＨ１Ａを構成する平板電極２２１Ａ，２３１Ａ，２４１Ａと、平板電極３２１Ａおよび内層グランド電極となる平板電極３１１Ａ，３３１Ａとを離間させることができる。これにより、平板電極２２１Ａ，２３１Ａ，２４１Ａと平板電極３１１Ａ，３２１Ａ，３３１Ａとの間の寄生キャパシタンスの発生を抑制できる。

また、本実施形態の不平衡−平衡変換回路素子１０Ａを構成する各回路素子の各素子値を適宜設定することで、第１の実施形態の不平衡−平衡変換回路素子１０と同様に、広範囲の位相成分を実現することができる。図１２は、出力インピーダンス値とキャパシタＣＬ１Ａの素子値（キャパシタンス）との関係を示す表である。図１２に示すように、本実施形態の構成を用いることで、キャパシタＣＬ１Ａの素子値（キャパシタンス）を変化させるだけで、５０±ｊ０［Ω］以上の５０＋ｊ１２０［Ω］までの複素インピーダンスを実現できる。したがって、小さい素子サイズであっても、上述の位相成分に対して広範囲な複素インピーダンスを実現することができる。言い換えれば、位相成分に対して、広範囲な複素インピーダンスを実現できる不平衡−平衡変換回路素子１０Ａを、小型に形成することができる。

そして、上述の第１、第２の実施形態に示したように、第１平衡端子Ｐ_Ｂ１側のＬＰＦと、第２平衡端子Ｐ_Ｂ２側のＨＰＦとの間にインダクタまたはキャパシタを接続すれば、−ｊ１２０［Ω］から＋ｊ１２０［Ω］までの位相調整を、小型のまま実現できる。図１３は、第１、第２の実施形態からなる不平衡−平衡変換回路素子で取り得るインピーダンスの範囲の概念を示す図である。

図１３に示すように、図１に示した従来構成では、複素インピーダンスの位相成分の取り得る範囲が極狭くなってしまうが、本発明の構成を用いることで、位相方向に取り得る範囲を、従来構成よりも大幅に広くすることができる。なお、図１３に示した位相成分の取り得る範囲は一例であり、不平衡−平衡変換回路素子の形状や仕様に応じて変化するが、少なくとも、位相成分を所定範囲内で容易に調整することができる。この際、不平衡−平衡変換回路素子を実現する積層体の形状は殆ど変化せず、大型化しない。

したがって、ＲＦ半導体ＩＣの複素インピーダンスの位相成分に対して広範囲で整合可能であり、小型の不平衡−平衡変換回路素子を実現できる。さらに、整不平衡−平衡変換回路素子とＲＦ半導体ＩＣとの間に、整合回路を別途必要としないので、ＲＦフロントエンドモジュールとしての形状も小型化できる。

次に、本発明の第３の実施形態に係る不平衡−平衡変換回路素子について、図を参照して説明する。図１４は第３の実施形態に係る不平衡−平衡変換回路素子１０Ｂの回路図である。本実施形態の不平衡−平衡変換回路素子１０Ｂは、第１の実施形態に示した不平衡−平衡変換回路素子１０に対して、直流電圧印加用グランド端子Ｐ_ＲＦＧを追加し、当該直流電圧印加用グランド端子Ｐ_ＲＦＧの追加に伴って、さらに複数の素子を追加したものである。したがって、基本的な不平衡−平衡変換機能は、第１の実施形態に示した不平衡−平衡変換回路素子１０と同じである。よって、回路構成及び積層構造のみを具体的に説明する。

不平衡−平衡変換回路素子１０Ｂは、不平衡端子Ｐ_ＵＢと、第１平衡端子Ｐ_Ｂ１および第２平衡端子Ｐ_Ｂ２からなる平衡端子と、直流電圧印加用グランド端子Ｐ_ＲＦＧとを備える。

不平衡端子Ｐ_ＵＢと第１平衡端子Ｐ_Ｂ１との間には、インダクタＬＬ１Ｂが直列接続されている。このインダクタＬＬ１Ｂが本発明の第１インダクタに相当する。また、インダクタＬＬ１Ｂの第１平衡端子Ｐ_Ｂ１側は、キャパシタＣＬ１Ｂを介して直流電圧印加用グランド端子Ｐ_ＲＦＧへ接続されている。

不平衡端子Ｐ_ＵＢと第２平衡端子Ｐ_Ｂ２との間には、キャパシタＣＨ１Ｂが直列接続されている。このキャパシタＣＨ１Ｂが本発明の第１キャパシタに相当する。また、キャパシタＣＨ１ＢのインダクタＬＬ１Ｂ接続側は、インダクタＬＨ２Ｂを介して直流電圧印加用グランド端子Ｐ_ＲＦＧへ接続されている。

インダクタＬＬ１Ｂの第１平衡端子Ｐ_Ｂ１側と、キャパシタＣＨ１Ｂの第２平衡端子Ｐ_Ｂ２側との間には、インダクタＬＨ１Ｂが接続されている。このインダクタＬＨ１Ｂが本発明のインピーダンス調整素子に相当する。

インダクタＬＬ１ＢとキャパシタＣＨ１Ｂとの接続点と、不平衡端子Ｐ_ＵＢとの間には、直流成分除去用キャパシタＣｉｎが接続されている。

このような回路構成からなる不平衡−平衡変換回路素子１０Ｂは、図１５に示すような積層体１００Ｂによって実現される。図１５は、不平衡−平衡変換回路素子１０Ｂの分解斜視図である。なお、不平衡−平衡変換回路素子１０Ｂの外形形状は、第１、第２の実施形態に示した不平衡−平衡変換回路素子１０，１０Ａと構成要素が同じであるので、詳細な説明は省略する。ただし、本実施形態の不平衡−平衡変換回路素子１０Ｂでは、第１外部電極２０１Ｂは、不平衡端子Ｐ_ＵＢに対応し、第２外部電極２０２Ｂは、第１平衡端子Ｐ_Ｂ１に対応する。本実施形態の不平衡−平衡変換回路素子１０Ｂでは、第３外部電極２０３Ｂは、第２平衡端子Ｐ_Ｂ２に対応し、第４外部電極２０４Ｂは、直流電圧印加用グランド端子Ｐ_ＲＦＧに対応する。

積層体１００Ｂは、図１５に示すように、所定の電極パターンがそれぞれに形成された２１層の誘電体層を積層してなる。以下では、積層体１００Ｂの天面となる最上層を第１層とし、積層体１００Ｂの底面となる最下層を第２１層として、電極パターンの構成を説明する。

第１層の誘電体層１０１Ｂには、第１外部電極２０１Ｂ、第２外部電極２０２Ｂ、第３外部電極２０３Ｂ、第４外部電極２０４Ｂが形成されている。第１外部電極２０１Ｂ、第２外部電極２０２Ｂ、第３外部電極２０３Ｂ、第４外部電極２０４Ｂは、誘電体層１０１Ｂの側面から天面にかけて形成されている。

なお、第１外部電極２０１Ｂ、第２外部電極２０２Ｂ、第３外部電極２０３Ｂ、第４外部電極２０４Ｂは、誘電体層１０２Ｂ〜１２１Ｂの各側面にも、積層方向へ繋がるように形成されている。

第２層の誘電体層１０２Ｂ、第３層の誘電体層１０３Ｂ、第４層の誘電体層１０４Ｂ、第５層の誘電体層１０５Ｂには、平板電極２２１Ｂ，２３１Ｂ，２４１Ｂがそれぞれ形成されており、平板電極２２１Ｂ，２４１Ｂと平板電極２３１Ｂ，２５１Ｂとが対向して、直流成分除去用キャパシタＣｉｎを構成する。平板電極２２１Ｂ，２４１Ｂは、それぞれ第１外部電極２０１Ｂへ引き出されて、接続される。平板電極２３１Ｂは、ビア電極９０１Ｂを介して、平板電極２５１Ｂへ接続されている。平板電極２５１Ｂは、
ビア電極９０２Ｂと、誘電体層１０７Ｂに形成された接続電極１０７Ｂと、ビア電極９０３Ｂを介して、誘電体層１０８Ｂの線状電極２８２Ｂに接続される。

第６層の誘電体層１０６Ｂには、キャパシタＣＨ１Ｂを構成する平板電極２６１Ｂが形成されている。平板電極２６１Ｂは第５層の誘電体層に形成された平板電極２５１Ｂと対向して、ＣＨ１Ｂを構成する。平板電極２６１Ｂは、第３外部電極２０３Ｂへ引き出されて、接続される。

第８層の誘電体層１０８Ｂ、第９層の誘電体層１０９Ｂ、第１０層の誘電体層１１０Ｂ、第１１層の誘電体層１１１Ｂ、第１２層の誘電体層１１２Ｂ、第１３層の誘電体層１１３Ｂには、インダクタＬＨ２Ｂを構成する線状電極２８２Ｂ，２９２Ｂ，３０２Ｂ，３１２Ｂ，３２２Ｂ，３３２Ｂがそれぞれ形成されている。線状電極２８２Ｂの一端は、ビア電極９０３Ｂ、誘電体層１０７Ｂの接続電極２７１Ｂ、ビア電極９０２Ｂを介して、平板電極２５１Ｂに接続するとともに、同層にあるインダクタＬＬ１Ｂの構成要素である線状電極２８１Ｂに接続されている。線状電極３３２Ｂの一端は、第４外部電極２０４Ｂに接続されている。

線状電極２８２Ｂの他端と線状電極２９２Ｂは、ビア電極９０５Ｂによって積層方向に接続されている。線状電極２９２Ｂと線状電極３０２Ｂは、ビア電極９０７Ｂによって積層方向に接続されている。線状電極３０２Ｂと線状電極３１２Ｂは、ビア電極９０９Ｂによって積層方向に接続されている。線状電極３１２Ｂと線状電極３２２Ｂは、ビア電極９１１Ｂによって積層方向に接続されている。線状電極３２２Ｂと線状電極３３２Ｂは、ビア電極９１１Ｂによって積層方向に接続されている。

第８層の誘電体層１０８Ｂ、第９層の誘電体層１０９Ｂ、第１０層の誘電体層１１０Ｂ、第１１層の誘電体層１１１Ｂ、第１２層の誘電体層１１２Ｂ、第１３層の誘電体層１１３Ｂ、第１４層の誘電体層１１４Ｂ、第１５層の誘電体層１１５Ｂには、インダクタＬＬ１Ｂを構成する線状電極２８１Ｂ，２９１Ｂ，３０１Ｂ，３１１Ｂ，３２１Ｂ，３３１Ｂ，３４１Ｂ，３５１Ｂがそれぞれ形成されている。線状電極２８１Ｂの一端は、同層にあるインダクタＬＨ２Ｂの構成要素である線状電極２８２Ｂに接続されている。線状電極３５１Ｂの一端は、第２外部電極２０２Ｂに接続されている。

線状電極２８１Ｂの他端と線状電極２９１Ｂは、ビア電極９０４Ｂによって積層方向に接続されている。線状電極２９１Ｂと線状電極３０１Ｂは、ビア電極９０６Ｂによって積層方向に接続されている。線状電極３０１Ｂと線状電極３１１Ｂは、ビア電極９０８Ｂによって積層方向に接続されている。線状電極３１１Ｂと線状電極３２１Ｂは、ビア電極９１０Ｂによって積層方向に接続されている。線状電極３２１Ｂと線状電極３３１Ｂは、ビア電極９１２Ｂによって積層方向に接続されている。線状電極３３１Ｂと線状電極３４１Ｂは、ビア電極９１４Ｂによって積層方向に接続されている。線状電極３４１Ｂと線状電極３５１Ｂは、ビア電極９１５Ｂによって積層方向に接続されている。

第１６層の誘電体層１１６Ｂ、第１７層の誘電体層１１７Ｂ、第１８層の誘電体層１１８Ｂ、第１９層の誘電体層１１９Ｂには、インダクタＬＨ１Ｂを構成する線状電極３６１Ｂ，３７１Ｂ，３８１Ｂ，３９１Ｂがそれぞれ形成されている。線状電極３６１Ｂの一端は、第３外部電極２０３Ｂに接続されている。線状電極３９１Ｂの一端は、第２外部電極２０２Ｂに接続されている。

線状電極３６１Ｂの他端と線状電極３７１Ｂは、ビア電極９１６Ｂによって積層方向に接続されている。線状電極３７１Ｂと線状電極３８１Ｂは、ビア電極９１７Ｂによって積層方向に接続されている。線状電極３８１Ｂと線状電極３９１Ｂは、ビア電極９１８Ｂによって積層方向に接続されている。

第２０層の誘電体層１２０Ｂ、第２１層の誘電体層１２１Ｂには、平板電極４０１Ｂ，４１１Ｂがそれぞれ形成されており、平板電極４０１Ｂ，４１１Ｂが対向することにより、キャパシタＣＬ１Ｂを構成する。平板電極４０１Ｂは、第２外部電極２０２Ｂに引き出されて、接続される。平板電極４１１Ｂは、第４外部電極２０４Ｂに引き出されて、接続される。平板電極４１１Ｂが積層体１００Ｂ内の内層グランド電極として機能する。

第２１層の誘電体層１２１Ｂには、第１外部電極２０１Ｂ、第２外部電極２０２Ｂ、第３外部電極２０３Ｂ、第４外部電極２０４Ｂが形成されている。第１外部電極２０１Ｂ、第２外部電極２０２Ｂ、第３外部電極２０３Ｂ、第４外部電極２０４Ｂは、誘電体層１２１Ｂの側面から底面にかけて形成されている。

このような構造とすることで、積層体１００Ｂの天面側から、キャパシタＣｉｎ，ＣＨ１Ｂ、インダクタＬＬ１Ｂ，ＬＨ２Ｂ，ＬＨ１Ｂ、キャパシタＣＬ１Ｂの順に不平衡−平衡変換回路素子１０Ｂを構成する回路素子が形成される。そして、この積層体１００Ｂの内層グランド電極は、上述のように、積層体１００Ｂの最下層である誘電体層１２１Ｂの平板電極４１１Ｂとなる。したがって、キャパシタＣｉｎ，ＣＨ１Ｂを構成する平板電極２２１Ｂ，２３１Ｂ，２４１Ｂ，２５１Ｂ，２６１Ｂと、平板電極４０１Ｂおよび内層グランド電極となる平板電極４１１Ｂとの間に、インダクタＬＬ１Ｂ，ＬＨ１Ｂ，ＬＨ２Ｂを形成する誘電体層が介在し、キャパシタＣｉｎ，ＣＨ１Ｂを構成する平板電極２２１Ｂ，２３１Ｂ，２４１Ｂ，２５１Ｂ，２６１Ｂと、平板電極４０１Ｂおよび内層グランド電極となる平板電極４１１Ｂとを離間させることができる。これにより、平板電極２２１Ｂ，２３１Ｂ，２４１Ｂ，２５１Ｂ，２６１Ｂと平板電極４０１Ｂ，４１１Ｂ間の寄生キャパシタンスの発生を抑制できる。

このように、直流電圧印加機能を有する不平衡−平衡変換回路素子１０Ｂに対しても、上述の第１の実施形態に示した不平衡−平衡変換回路素子１０と同様の作用効果を得ることができる。

次に、本発明の第４の実施形態に係る不平衡−平衡変換回路素子について、図を参照して説明する。図１６は第４の実施形態に係る不平衡−平衡変換回路素子１０Ｃの回路図である。本実施形態の不平衡−平衡変換回路素子１０Ｃは、第２の実施形態に示した不平衡−平衡変換回路素子１０Ａに対して、直流電圧印加用グランド端子Ｐ_ＲＦＧを追加し、当該直流電圧印加用グランド端子Ｐ_ＲＦＧの追加に伴って、さらに複数の素子を追加したものである。したがって、基本的な不平衡−平衡変換機能は、第２の実施形態に示した不平衡−平衡変換回路素子１０Ａと同じである。よって、回路構成及び積層構造のみを具体的に説明する。

不平衡−平衡変換回路素子１０Ｃは、不平衡端子Ｐ_ＵＢと、第１平衡端子Ｐ_Ｂ１および第２平衡端子Ｐ_Ｂ２からなる平衡端子と、直流電圧印加用グランド端子Ｐ_ＲＦＧとを備える。

不平衡端子Ｐ_ＵＢと第１平衡端子Ｐ_Ｂ１との間には、インダクタＬＬ１Ｃが直列接続されている。このインダクタＬＬ１Ｃが本発明の第１インダクタに相当する。インダクタＬＬ１Ｃの第１平衡端子Ｐ_Ｂ１側は、キャパシタＣＬ１ＣとインダクタＬＨ２Ｃの直列回路を介して直流電圧印加用グランド端子Ｐ_ＲＦＧへ接続されている。

不平衡端子Ｐ_ＵＢと第２平衡端子Ｐ_Ｂ２との間には、キャパシタＣＨ１Ｃが直列接続されている。このキャパシタＣＨ１Ｃが本発明の第１キャパシタに相当する。キャパシタＣＨ１ＣのインダクタＬＬ１Ｃ接続側は、インダクタＬＨ１Ｃを介して直流電圧印加用グランド端子Ｐ_ＲＦＧへ接続されている。キャパシタＣＨ１Ｃの第２平衡端子Ｐ_Ｂ２側は、キャパシタＣＬ１ＣとインダクタＬＨ２Ｃとの接続点へ接続されている。

これにより、インダクタＬＬ１Ｃの第１平衡端子Ｐ_Ｂ１側と、キャパシタＣＨ１Ｃの第２平衡端子Ｐ_Ｂ２側との間に、キャパシタＣＬ１Ｃが接続される。このキャパシタＣＬ１Ｃが本発明のインピーダンス調整素子に相当する。

インダクタＬＬ１ＣとキャパシタＣＨ１Ｃとの接続点と、不平衡端子Ｐ_ＵＢとの間には、直流成分除去用キャパシタＣｉｎが接続されている。

このような回路構成からなる不平衡−平衡変換回路素子１０Ｃは、図１７に示すような積層体１００Ｃによって実現される。図１７は、不平衡−平衡変換回路素子１０Ｃの分解斜視図である。なお、不平衡−平衡変換回路素子１０Ｃの外形形状は、第１、第２、第３の実施形態に示した不平衡−平衡変換回路素子１０，１０Ａ，１０Ｂと構成要素が同じであるので、詳細な説明は省略する。ただし、本実施形態の不平衡−平衡変換回路素子１０Ｃでは、第１外部電極２０１Ｃは、不平衡端子Ｐ_ＵＢに対応し、第２外部電極２０２Ｃは、第２平衡端子Ｐ_Ｂ２に対応する。本実施形態の不平衡−平衡変換回路素子１０Ｃでは、第３外部電極２０３Ｃは、第１平衡端子Ｐ_Ｂ１に対応し、第４外部電極２０４Ｃは、直流電圧印加用グランド端子Ｐ_ＲＦＧに対応する。

積層体１００Ｃは、図１７に示すように、所定の電極パターンがそれぞれに形成された２１層の誘電体層を積層してなる。以下では、積層体１００Ｃの天面となる最上層を第１層とし、積層体１００Ｃの底面となる最下層を第２１層として、電極パターンの構成を説明する。

第１層の誘電体層１０１Ｃには、第１外部電極２０１Ｃ、第２外部電極２０２Ｃ、第３外部電極２０３Ｃ、第４外部電極２０４Ｃが形成されている。第１外部電極２０１Ｃ、第２外部電極２０２Ｃ、第３外部電極２０３Ｃ、第４外部電極２０４Ｃは、誘電体層１０１Ｃの側面から天面にかけて形成されている。

なお、第１外部電極２０１Ｃ、第２外部電極２０２Ｃ、第３外部電極２０３Ｃ、第４外部電極２０４Ｃは、誘電体層１０２Ｃ〜１２１Ｃの各側面にも、積層方向へ繋がるように形成されている。

第２層の誘電体層１０２Ｃ、第３層の誘電体層１０３Ｃ、第４層の誘電体層１０４Ｃ、第５層の誘電体層１０５Ｃには、平板電極２２１Ｃ，２３１Ｃ，２４１Ｃ，２５１Ｃがそれぞれ形成されており、平板電極２２１Ｃ，２４１Ｃと、平板電極２３１Ｃ，２５１Ｃとが対向して、直流成分除去用キャパシタＣｉｎを構成する。平板電極２２１Ｃ，２４１Ｃは、第１外部電極２０１Ｃに引き出されて、接続される。平板電極２３１Ｃは、ビア電極９０１Ｃを介して、平板電極２５１Ｃに接続されている。平板電極２５１Ｃは、ビア電極９０２Ｃ、誘電体層１０７Ｃの接続電極２７１Ｃ、ビア電極９０３Ｃを介して、誘電体層１０８Ｃの線状電極２８１Ｃに接続されている。

第６層の誘電体層１０６Ｃには、キャパシタＣＨ１Ｃを構成する平板電極２６１Ｃが形成されている。平板電極２６１Ｃは、平板電極２５１Ｃと対向して、キャパシタＣＨ１Ｃを構成する。また、平板電極２６１Ｃは、第３外部電極２０３Ｃに引き出されて、接続される。

第８層の誘電体層１０８Ｃ、第９層の誘電体層１０９Ｃ、第１０層の誘電体層１１０Ｃ、第１１層の誘電体層１１１Ｃ、第１２層の誘電体層１１２Ｃ、第１３層の誘電体層１１３Ｃには、インダクタＬＨ１Ｃを構成する線状電極２８１Ｃ，２９１Ｃ，３０１Ｃ，３１１Ｃ，３２１Ｃ，３３１Ｃがそれぞれ形成されている。線状電極２８１Ｃの一端は、ビア電極９０３Ｃ、誘電体層１０７Ｃの接続電極２７１Ｃ、ビア電極９０２Ｃを介して、平板電極２５１Ｃに接続するとともに、同層にあるインダクタＬＬ１Ｃの構成要素である線状電極２８２Ｃに接続されている。線状電極３３１Ｃの一端は、第４外部電極２０４Ｃに接続されている。

線状電極２８１Ｃの他端と線状電極２９１Ｃは、ビア電極９０４Ｃによって積層方向に接続されている。線状電極２９１Ｃと線状電極３０１Ｃは、ビア電極９０６Ｃによって積層方向に接続されている。線状電極３０１Ｃと線状電極３１１Ｃは、ビア電極９０８Ｃによって積層方向に接続されている。線状電極３１１Ｃと線状電極３２１Ｃは、ビア電極９１０Ｃによって積層方向に接続されている。線状電極３２１Ｃと線状電極３３１Ｃは、ビア電極９１２Ｃによって積層方向に接続されている。

第８層の誘電体層１０８Ｃ、第９層の誘電体層１０９Ｃ、第１０層の誘電体層１１０Ｃ、第１１層の誘電体層１１１Ｃ、第１２層の誘電体層１１２Ｃ、第１３層の誘電体層１１３Ｃ、第１４層の誘電体層１１４Ｃ、第１５層の誘電体層１１５Ｃには、インダクタＬＬ１Ｃを構成する線状電極２８２Ｃ，２９２Ｃ，３０２Ｃ，３１２Ｃ，３２２Ｃ，３３２Ｃ，３４１Ｃ，３５１Ｃがそれぞれ形成されている。線状電極２８２Ｃの一端は、同層にあるインダクタＬＨ１Ｃの構成要素である線状電極２８１Ｃに接続されている。線状電極３５１Ｃの一端は、第２外部電極２０２Ｃに接続されている。

線状電極２８２Ｃの他端と線状電極２９２Ｃは、ビア電極９０５Ｃによって積層方向に接続されている。線状電極２９２Ｃと線状電極３０２Ｃは、ビア電極９０７Ｃによって積層方向に接続されている。線状電極３０２Ｃと線状電極３１２Ｃは、ビア電極９０９Ｃによって積層方向に接続されている。線状電極３１２Ｃと線状電極３２２Ｃは、ビア電極９１１Ｃによって積層方向に接続されている。線状電極３２２Ｃと線状電極３３２Ｃは、ビア電極９１３Ｃによって積層方向に接続されている。線状電極３３２Ｃと線状電極３４１Ｃは、ビア電極９１４Ｃによって積層方向に接続されている。線状電極３４１Ｃと線状電極３５１Ｃは、ビア電極９１５Ｃによって積層方向に接続されている。

第１６層の誘電体層１１６Ｃ、第１７層の誘電体層１１７Ｃ、第１８層の誘電体層１１８Ｃ、第１９層の誘電体層１１９Ｃには、インダクタＬＨ２Ｃを構成する線状電極３６１Ｃ，３７１Ｃ，３８１Ｃ，３９１Ｃがそれぞれ形成されている。線状電極３６１Ｃの一端は、第３外部電極２０３Ｃへ接続されている。線状電極３９１Ｃの一端は、第４外部電極２０４Ｃへ接続されている。

線状電極３６１Ｃと線状電極３７１Ｃは、ビア電極９１６Ｃによって積層方向に接続されている。線状電極３７１Ｃと線状電極３８１Ｃは、ビア電極９１７Ｃによって積層方向に接続されている。線状電極３８１Ｃと線状電極３９１Ｃは、ビア電極９１８Ｃによって積層方向に接続されている。

第２０層の誘電体層１２０Ｃ、第２１層の誘電体層１２１Ｃには、平板電極４０１Ｃ，４１１Ｃがそれぞれ形成されており、平板電極４０１Ｃ，４１１Ｃが対向することでキャパシタＣＬ１Ｃを構成する。平板電極４０１Ｃは、第２外部電極２０２Ｃに引き出されて、接続される。平板電極４１１Ｃは、第３外部電極２０３Ｃに引き出されて、接続される。平板電極４０１Ｃが積層体１００Ｃ内の内層グランド電極として機能する。

第２１層の誘電体層１２１Ｃには、第１外部電極２０１Ｃ、第２外部電極２０２Ｃ、第３外部電極２０３Ｃ、第４外部電極２０４Ｃが形成されている。第１外部電極２０１Ｃ、第２外部電極２０２Ｃ、第３外部電極２０３Ｃ、第４外部電極２０４Ｃは、誘電体層１２１Ｃの側面から底面にかけて形成されている。

このような構造とすることで、積層体１００Ｃの天面側から、キャパシタＣｉｎ，ＣＨ１Ｃ、インダクタＬＨ１Ｃ，ＬＬ１Ｃ，ＬＨ２Ｃ、キャパシタＣＬ１Ｃの順に不平衡−平衡変換回路素子１０Ｃを構成する回路素子が形成される。そして、この積層体１００Ｃの内層グランド電極は、上述のように、積層体１００Ｃの底面付近の誘電体層１２０Ｃの平板電極４０１Ｃとなる。したがって、キャパシタＣｉｎ，ＣＨ１Ｃを構成する平板電極２２１Ｃ，２３１Ｃ，２４１Ｃ，２５１Ｃ，２６１Ｃと、平板電極４１１Ｃおよび内層グランド電極となる平板電極４０１Ｃとの間に、インダクタＬＨ１Ｃ，ＬＬ１Ｃ，ＬＨ２Ｃを形成する誘電体層が介在し、キャパシタＣｉｎ，ＣＨ１Ｃを構成する平板電極２２１Ｃ，２３１Ｃ，２４１Ｃ，２５１Ｃ，２６１Ｃと、平板電極４１１Ｃおよび内層グランド電極となる平板電極４０１Ｃとを離間させることができる。これにより、平板電極２２１Ｃ，２３１Ｃ，２４１Ｃ，２５１Ｃ，２６１Ｃと平板電極４０１Ｃ，４１１Ｃ間の寄生キャパシタンスの発生を抑制できる。

このように、直流電圧印加機能を有する不平衡−平衡変換回路素子１０Ｃに対しても、上述の第２の実施形態に示した不平衡−平衡変換回路素子１０Ａと同様の作用効果を得ることができる。

次に、第５の実施形態に係る不平衡−平衡変換回路素子について、図を参照して説明する。図１８は第５の実施形態に係る不平衡−平衡変換回路素子１０Ｄの回路図である。本実施形態の不平衡−平衡変換回路素子１０ＤのインダクタＬＬ１Ｄ，ＬＨ１Ｄ、キャパシタＣＨ１Ｄ、ＣＬ１Ｄは、それぞれ第１の実施形態に示したインダクタＬＬ１，ＬＨ１、キャパシタＣＨ１，ＣＬ１に相当する。不平衡−平衡変換回路素子１０Ｄでは、インダクタＬＬ１Ｄの不平衡端子Ｐ_ＵＢ側端部がキャパシタＣＬ２Ｄを介してグランドへ接続されている。このような構成とすることで、上述の第１の実施形態に示した不平衡−平衡変換回路素子１０と同様の作用効果が得られるとともに、ＬＰＦおよびＨＰＦの通過帯域の中心周波数および通過帯域全体を低周波数側へシフトさせることができる。

次に、第６の実施形態に係る不平衡−平衡変換回路素子について、図を参照して説明する。図１９は第６の実施形態に係る不平衡−平衡変換回路素子１０Ｅの回路図である。本実施形態の不平衡−平衡変換回路素子１０ＥのインダクタＬＬ１Ｅ，ＬＨ１Ｅ、キャパシタＣＨ１Ｅ、ＣＬ１Ｅは、それぞれ第２の実施形態に示したインダクタＬＬ１Ａ，ＬＨ１Ａ、キャパシタＣＨ１Ａ，ＣＬ１Ａに相当する。不平衡−平衡変換回路素子１０Ｅでは、インダクタＬＬ１Ｅの不平衡端子Ｐ_ＵＢ側端部がキャパシタＣＬ２Ｅを介してグランドへ接続されている。このような構成とすることで、上述の第２の実施形態に示した不平衡−平衡変換回路素子１０Ａと同様の作用効果が得られるとともに、ＬＰＦおよびＨＰＦの通過帯域の中心周波数および通過帯域全体を低周波数側へシフトさせることができる。

１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１０Ｐ：不平衡−平衡変換回路素子、
１００，１００Ａ，１００Ｂ，１００Ｃ：積層体、
１０１−１１６，１０１Ａ−１１３Ａ，１０１Ｂ−２１２Ｂ，１０１Ｃ−１２１Ｃ：誘電体層、
２０１，２０１Ａ，２０１Ｂ，２０１Ｃ：第１外部電極、２０２，２０２Ａ，２０２Ｂ，２０２Ｃ：第２外部電極、２０３，２０３Ａ，２０３Ｂ，２０３Ｃ：第３外部電極、２０４，２０４Ａ，２０４Ｂ，２０４Ｃ：第４外部電極、
２２１，２３１，２４１，３３１，３４１，３５１，２２１Ａ，２３１Ａ，２４１Ａ，２９１Ａ，３１１Ａ，３２１Ａ，３３１Ａ，２２１Ｂ，２３１Ｂ，２４１Ｂ，２５１Ｂ，２６１Ｂ，４０１Ｂ，４１１Ｂ，２２１Ｃ，２３１Ｃ，２４１Ｃ，２５１Ｃ，２６１Ｃ，４０１Ｃ，４１１Ｃ：平板電極、
２５１，２６１，２７１，２７２，２８１，２８２，２９１，２９２，３０１，３０２，３１１，３２１，２５１Ａ，２６１Ａ，２７１Ａ，２８１Ａ，２８２Ａ，２９２Ａ，３０１Ａ，２８１Ｂ，２８２Ｂ，２９１Ｂ，２９２Ｂ，３０１Ｂ，３０２Ｂ，３１１Ｂ，３１２Ｂ，３２１Ｂ，３２２Ｂ，３３１Ｂ，３３２Ｂ，３４１Ｂ，３５１Ｂ，３６１Ｂ，３７１Ｂ，３８１Ｂ，３９１Ｂ，２８１Ｃ，２８２Ｃ，２９１Ｃ，２９２Ｃ，３０１Ｃ，３０２Ｃ，３１１Ｃ，３１２Ｃ，３２１ｃ，３２２Ｃ，３３１Ｃ，３３２Ｃ，３４１Ｃ，３５１Ｃ，３６１Ｃ，３７１Ｃ，３８１Ｃ，３９１Ｃ：線状電極、
２７１Ｂ，２７１Ｃ：接続電極、
８００：アンテナ、
８０２：整合回路、
８０３：ＲＦ半導体ＩＣ、
９０１−９１０，９０１Ａ−９０６Ａ：ビア電極、
Ｐ_ＵＢ：不平衡端子、
Ｐ_Ｂ１：第１平衡端子、Ｐ_Ｂ２：第２平衡端子、Ｐ_ＲＦＧ：直流電圧印加用グランド端子、
ＬＬ１，ＬＨ１，ＬＬ１Ａ，ＬＨ１Ａ，ＬＬ１Ｂ，ＬＨ１Ｂ，ＬＨ２Ｂ，ＬＬ１Ｃ，ＬＨ２Ｃ，ＬＨ１Ｃ，ＬＬ１Ｄ，ＬＨ１Ｄ，ＬＬ１Ｅ，ＬＨ１Ｅ，ＬＬ１ｐ，ＬＨ１ｐ：インダクタ、
ＣＬ１，ＣＨ１，ＣＬ１Ａ，ＣＨ１Ａ，ＣＬ１Ｂ，ＣＨ１Ｂ，ＣＬ１Ｃ，ＣＨ１Ｃ，ＣＬ１Ｄ，ＣＬ２Ｄ，ＣＨ１Ｄ，ＣＬ１Ｅ，ＣＬ２Ｅ，ＣＨ１Ｅ，ＣＬ１ｐ，ＣＨ１ｐ：キャパシタ、
Ｃｉｎ：直流成分除去用キャパシタ

Claims (5)

1. 不平衡信号を入出力する不平衡端子と、平衡信号を入出力する第１平衡端子および第２平衡端子からなる一対の平衡端子とを、備えた不平衡−平衡変換回路素子であって、
   前記不平衡端子と前記第１平衡端子との間に直列接続された第１インダクタと、
   前記不平衡端子と前記第２平衡端子との間に直列接続された第１キャパシタと、
   前記第１インダクタの前記第１平衡端子側と、前記第１キャパシタの前記第２平衡端子側との間に接続されたインダクタまたはキャパシタから構成されるインピーダンス調整素子と、
   前記第１インダクタにおける該第１インダクタと前記第１キャパシタとの接続点側の端部をグランドに接続する第２キャパシタと、
   を備えた不平衡−平衡変換回路素子。
2. 請求項１に記載の不平衡−平衡変換回路素子であって、
   複数の誘電体層を積層してなる積層体を備え、
   前記第１インダクタ、前記第１キャパシタ、および前記インピーダンス調整素子は、前記積層体の前記複数の誘電体層に形成された電極パターンによって形成されており、
   前記第１インダクタおよび前記インピーダンス調整素子は、前記第１キャパシタと前記積層体の実装面との間に配設されている、不平衡−平衡変換回路素子。
3. 請求項２に記載の不平衡−平衡変換回路素子であって、
   前記第１インダクタと前記第１キャパシタとの接続点と、前記不平衡端子との間に直列接続された直流成分除去用キャパシタを備え、
   該直流成分除去用キャパシタは、前記複数の誘電体層に形成された前記電極パターンで形成されており、
   前記第１インダクタおよび前記インピーダンス調整素子は、前記直流成分除去用キャパシタと前記積層体の実装面との間に配設されている、不平衡−平衡変換回路素子。
4. 請求項１乃至請求項３のいずれかに記載の不平衡−平衡変換回路素子であって、
   直流電圧を印加する直流電圧印加端子を備え、
   該直流電圧印加端子は、前記第１インダクタおよび前記第１キャパシタに接続されている、不平衡−平衡変換回路素子。
5. 請求項１乃至請求項４のいずれかに記載の不平衡−平衡変換回路素子であって、
   前記第１平衡端子または前記第２平衡端子を、グランドへ接続するフィルタ特性調整素子を備え、
   前記インピーダンス調整素子がインダクタであれば、前記フィルタ特性調整素子は、前記第１平衡端子をグランドへ接続するキャパシタからなり、
   前記インピーダンス調整素子がキャパシタであれば、前記フィルタ特性調整素子は、前記第２平衡端子をグランドへ接続するインダクタからなる、不平衡−平衡変換回路素子。

Images