JP4871966B2 - 高周波デバイス、フィルタ、デュープレクサ、通信モジュール、通信装置 - Google Patents

Description

本願の開示は、高周波デバイス、フィルタ、デュープレクサ、通信モジュール、通信装置に関する。

弾性波フィルタ及びデュープレクサは、必要な周波数の高周波信号のみを抽出するために、携帯電話端末で多用されている。特に、図１に示すような、弾性波共振器ＲＥＳを梯子形に接続したラダーフィルタが多く使用されている。ラダーフィルタに含まれる弾性波共振器としては、図２Ａ〜図２Ｃに示す弾性表面波共振器、図３Ａ〜図３Ｃに示すラブ波共振器、図４Ａ〜図４Ｃに示す弾性境界波共振器などが用いられる。なお、図２Ａ、図３Ａ、図４Ａは、共振器の回路図である。図２Ｂ、図３Ｂ、図４Ｂは、共振器の平面図である。図２Ｃは、図２ＢにおけるＺ−Ｚ部の断面図である。図３Ｃは、図３ＢにおけるＺ−Ｚ部の断面図である。図４Ｃは、図４ＢにおけるＺ−Ｚ部の断面図である。

図２Ａ〜図４Ｃに示す共振器は、タンタル酸リチウム（ＬｉＴａＯ₃）やニオブ酸リチウム（ＬｉＮｂＯ₃）などの圧電基板１０１上に、一対の櫛形電極（ＩＤＴ）１０４と、その両側にグレーティング反射器１０５が設けられた構造である。図３Ａ〜図３Ｃに示すラブ波共振器は、ＩＤＴ１０４上に、ＳｉＯ₂などの第１の誘電体１０６が堆積されている。図４Ａ〜図４Ｃに示す弾性境界波共振器は、第１の誘電体１０６のさらに上部に、シリコンやアルミナなどの第２の誘電体１０７が堆積されている。図２Ａ〜図４Ｃに示す弾性波共振器は、ＩＤＴ１０４上を伝搬する弾性波の速度Ｖと、ＩＤＴ１０４の電極のグレーティングピッチλとで決まる周波数で共振する。すなわち、弾性波共振器の共振周波数ｆｒは、
ｆｒ＝Ｖ／λ ・・・（１）
により、およそ算出できる。

従って、グレーティングピッチλを大きくすると共振周波数ｆｒは低くなり、グレーティングピッチλを小さくすると共振周波数ｆｒは高くなる。

図１に示したラダーフィルタは、不平衡入力−不平衡出力型のフィルタであるが、携帯電話端末に搭載されるフィルタやデュープレクサは、不平衡入力−平衡出力型であることが望まれる場合がある。不平衡入力−平衡出力型のフィルタは、一般に「バランスフィルタ」と呼ばれる。

不平衡型のラダーフィルタをバランスフィルタにする１つの方法として、図５に示すように、不平衡型ラダーフィルタ２の出力端子３に、集中定数型バラン４を接続する方法がある。集中定数型バラン４は、インダクタとキャパシタとを備えた平衡−不平衡変換器のことである。集中定数型バラン４は、例えば、図５に示すように一方の信号線に直列接続されたキャパシタＣ１と、一方の信号線とグランドとの間に接続されたインダクタＬ１と、他方の信号線に直列接続されたインダクタＬ２と、他方の信号線とグランドとの間に接続されたキャパシタＣ２とを備える。一方の信号線には第１の出力端子５が接続され、他方の信号線には第２の出力端子６が接続される。以上により、不平衡型ラダーフィルタを用いたバランスフィルタが実現できる。

なお、集中定数型バラン４は、図５に示した構成に限らず、例えば図６Ａ〜図６Ｄに示す回路で実現することができる。図６Ａは、π型に接続したキャパシタＣ１１とインダクタＬ１１及びＬ１２とを第１の出力端子５に接続し、π型に接続したインダクタＬ１３とキャパシタＣ１２及びＣ１３とを第２の出力端子６に接続した集中定数型バランである。図６Ｂは、Ｔ型に接続したキャパシタＣ２１及びＣ２２とインダクタＬ２１とを第１の出力端子５に接続し、π型に接続したインダクタＬ２２とキャパシタＣ２３及びＣ２４とを第２の出力端子６に接続した集中定数型バランである。図６Ｃは、π型に接続したキャパシタＣ３１とインダクタＬ３１及びＬ３２とを第１の出力端子５に接続し、Ｔ型に接続したインダクタＬ３３及びＬ３４とキャパシタＣ３２とを第２の出力端子６に接続した集中定数型バランである。図６Ｄは、Ｔ型に接続したキャパシタＣ４１及びＣ４２とインダクタＬ４１とを第１の出力端子５に接続し、Ｔ型に接続したインダクタＬ４２及びＬ４３とキャパシタＣ４３とを第２の出力端子６に接続した集中定数型バランである。

ここで、特許文献１及び２には、集中定数バランに含まれるキャパシタを弾性波共振器に置き換えて、バランスフィルタの小型化及び低コスト化を図る構成が開示されている。

図７は、特許文献１及び２に開示されたバランスフィルタの構成を示す。図７に示すように、集中定数型バラン４に含まれるキャパシタを弾性波共振器ＲＥＳ１及びＲＥＳ２で実現し、弾性波フィルタチップ上に集積化することで、集中定数型バランの実装面積と使用部品点数を削減し、小型化及び低コスト化を実現できる。実際、キャパシタとして用いる弾性波共振器ＲＥＳ１及びＲＥＳ２はフィルタに用いられる共振器と違い、反射器を備えていない構成とすることができるため、本実施の形態の説明ではキャパシタ用弾性波共振器のことを「ＩＤＴキャパシタ」と呼ぶことにする。

特開２０００−１１４９１７号公報 特開２００２−３５９５４２号公報

携帯電話端末の低消費電力化のために、携帯電話端末に搭載されるバランスフィルタには、低挿入損失特性が強く求められている。図７に示すバランスフィルタを低損失化するためには、ラダーフィルタ自体の損失を低減するか、集中定数型バランの損失を低減する必要がある。集中定数型バランの損失を低減するには、集中定数型バランに含まれるインダクタとキャパシタのＱ値（クオリティファクタ）を向上させる必要がある。しかしながら、特許文献１及び２には、ＩＤＴキャパシタのＱ値向上のために、ＩＤＴキャパシタをどのように設計するのが望ましいかについて開示されていない。このため、高いＱ値のＩＤＴキャパシタを使用して、低損失のバランスフィルタを実現することが困難であった。

本発明は、Ｑ値の高いＩＤＴキャパシタを実現することで、低損失の高周波デバイスを提供することを目的とする。また、そのような高周波デバイスを備えたフィルタ、デュープレクサ、通信モジュール、通信装置を提供することを目的とする。

本願に開示する高周波デバイスは、不平衡入力を平衡出力に変換する変換回路と、前記変換回路の平衡出力に接続されたフィルタ回路とを備えた高周波デバイスであって、前記変換回路は、インダクタと共振器とを含み、前記変換回路に含まれる共振器の共振周波数は、前記フィルタ回路の通過帯域周波数よりも高いものである。

本願の開示によれば、低挿入損失の高周波デバイスを実現できる。

ラダーフィルタの構成を示す回路図 フィルタの構成を示す回路図 弾性表面波フィルタの平面図 図２ＢにおけるＺ−Ｚ部の断面図 フィルタの構成を示す回路図 ラブ波フィルタの平面図 図３ＢにおけるＺ−Ｚ部の断面図 フィルタの構成を示す回路図 弾性境界波フィルタの平面図 図４ＢにおけるＺ−Ｚ部の断面図 不平衡型ラダーフィルタと集中定数型バランの回路図 Ａ〜Ｄは集中定数型バランの変形例の回路図 共振器を備えた集中定数型バランを備えたラダーフィルタの回路図 図７に示すラダーフィルタの周波数特性を示す特性図 図８ＡにおけるＹ部の拡大図 通過特性の周波数特性を示す特性図 キャパシタＱ値の周波数特性を示す特性図 フィルタの通過特性とＩＤＴキャパシタの通過特性を示す特性図 集中定数型バランとラチスフィルタの構成を示す回路図 集中定数型バランとラダーフィルタの構成を示す回路図 集中定数型バランと不平衡型ラダーフィルタの構成を示す回路図 不平衡型ラダーフィルタと集中定数型バランとラチスフィルタの構成を示す回路図 デュープレクサの構成を示す回路図 Ａ〜Ｄは、整合回路の構成を示す回路図 デュープレクサの構成を示す回路図 ＩＤＴキャパシタを備えた共振器の平面図 バランスフィルタのチップレイアウトを示す模式図 インダクタチップの構成を示す模式図 バランスフィルタチップの構成を示す斜視図 デュープレクサの構成を示す回路図 送信用フィルタチップのチップレイアウトを示す模式図 受信用フィルタチップのチップレイアウトを示す模式図 バランスフィルタチップの構成を示す斜視図 バランスフィルタチップが実装されたプリント基板の構成を示す平面図 通信モジュールのブロック図 通信装置のブロック図

本発明の実施形態における高周波デバイスは、上記構成を基本として、以下のような態様をとることができる。

すなわち、高周波デバイスにおいて、前記フィルタ回路の通過帯域上端周波数をｆ_UPとし、前記変換回路に含まれる共振器の共振周波数をｆｒとしたとき、
ｆｒ＞１．１３８×ｆ_UP
の関係を有する構成とすることができる。

高周波デバイスにおいて、前記フィルタ回路は、信号線に直列接続された直列共振器と、前記信号線に並列接続された並列共振器とを備え、前記直列共振器のうち、最もグレーティングピッチの広い直列共振器のグレーティングピッチをλ_IDTとし、前記変換回路に含まれる共振器のグレーティングピッチをλ_capとしたとき、
λ_IDT＞１．１３８×λ_cap
の関係を有する構成とすることができる。

本発明の実施形態におけるフィルタは、不平衡入力端子と不平衡出力端子との間に複数の共振器を梯子形に接続したラダーフィルタと、前記ラダーフィルタの不平衡出力端子に接続される不平衡入力端子と、平衡出力端子と、前記不平衡入力端子と前記平衡出力端子との間に接続されたインダクタ及び共振器とを備えた変換回路と、前記変換回路の平衡出力端子に接続される平衡入力端子と、平衡出力端子と、前記平衡入力端子と前記平衡出力端子との間にラチス型に接続された複数の共振器とを備えたラチスフィルタとを備え、前記変換回路に含まれる共振器の共振周波数は、前記ラダーフィルタ及び前記ラチスフィルタの通過帯域周波数よりも高い。

本発明の実施形態におけるデュープレクサは、入力される受信信号における所定の周波数帯域の信号を抽出する受信フィルタと、外部に出力するための所定の周波数帯域の信号を抽出する送信フィルタと、前記受信フィルタ側の信号と前記送信フィルタ側の信号の位相整合を行う整合回路とを備えたデュープレクサであって、前記受信フィルタは、不平衡入力端子と不平衡出力端子との間に複数の共振器を梯子形に接続したラダーフィルタと、前記ラダーフィルタの不平衡出力端子に接続される不平衡入力端子と、平衡出力端子と、前記不平衡入力端子と前記平衡出力端子との間に接続されたインダクタ及び共振器とを備えた変換回路と、前記変換回路の平衡出力端子に接続される平衡入力端子と、平衡出力端子と、前記平衡入力端子と前記平衡出力端子との間にラチス型に接続された複数の共振器とを備えたラチスフィルタとを備え、前記変換回路に含まれる共振器の共振周波数は、前記ラダーフィルタ及び前記ラチスフィルタの通過帯域周波数よりも高い。

（実施の形態）
〔１．高周波デバイスの構成〕
本発明者らは、図７に示す従来のバランスフィルタにおけるＩＤＴキャパシタのＱ値について詳細な検討を行った。

まず、集中定数バランに含まれるキャパシタのＱ値が、フィルタ特性にどのような影響を与えるかをシミュレーションにより確認した。図５に示す回路において、キャパシタのＱ値のみを変えてフィルタ特性を計算した結果を図８Ａ及び図８Ｂに示す。図８Ｂは、図８ＡにおけるＹ部の拡大図である。

図８Ａ及び図８Ｂに示すように、キャパシタのＱ値を１０，２０，３０，４０，無限大に順次設定してフィルタ特性を計算した場合、抑圧特性には大きな変化は見られなかったが、通過帯域の損失に変化が見られた。キャパシタのＱ値の上昇と共に、フィルタの損失は低減し、およそＱ＝４０で損失の低減量は飽和することがわかった。つまり、低損失のバランスフィルタを得るには、集中定数型バランに含まれるキャパシタのＱ値は４０程度が必要で、それ以上Ｑ値を高くしてもあまり効果がないことがわかった。

この計算結果を踏まえ、実際の弾性表面波共振器のキャパシタＱ値を測定した。評価に使用した弾性表面波共振器は、ＩＤＴのグレーティングピッチλ＝１．６２μｍ、開口長（ＩＤＴ電極の交差幅）＝１９．９λμｍ、ＩＤＴ対数＝５９．５対の仕様を有する共振器で、４２°ＹカットＬｉＴａＯ₃基板上に作製した。

図９Ａは、上記仕様の共振器を直列接続で測定した通過特性を示す。図９Ａに示すように、上記仕様の共振器は、共振周波数ｆｒ＝２３３２ＭＨｚ、反共振周波数ｆａ＝２４０５ＭＨｚであった。図９Ｂは、上記仕様の共振器のキャパシタＱ値を測定した結果である。図９Ｂに示すように、共振周波数ｆｒ付近でＱ値は０となることがわかった。また、共振周波数ｆｒ以上の周波数では、Ｑ値は非常に低い値（１０前後）となることがわかった。これは、共振周波数ｆｒより高い周波数では、ＩＤＴからバルク波（圧電基板内部に放射される弾性波）が励振され、この波が損失となりＱ値の低下を招いていると考えられる。逆に、共振周波数ｆｒより低い周波数では、共振周波数ｆｒから離れるほどＱ値は高くなることがわかった。Ｑ値が４０となる周波数ｆ₄₀は２０５０ＭＨｚであり、周波数ｆ₄₀より低い周波数においては、上記仕様の共振器を集中定数型バランのキャパシタとして用いても、フィルタ損失の増加はほとんどないと考えられる。

ここで、ｆｒとｆ₄₀の関係を一般化すると、上記結果から、
ｆｒ＝１．１３８×ｆ₄₀ ・・・（２）
の関係が得られる。実際のバランスフィルタを考えると、４０以上のキャパシタＱ値が必要な周波数は、フィルタ通過帯域周波数である。フィルタ通過帯の上端周波数をｆ_UPとすると、ＩＤＴキャパシタの共振周波数ｆｒが、
ｆｒ＞１．１３８×ｆ_UP ・・・（３）
を満たせば、フィルタ通過帯域内では、ＩＤＴキャパシタのＱ値は４０以上を確保できることになり、低損失のバランスフィルタを実現できる。式（３）の周波数関係を模式的に描くと図１０のようになる。図１０において、実線で示す特性は、フィルタの通過特性を示す。破線で示す特性は、フィルタにおける集中定数型バランに含まれるＩＤＴキャパシタの通過特性を示す。図１０に示すように、フィルタの通過帯域の上端周波数ｆ_UPとＩＤＴキャパシタの共振周波数ｆｒとが１．１３８倍以上の差を有するように回路定数を設定することで、ＩＤＴキャパシタのＱ値を４０以上とすることができ、低損失のバランスフィルタを実現することができる。

ここで、式（３）をＩＤＴ電極のグレーティングピッチで表現することを考える。ラダーフィルタの場合、フィルタ通過帯域の上端周波数を決めるのは、直列共振器のうち、最も共振周波数が低い共振器である。つまり、最もグレーティングピッチの広い直列共振器である。直列共振器のうち最も共振周波数が低い共振器のＩＤＴグレーティングピッチをλ_IDTとし、ＩＤＴキャパシタのグレーティングピッチをλ_capとすると、式（１）及び式（３）に基づき次式が得られる。

λ_IDT＞１．１３８×λ_cap ・・・（４）
式（４）を満たすようにＩＤＴキャパシタのグレーティングピッチλ_capを設定すれば、フィルタ通過帯域内においてＩＤＴキャパシタのＱ値を４０以上とすることができ、低損失のバランスフィルタを実現できる。

なお、上記説明は、４２°ＹカットＬｉＴａＯ₃基板上に作製し、グレーティングピッチλ＝１．６２μｍ、開口長（ＩＤＴ電極の交差幅）＝１９．９λμｍ、ＩＤＴ対数＝５９．５対の弾性表面波共振器の実験データをもとにしたが、本発明者らは、これ以外の共振器についても同様の実験を行っている。ＬｉＴａＯ₃基板のカット角を３６°〜４８°Ｙまで変化させたが、式（２）の関係は変化しなかった。また、共振器のグレーティングピッチ、開口長、ＩＤＴ対数を変化させても、式（２）の関係は変化しなかった。

〔２．バランスフィルタの変形例〕
本発明のＩＤＴキャパシタは、図７に示したバランスフィルタに適用できるだけでなく、種々のバランスフィルタに適用できる。

図１１は、集中定数型バラン１２の平衡出力側に、ラチスフィルタ１３を接続したバランスフィルタである。ラチスフィルタ１３は、集中定数型バラン１２の第１の平衡出力端子と第１の出力端子１４とに接続された第１の信号線と、集中定数型バラン１２の第２の平衡出力端子と第２の出力端子１５とに接続された第２の信号線とを備え、第１の信号線に接続された直列共振器と、第２の信号線に接続された直列共振器と、集中定数型バラン１２の第１の平衡出力端子と第２の出力端子１５との間に接続された並列共振器と、集中定数型バラン１２の第２の平衡出力端子と第１の出力端子１４との間に接続された並列共振器とを備えている。図１１に示すバランスフィルタにおいて、集中定数型バラン１２に本実施の形態のＩＤＴキャパシタＲＥＳ１及びＲＥＳ２を搭載することで、低損失のバランスフィルタを実現することができる。

図１２は、集中定数型バラン１２の平衡出力側に、平衡側ラダーフィルタ１６を接続したバランスフィルタである。平衡型ラダーフィルタ１６は、集中定数型バラン１２の第１の平衡出力端子と第１の出力端子１４との間の第１の信号線に直列接続された複数の直列共振器と、集中定数型バラン１２の第２の平衡出力端子と第２の出力端子１５との間の第２の信号線に直列接続された複数の直列共振器と、第１の信号線と第２の信号線との間に並列接続された複数の並列共振器とを備えている。図１２に示すバランスフィルタにおいて、集中定数型バラン１２に本実施の形態のＩＤＴキャパシタＲＥＳ１及びＲＥＳ２を搭載することで、低損失のバランスフィルタを実現することができる。

図１３は、集中定数型バラン１２の平衡出力側に、不平衡型ラダーフィルタ１７を接続したバランスフィルタである。不平衡型ラダーフィルタ１７は、集中定数型バラン１２の第１の平衡出力端子と第１の出力端子１４との間の第１の信号線に直列接続された複数の直列共振器と、集中定数型バラン１２の第２の平衡出力端子と第２の出力端子１５との間の第２の信号線に直列接続された複数の直列共振器と、第１の信号線とグランドとの間に並列接続された複数の並列共振器と、第２の信号線とグランドとの間に接続された複数の並列共振器とを備えている。図１３に示すバランスフィルタにおいて、集中定数型バラン１２に本実施の形態のＩＤＴキャパシタＲＥＳ１及びＲＥＳ２を搭載することで、低損失のバランスフィルタを実現することができる。

図１４は、集中定数型バラン１２の不平衡入力側に不平衡型ラダーフィルタ１８を接続し、集中定数型バラン１２の平衡出力側にラチスフィルタ１９を接続したバランスフィルタである。不平衡型ラダーフィルタ１８は、入力端子１１と集中定数型バラン１２の第１の不平衡入力端子との間の信号線に直列接続された複数の直列共振器と、信号線とグランドとの間に接続された並列共振器とを備えている。また、ラチスフィルタ１９は、集中定数型バラン１２の第１の平衡出力端子と第１の出力端子１４との間の第１の信号線に直列接続された直列共振器と、集中定数型バラン１２の第２の平衡出力端子と第２の出力端子１５との間の第２の信号線に直列接続された直列共振器と、集中定数型バラン１２の第１の平衡出力端子と第２の出力端子１５との間に接続された並列共振器と、集中定数型バラン１２の第２の平衡出力端子と第１の出力端子１４との間に接続された並列共振器とを備えている。図１４に示すバランスフィルタにおいて、集中定数型バラン１２に本実施の形態のＩＤＴキャパシタＲＥＳ１及びＲＥＳ２を搭載することで、低損失のバランスフィルタを実現することができる。

〔３．デュープレクサの構成〕
図１５は、図１４に示すバランスフィルタを備えたバランスデュープレクサの回路図である。図１５に示すバランスデュープレクサは、アンテナ端子２１，整合回路２２，送信フィルタ２３，入力端子２４，受信フィルタ２５，第１の出力端子２９ａ，および第２の出力端子２９ｂを備えている。送信フィルタ２３は、複数の共振器をラダー型に接続したラダーフィルタで実現している。受信フィルタ２５は、ラダーフィルタ２６，集中定数型バラン２７，およびラチスフィルタ２８を備えている。集中定数型バラン２７は、前述したように不平衡入力を平衡出力に変換する回路であり、インダクタとＩＤＴキャパシタＲＥＳ１及びＲＥＳ２とを備えている。

整合回路２２は、送信フィルタ２３から出力される信号と、受信フィルタ２５に入力される信号の位相整合を行う回路である。整合回路２２は、図１６Ａ〜図１６Ｄに示す回路のうちいずれかで実現することができる。図１６Ａは、ストリップラインまたはマイクロストリップラインで実現した整合回路である。図１６Ｂは、インダクタＬ５１とキャパシタＣ５１及びＣ５２とをπ型に接続した整合回路である。図１６Ｃは、キャパシタＣ５３とインダクタＬ５２及びＬ５３とをπ型に接続した整合回路である。図１６Ｄは、並列インダクタＬ５４を付加した共振器ＲＥＳ１１で実現した整合回路である。

図１７は、図１３に示すバランスフィルタを備えたバランスデュープレクサの回路図である。図１７において、図１５に示すバランスデュープレクサと同様の構成については同一符号を付与して詳細な説明は省略する。図１７において、図１５に示す構成と異なるのは、受信フィルタの構成と、整合回路を無くした点である。図１７に示す受信フィルタ３０は、不平衡型ラダーフィルタを備えている。また、図１７に示すデュープレクサは、アンテナ端子２１と受信フィルタ３０との間には整合回路を備えず、集中定数型バラン２７が整合回路の役割を果たしている。

また、本実施の形態のＩＤＴキャパシタは、バランスフィルタに含まれる集中定数型バランのキャパシタだけでなく、種々の用途のキャパシタとして利用することができる。例えば、図１８に示すように、弾性波共振器４４に対して並列にＩＤＴキャパシタ４５を接続することができる。図１８は、弾性波共振器とＩＤＴキャパシタの平面図である。図１８に示すように、一対の櫛形電極４４ａとグレーティング反射器４４ｂとで構成された弾性波共振器４４は、一方の櫛形電極に入力端子４２が接続され、他方の櫛形電極に出力端子４３が接続されている。また、入力端子４２と出力端子４３とには、ＩＤＴキャパシタ４５が接続されている。ＩＤＴキャパシタ４５は、一対の櫛形電極で実現している。一般的に、弾性波共振器に対して並列にキャパシタを接続することで、弾性波共振器の電気機械結合係数を低減することができる。図１８に示すように、弾性波共振器４４に並列接続するキャパシタとして、本実施の形態のＩＤＴキャパシタ４５を採用することで、損失を増加させることなく、電気機械結合係数を低減することができる。

〔４．フィルタチップ構造〕
＜第１実施例＞
図１４に示した本実施の形態のバランスフィルタの実施例を説明する。

図１９は、図１４に示したバランスフィルタのフィルタチップのレイアウト図である。図１９に示すように、フィルタチップは、１チップの圧電基板５１上に、入力端子５２、出力端子５３ａ及び５３ｂ、ラダーフィルタ５４、ラチスフィルタ５５、およびグランド端子５７が形成されている。ラダーフィルタ５４は、直列共振器５８ａ，５８ｂと並列共振器５８ｃ，５８ｄ，５８ｅとを備えている。ラチスフィルタ５５は、直列共振器５８ｈ，５８ｉと並列共振器５８ｋ，５８ｊとを備えている。集中定数型バランは、直列インダクタＬ１、並列インダクタＬ２、共振器５８ｆ，５８ｇを備えている。集中定数型バランの共振器５８ｆ，５８ｇはキャパシタとして機能し、本実施の形態のＩＤＴキャパシタで実現することができる。ここで、図１９におけるＩＤＴキャパシタ（共振器５８ｆ，５８ｇ）のグレーティングピッチλ_capは、式（４）を満たすように設定されている。集中定数型バランの２つのインダクタＬ１，Ｌ２は、フィルタチップの外部に接続される。

図２０は、図１９に示す集中定数型バランの２つのインダクタＬ１，Ｌ２を備えたＩＰＤ（Integrated Passive Device）インダクタチップの構造を示す模式図である。図２０に示すように、インダクタＬ１，Ｌ２は、石英基板６１上に、第１のスパイラルコイル６２、第２のスパイラルコイル６３、パッド６４を備えて実現されている。第１のスパイラルコイル６２は、図１９におけるインダクタＬ１に相当する。第２のスパイラルコイル６３は、図１９におけるインダクタＬ２に相当する。

図２１は、第１実施例のフィルタチップを備えたバランスデュープレクサのパッケージ構造を示す。図２１に示すように、バランスデュープレクサは、キャビティタイプのセラミックパッケージ７４に、図１９に示すフィルタチップ７３および図２０に示すＩＰＤインダクタチップ７２をフリップチップ実装し、メタルリッド７１にて気密封止して実現している。このような構造とすることで、集中定数型バランのキャパシタＱ値が向上し、低損失の優れたバランスフィルタを実現することができる。

＜第２実施例＞
図２２は、第２実施例におけるバランスデュープレクサの回路図である。図２２に示すバランスデュープレクサは、主に図１５に示すバランスデュープレクサで実現され、図１５における整合回路を図１６Ｃに示す回路で実現している。

図２３Ａは、送信フィルタ用チップのレイアウト図を示す。図２３Ａに示すように、送信フィルタ用チップは、入力端子８３ａ、４段ラダーフィルタ８３ｂ、出力端子８３ｃ、およびグランド端子８３ｄを備えている。

図２３Ｂは、受信フィルタ用チップのレイアウト図を示す。図２３Ｂに示すように、受信フィルタ用チップは、１チップの圧電基板８１上に、ラダーフィルタ８２ｂ、ラチスフィルタ８２ｃ、整合回路用共振器８２ｈが形成されている。また、集中定数型バランのキャパシタとして、本実施の形態のＩＤＴキャパシタが２個（共振器８２ｆ，８２ｇ）同一チップ上に形成されている。ここで、本実施の形態のＩＤＴキャパシタのグレーティングピッチλ_capは、式（４）を満たすように設定されている。集中定数型バランの２つのインダクタＬ８２，Ｌ８３は、フィルタチップの外部に接続される。

図２４は、第２実施例のフィルタチップを備えたバランスデュープレクサのパッケージ構造を示す。図２４に示すように、バランスデュープレクサは、キャビティタイプのセラミックパッケージ９４に、図２３Ａ及び図２３Ｂに示すバランスフィルタを備えた受信フィルタチップ９２及び送信フィルタチップ９３をフリップチップ実装し、メタルリッド９１にて気密封止してフィルタチップをパッケージングする。

図２５は、図２４に示すデュープレクサパッケージを実装したプリント基板の平面図である。図２５に示すように、図２４に示す構造を有するデュープレクサパッケージ９６は、プリント基板９５上に半田実装される。また、パッケージ整合回路用インダクタ９８ａ、バラン直列インダクタ９８ｂ、およびバラン並列インダクタ９８ｃは、チップインダクタで実現され、プリント基板９５上に半田実装される。また、プリント基板９５上には、アンテナに接続されるアンテナ端子９７ａ、受信回路に接続される出力端子９７ｂ及び９７ｃ、送信回路に接続される入力端子９７ｄ、グランド端子９７ｅを備えている。このような構造とすることで、集中定数型バランのキャパシタＱ値が向上し、低損失の優れたデュープレクサパッケージを実現することができる。

〔５．通信モジュールの構成〕
図２６は、本実施の形態にかかる高周波デバイスまたはフィルタを備えた通信モジュールの一例を示す。図２６に示すように、デュープレクサ１６２は、受信フィルタ１６２ａと送信フィルタ１６２ｂとを備えている。また、受信フィルタ１６２ａには、例えばバランス出力に対応した受信端子１６３ａ及び１６３ｂが接続されている。また、送信フィルタ１６２ｂは、パワーアンプ１６４を介して送信端子１６５に接続している。ここで、デュープレクサ１６２には、本実施の形態にかかる高周波デバイスまたはフィルタを備えたデュープレクサで実現することができる。

受信動作を行う際、受信フィルタ１６２ａは、アンテナ端子１６１を介して入力される受信信号のうち、所定の周波数帯域の信号のみを通過させ、受信端子１６３ａ及び１６３ｂから外部へ出力する。また、送信動作を行う際、送信フィルタ１６２ｂは、送信端子１６５から入力されてパワーアンプ１６４で増幅された送信信号のうち、所定の周波数帯域の信号のみを通過させ、アンテナ端子１６１から外部へ出力する。

以上のように本実施の形態にかかる高周波デバイス、フィルタ、またはそれらを備えたデュープレクサを通信モジュールに備えることで、低損失の通信モジュールを実現することができる。

なお、図２６に示す通信モジュールの構成は一例であり、他の形態の通信モジュールに本発明の電子部品を搭載しても、同様の効果が得られる。

〔６．通信装置の構成〕
図２７は、本実施の形態にかかる高周波デバイス、フィルタ、デュープレクサ、または前述の通信モジュールを備えた通信装置の一例として、携帯電話端末のＲＦブロックを示す。また、図２７に示す構成は、ＧＳＭ（Global System for Mobile Communications）通信方式及びＷ−ＣＤＭＡ（Wideband Code Division Multiple Access）通信方式に対応した携帯電話端末の構成を示す。また、本実施の形態におけるＧＳＭ通信方式は、８５０ＭＨｚ帯、９５０ＭＨｚ帯、１．８ＧＨｚ帯、１．９ＧＨｚ帯に対応している。また、携帯電話端末は、図２７に示す構成以外にマイクロホン、スピーカー、液晶ディスプレイなどを備えているが、本実施の形態における説明では不要であるため図示を省略した。ここで、デュープレクサ１７３は、本実施の形態にかかる高周波デバイスを備えたデュープレクサで実現することができる。

まず、アンテナ１７１を介して入力される受信信号は、その通信方式がＷ−ＣＤＭＡかＧＳＭかによってアンテナスイッチ回路１７２で、動作の対象とするＬＳＩを選択する。入力される受信信号がＷ−ＣＤＭＡ通信方式に対応している場合は、受信信号をデュープレクサ１７３に出力するように切り換える。デュープレクサ１７３に入力される受信信号は、受信フィルタ１７３ａで所定の周波数帯域に制限されて、バランス型の受信信号がＬＮＡ１７４に出力される。ＬＮＡ１７４は、入力される受信信号を増幅し、ＬＳＩ１７６に出力する。ＬＳＩ１７６では、入力される受信信号に基づいて音声信号への復調処理を行ったり、携帯電話端末内の各部を動作制御したりする。

一方、信号を送信する場合は、ＬＳＩ１７６は送信信号を生成する。生成された送信信号は、パワーアンプ１７５で増幅されて送信フィルタ１７３ｂに入力される。送信フィルタ１７３ｂは、入力される送信信号のうち所定の周波数帯域の信号のみを通過させる。送信フィルタ１７３ｂから出力される送信信号は、アンテナスイッチ回路１７２を介してアンテナ１７１から外部に出力される。

また、入力される受信信号がＧＳＭ通信方式に対応した信号である場合は、アンテナスイッチ回路１７２は、周波数帯域に応じて受信フィルタ１７７〜１８０のうちいずれか一つを選択し、受信信号を出力する。受信フィルタ１７７〜１８０のうちいずれか一つで帯域制限された受信信号は、ＬＳＩ１８３に入力される。ＬＳＩ１８３は、入力される受信信号に基づいて音声信号への復調処理を行ったり、携帯電話端末内の各部を動作制御したりする。一方、信号を送信する場合は、ＬＳＩ１８３は送信信号を生成する。生成された送信信号は、パワーアンプ１８１または１８２で増幅されて、アンテナスイッチ回路１７２を介してアンテナ１７１から外部に出力される。

本実施の形態にかかる高周波デバイス、フィルタ、デュープレクサ、または通信モジュールを通信装置に備えることで、低損失の通信装置を実現することができる。

〔７．実施の形態の効果、他〕
本実施の形態によれば、キャパシタを含むフィルタにおいて、そのキャパシタを共振器（ＩＤＴキャパシタ）で実現するとともに、ＩＤＴキャパシタの共振周波数をフィルタの通過帯域周波数よりも高くしたことにより、キャパシタＱ値が向上し、低損失の優れたバランスフィルタを実現することができる。

また、フィルタまたはデュープレクサに含まれる集中定数型バランに、キャパシタとして機能する共振器（ＩＤＴキャパシタ）を備え、さらにＩＤＴキャパシタの共振周波数をフィルタの通過帯域周波数よりも高くしたことにより、キャパシタＱ値が向上し、低損失の優れたバランスフィルタを実現することができる。

（付記１）
フィルタ回路と、
櫛形電極で形成されたキャパシタとを備え、
前記櫛形電極で形成されたキャパシタの共振周波数が、前記フィルタ回路の通過帯域周波数よりも高い、高周波デバイス。

（付記２）
フィルタ回路と、
少なくとも一つのキャパシタを含む集中定数型バランとを備え、
前記集中定数型バランに含まれる少なくとも一つのキャパシタは、櫛形電極で形成され、
前記キャパシタの共振周波数は、前記フィルタ回路の通過帯域周波数よりも高い、高周波デバイス。

（付記３）
弾性波フィルタは、弾性表面波フィルタ、ラブ波フィルタ、弾性境界波フィルタのうちいずれかのフィルタである、付記１または２記載の高周波デバイス。

（付記４）
前記キャパシタに含まれる櫛形電極の平均ピッチは、前記フィルタ回路に含まれる共振器の櫛形電極の平均ピッチよりも小さい、付記３記載の高周波デバイス。

（付記５）
前記キャパシタに含まれる櫛形電極の平均線幅は、前記フィルタ回路に含まれる共振器の櫛形電極の平均線幅よりも細い、付記３記載の高周波デバイス。

（付記６）
前記フィルタ回路の通過帯域上端周波数をｆ_UPとし、前記キャパシタの共振周波数をｆｒとしたとき、
ｆｒ＞１．１３８×ｆ_UP
の関係を有する、付記１〜５のうちいずれか一項に記載の高周波デバイス。

（付記７）
前記フィルタ回路は、信号線に直列接続された直列共振器と、前記信号線に並列接続された並列共振器とを備え、
前記直列共振器のうち、最もグレーティングピッチの広い直列共振器のグレーティングピッチをλ_IDTとし、前記キャパシタの櫛形電極のグレーティングピッチをλ_capとしたとき、
λ_IDT＞１．１３８×λ_cap
の関係を有する、付記１〜５のうちいずれか一項に記載の高周波デバイス。

（付記８）
前記キャパシタの櫛形電極の伸長方向は、前記フィルタ回路に含まれる共振器の櫛形電極の伸長方向と等しい、付記１〜７のうちいずれか一項に記載の高周波デバイス。

（付記９）
前記キャパシタの櫛形電極の伸長方向は、前記フィルタ回路に含まれる共振器の櫛形電極の伸長方向と異なる、付記１〜７のうちいずれか一項に記載の高周波デバイス。

（付記１０）
前記集中定数型バランは、２つのインダクタと２つのキャパシタとを含む、付記２〜９のうちいずれか一項に記載の高周波デバイス。

（付記１１）
前記集中定数型バランの不平衡端子に、不平衡ラダー型弾性波フィルタが接続されている、付記２〜９のうちいずれか一項に記載の高周波デバイス。

（付記１２）
前記集中定数型バランの平衡端子に、ラチス型弾性波フィルタが接続されている、付記２〜１０のうちいずれか一項に記載の高周波デバイス。

（付記１３）
前記集中定数型バランの平衡端子に、平衡ラダー型弾性波フィルタが接続されている、付記２〜１０のうちいずれか一項に記載の高周波デバイス。

（付記１４）
前記集中定数型バランの平衡端子に、不平衡ラダー型弾性波フィルタが２つ接続されている、付記２〜１０のうちいずれか一項に記載の高周波デバイス。

（付記１５）
前記集中定数型バランの平衡端子に、ラチス型弾性波フィルタが接続されており、不平衡端子に、不平衡ラダー型弾性波フィルタが接続されている、付記２〜１０のうちいずれか一項に記載の高周波デバイス。

（付記１６）
前記集中定数型バランに含まれるインダクタは、ＩＰＤ（集積受動デバイス）スパイラルコイルである、付記２〜１５のうちいずれか一項に記載の高周波デバイス。

（付記１７）
前記集中定数型バランに含まれるインダクタは、チップインダクタである、付記２〜１５のうちいずれか一項に記載の高周波デバイス。

（付記１８）
付記１１〜１５のうちいずれか一項に記載のフィルタを備えた、デュープレクサ。

本発明は、高周波デバイス、フィルタ、デュープレクサ、通信モジュール、通信装置に有用である。

ＲＥＳ１、ＲＥＳ２ ＩＤＴキャパシタ

Claims (7)

1. 不平衡入力を平衡出力に変換する変換回路と、
   前記変換回路の平衡出力に接続されたフィルタ回路とを備えた高周波デバイスであって、
   前記変換回路は、インダクタと共振器とを含み、
   前記フィルタ回路の通過帯域上端周波数をｆ _UP とし、前記変換回路に含まれる共振器の共振周波数をｆｒとしたとき、
   ｆｒ＞１．１３８×ｆ _UP
   の関係を有する、高周波デバイス。
2. 不平衡入力を平衡出力に変換する変換回路と、
   前記変換回路の平衡出力に接続されたフィルタ回路とを備えた高周波デバイスであって、
   前記変換回路は、インダクタと共振器とを含み、
   前記フィルタ回路は、信号線に直列接続された直列共振器と、前記信号線に並列接続された並列共振器とを備え、
   前記直列共振器及び前記変換回路に含まれる共振器は、圧電基板上に設けられた櫛型電極を備え、
   前記直列共振器のうち、櫛型電極のグレーティングピッチが最も広い直列共振器のグレーティングピッチをλ_IDTとし、前記変換回路に含まれる共振器のグレーティングピッチをλ_capとしたとき、
   λ_IDT＞１．１３８×λ_cap
   の関係を有する、高周波デバイス。
3. 不平衡入力端子と不平衡出力端子との間に複数の共振器を梯子形に接続したラダーフィルタと、
   前記ラダーフィルタの不平衡出力端子に接続される不平衡入力端子と、平衡出力端子と、前記不平衡入力端子と前記平衡出力端子との間に接続されたインダクタ及び共振器とを備えた変換回路と、
   前記変換回路の平衡出力端子に接続される平衡入力端子と、平衡出力端子と、前記平衡入力端子と前記平衡出力端子との間にラチス型に接続された複数の共振器とを備えたラチスフィルタとを備え、
   前記ラチスフィルタの通過帯域上端周波数をｆ _UP とし、前記変換回路に含まれる共振器の共振周波数をｆｒとしたとき、
   ｆｒ＞１．１３８×ｆ _UP
   の関係を有する、フィルタ。
4. 請求項１又は２に記載の高周波デバイスを備えた、デュープレクサ。
5. 入力される受信信号における所定の周波数帯域の信号を抽出する受信フィルタと、
   外部に出力するための所定の周波数帯域の信号を抽出する送信フィルタと、
   前記受信フィルタ側の信号と前記送信フィルタ側の信号の位相整合を行う整合回路とを備えたデュープレクサであって、
   前記受信フィルタは、
   不平衡入力端子と不平衡出力端子との間に複数の共振器を梯子形に接続したラダーフィルタと、
   前記ラダーフィルタの不平衡出力端子に接続される不平衡入力端子と、平衡出力端子と、前記不平衡入力端子と前記平衡出力端子との間に接続されたインダクタ及び共振器とを備えた変換回路と、
   前記変換回路の平衡出力端子に接続される平衡入力端子と、平衡出力端子と、前記平衡入力端子と前記平衡出力端子との間にラチス型に接続された複数の共振器とを備えたラチスフィルタとを備え、
   前記ラチスフィルタの通過帯域上端周波数をｆ _UP とし、前記変換回路に含まれる共振器の共振周波数をｆｒとしたとき、
   ｆｒ＞１．１３８×ｆ _UP
   の関係を有する、デュープレクサ。
6. 請求項１又は２に記載の高周波デバイス、または請求項４又は５に記載のデュープレクサを備えた、通信モジュール。
7. 請求項６に記載の通信モジュールを備えた、通信装置。

Images