KR20100088519A - 고주파 디바이스, 필터, 듀플렉서, 통신 모듈, 통신 장치 - Google Patents

고주파 디바이스, 필터, 듀플렉서, 통신 모듈, 통신 장치 Download PDF

Info

Publication number
KR20100088519A
KR20100088519A KR1020090096138A KR20090096138A KR20100088519A KR 20100088519 A KR20100088519 A KR 20100088519A KR 1020090096138 A KR1020090096138 A KR 1020090096138A KR 20090096138 A KR20090096138 A KR 20090096138A KR 20100088519 A KR20100088519 A KR 20100088519A
Authority
KR
South Korea
Prior art keywords
filter
conversion circuit
resonator
output terminal
circuit
Prior art date
Application number
KR1020090096138A
Other languages
English (en)
Other versions
KR101080470B1 (ko
Inventor
쇼고 이노우에
준 쯔쯔미
모또아끼 하라
마사후미 이와끼
다까시 마쯔다
마사노리 우에다
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20100088519A publication Critical patent/KR20100088519A/ko
Application granted granted Critical
Publication of KR101080470B1 publication Critical patent/KR101080470B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/0023—Balance-unbalance or balance-balance networks
    • H03H9/0028—Balance-unbalance or balance-balance networks using surface acoustic wave devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Balance/unbalance networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H03H9/725—Duplexers

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

고주파 디바이스는, 필터 또는 듀플렉서에 포함되는 집중 상수형 발룬에, 캐패시터로서 기능하는 공진기(IDT 캐패시터)를 구비하고, IDT 캐패시터의 공진 주파수를 필터의 통과 대역 주파수보다도 더 높게 하였다. 이에 의해, 캐패시터 Q값이 향상되어, 저손실의 밸런스 필터를 실현할 수 있다.
집중 상수형 발룬, 래티스 필터, 출력 단자, 평형형 래더 필터, 불평형형 래더 필터

Description

고주파 디바이스, 필터, 듀플렉서, 통신 모듈, 통신 장치{HIGH FREQUENCY DEVICE, FILTER, DUPLEXER, COMMUNICATION MODULE, AND COMMUNICATION APPARATUS}
본원의 개시는, 고주파 디바이스, 필터, 듀플렉서, 통신 모듈, 통신 장치에 관한 것이다.
탄성파 필터 및 듀플렉서는, 필요한 주파수의 고주파 신호만을 추출하기 위해, 휴대 전화 단말기에서 다용되고 있다. 특히, 도 1에 도시한 바와 같은, 탄성파 공진기 RES를 사다리형으로 접속한 래더 필터가 많이 사용되고 있다. 래더 필터에 포함되는 탄성파 공진기로서는, 도 2a∼도 2c에 도시한 탄성 표면파 공진기, 도 3a∼도 3c에 도시한 러브파 공진기, 도 4a∼도 4c에 도시한 탄성 경계파 공진기 등이 이용된다. 또한, 도 2a, 도 3a, 도 4a는, 공진기의 회로도이다. 도 2b, 도 3b, 도 4b는, 공진기의 평면도이다. 도 2c는, 도 2b에서의 Z-Z부의 단면도이다. 도 3c는, 도 3b에서의 Z-Z부의 단면도이다. 도 4c는, 도 4b에서의 Z-Z부의 단면도이다.
도 2a∼도 4c에 도시한 공진기는, 탄탈산리튬(LiTaO3)이나 니오븀산리 튬(LiNbO3) 등의 압전 기판(101) 상에, 한 쌍의 빗형 전극(IDT)(104)과, 그 양측에 그레이팅 반사기(105)가 설치된 구조이다. 도 3a∼도 3c에 도시한 러브파 공진기는, IDT(104) 상에, SiO2 등의 제1 유전체(106)가 퇴적되어 있다. 도 4a∼도 4c에 도시한 탄성 경계파 공진기는, 제1 유전체(106)의 더욱 상부에, 실리콘이나 알루미나 등의 제2 유전체(107)가 퇴적되어 있다. 도 2a∼도 4c에 도시한 탄성파 공진기는, IDT(104) 상을 전파하는 탄성파의 속도 V와, IDT(104)의 전극의 그레이팅 피치 λ로 결정되는 주파수에서 공진한다. 즉, 탄성파 공진기의 공진 주파수 fr은,
Figure 112009061968654-PAT00001
에 의해, 대략 산출할 수 있다.
따라서, 그레이팅 피치 λ를 크게 하면 공진 주파수 fr은 낮아지고, 그레이팅 피치 λ를 작게 하면 공진 주파수 fr은 높아진다.
도 1에 도시한 래더 필터는, 불평형 입력-불평형 출력형의 필터이지만, 휴대 전화 단말기에 탑재되는 필터나 듀플렉서는, 불평형 입력-평형 출력형인 것이 요구되는 경우가 있다. 불평형 입력-평형 출력형의 필터는, 일반적으로 「밸런스 필터」라고 불린다.
불평형형의 래더 필터를 밸런스 필터로 하는 1개의 방법으로서, 도 5에 도시한 바와 같이, 불평형형 래더 필터(2)의 출력 단자(3)에, 집중 상수형 발룬(4)을 접속하는 방법이 있다. 집중 상수형 발룬(4)은, 인덕터와 캐패시터를 구비한 평형 -불평형 변환기이다. 집중 상수형 발룬(4)은, 예를 들면 도 5에 도시한 바와 같이 한쪽의 신호선에 직렬 접속된 캐패시터 C1과, 한쪽의 신호선과 그라운드 사이에 접속된 인덕터 L1과, 다른 쪽의 신호선에 직렬 접속된 인덕터 L2와, 다른 쪽의 신호선과 그라운드 사이에 접속된 캐패시터 C2를 구비한다. 한쪽의 신호선에는 제1 출력 단자(5)가 접속되고, 다른 쪽의 신호선에는 제2 출력 단자(6)가 접속된다. 이상에 의해, 불평형형 래더 필터를 이용한 밸런스 필터를 실현할 수 있다.
또한, 집중 상수형 발룬(4)은, 도 5에 도시한 구성에 한정되지 않고, 예를 들면 도 6a∼도 6d에 도시한 회로로 실현할 수 있다. 도 6a는, π형으로 접속한 캐패시터 C11과 인덕터 L11 및 L12를 제1 출력 단자(5)에 접속하고, π형으로 접속한 인덕터 L13과 캐패시터 C12 및 C13을 제2 출력 단자(6)에 접속한 집중 상수형 발룬이다. 도 6b는, T형으로 접속한 캐패시터 C21 및 C22와 인덕터 L21을 제1 출력 단자(5)에 접속하고, π형으로 접속한 인덕터 L22와 캐패시터 C23 및 C24를 제2 출력 단자(6)에 접속한 집중 상수형 발룬이다. 도 6c는, π형으로 접속한 캐패시터 C31과 인덕터 L31 및 L32를 제1 출력 단자(5)에 접속하고, T형으로 접속한 인덕터 L33 및 L34와 캐패시터 C32를 제2 출력 단자(6)에 접속한 집중 상수형 발룬이다. 도 6d는, T형으로 접속한 캐패시터 C41 및 C42와 인덕터 L41을 제1 출력 단자(5)에 접속하고, T형으로 접속한 인덕터 L42 및 L43과 캐패시터 C43을 제2 출력 단자(6)에 접속한 집중 상수형 발룬이다.
여기서, 일본 특허 공개 제2000-114917호 공보 및 일본 특허 공개 제2002-359542호 공보는, 집중 상수 발룬에 포함되는 캐패시터를 탄성파 공진기로 치환하 여, 밸런스 필터의 소형화 및 저코스트화를 도모하는 필터를 개시하고 있다.
도 7은, 일본 특허 공개 제2000-114917호 공보 및 일본 특허 공개 제2002-359542호 공보가 개시하는 밸런스 필터를 도시한다. 도 7에 도시한 바와 같이, 집중 상수형 발룬(4)에 포함되는 캐패시터를 탄성파 공진기 RES1 및 RES2로 실현하고, 탄성파 필터 칩 상에 집적화함으로써, 집중 상수형 발룬의 실장 면적과 사용 부품 점수를 삭감하여, 소형화 및 저코스트화를 실현할 수 있다. 실제로, 캐패시터로서 이용하는 탄성파 공진기 RES1 및 RES2는 필터에 이용되는 공진기와 달리, 반사기를 구비하고 있지 않은 구성으로 할 수 있기 때문에, 본 실시 형태의 설명에서는 캐패시터용 탄성파 공진기를 「IDT 캐패시터」라고 부르는 것으로 한다.
휴대 전화 단말기의 저소비 전력화를 위해, 휴대 전화 단말기에 탑재되는 밸런스 필터에는, 저삽입 손실 특성이 강하게 요구되고 있다. 도 7에 도시한 밸런스 필터를 저손실화하기 위해서는, 래더 필터 자체의 손실을 저감하거나, 집중 상수형 발룬의 손실을 저감할 필요가 있다. 집중 상수형 발룬의 손실을 저감하기 위해서는, 집중 상수형 발룬에 포함되는 인덕터와 캐패시터의 Q값(퀄리티 팩터)을 향상시킬 필요가 있다. 그러나, 특허 문헌 1 및 2에는, IDT 캐패시터의 Q값 향상을 위해, IDT 캐패시터를 어떻게 설계하는 것이 바람직할지에 대해서 개시되어 있지 않다. 이 때문에, 높은 Q값의 IDT 캐패시터를 사용하여, 저손실의 밸런스 필터를 실현하는 것이 곤란하였다.
본원에 개시하는 고주파 디바이스는, 불평형 입력을 평형 출력으로 변환하는 변환 회로와, 상기 변환 회로의 평형 출력에 접속된 필터 회로를 구비한 고주파 디바이스로서, 상기 변환 회로는, 인덕터와 공진기를 포함하고, 상기 변환 회로에 포함되는 공진기의 공진 주파수는, 상기 필터 회로의 통과 대역 주파수보다도 높은 것이다.
본원에 개시하는 필터는, 불평형 입력 단자와 불평형 출력 단자 사이에 복수의 공진기를 사다리형으로 접속한 래더 필터와, 상기 래더 필터의 불평형 출력 단자에 접속되는 불평형 입력 단자와, 평형 출력 단자와, 상기 불평형 입력 단자와 상기 평형 출력 단자 사이에 접속된 인덕터 및 공진기를 구비한 변환 회로와, 상기 변환 회로의 평형 출력 단자에 접속되는 평형 입력 단자와, 평형 출력 단자와, 상기 평형 입력 단자와 상기 평형 출력 단자 사이에 래티스형으로 접속된 복수의 공진기를 구비한 래티스 필터를 구비하고, 상기 변환 회로에 포함되는 공진기의 공진 주파수는, 상기 래더 필터 및 상기 래티스 필터의 통과 대역 주파수보다도 높은 것이다.
본원에 개시하는 듀플렉서는, 불평형 입력을 평형 출력으로 변환하는 변환 회로와, 상기 변환 회로의 평형 출력에 접속된 필터 회로를 구비한 듀플렉서로서, 상기 변환 회로는, 인덕터와 공진기를 포함하고, 상기 변환 회로에 포함되는 공진기의 공진 주파수는, 상기 필터 회로의 통과 대역 주파수보다도 높은 것이다.
본원에 개시하는 통신 모듈은, 송신 필터와 수신 필터를 구비한 통신 모듈로서, 상기 송신 필터 및 상기 수신 필터 중 적어도 어느 한쪽은, 불평형 입력을 평형 출력으로 변환하는 변환 회로와, 상기 변환 회로의 평형 출력에 접속된 필터 회 로를 구비하고, 상기 변환 회로는, 인덕터와 공진기를 포함하고, 상기 변환 회로에 포함되는 공진기의 공진 주파수는, 상기 필터 회로의 통과 대역 주파수보다도 높은 것이다.
본원에 개시하는 통신 장치는, 송신 필터와 수신 필터를 구비한 통신 장치로서, 상기 송신 필터 및 상기 수신 필터 중 적어도 어느 한쪽은, 불평형 입력을 평형 출력으로 변환하는 변환 회로와, 상기 변환 회로의 평형 출력에 접속된 필터 회로를 구비하고, 상기 변환 회로는, 인덕터와 공진기를 포함하고, 상기 변환 회로에 포함되는 공진기의 공진 주파수는, 상기 필터 회로의 통과 대역 주파수보다도 높은 것이다.
본 발명의 부가적인 목적 및 장점은 다음의 상세한 설명에서 기술되며, 이 상세한 설명으로부터 어느 정도 명확해질 것이거나, 또는 본 발명의 실시에 의해 이해될 것이다. 본 발명의 목적들 및 장점들은 특히 첨부된 청구항에 지시된, 이하에 기재한 수단들과 그 조합에 의해 구현되어, 얻어질 것이다.
전술한 일반적인 설명 및 이어지는 상세한 설명은 예시적이고 단지 설명을 위한 것이며, 청구된 바와 같이, 본 발명을 제한하지 않는다.
실시 형태에 따른 고주파 디바이스는, 불평형 입력을 평형 출력으로 변환하는 변환 회로와, 상기 변환 회로의 평형 출력에 접속된 필터 회로를 구비한 고주파 디바이스로서, 상기 변환 회로는, 인덕터와 공진기를 포함하고, 상기 변환 회로에 포함되는 공진기의 공진 주파수는, 상기 필터 회로의 통과 대역 주파수보다도 높은 것이다.
실시 형태에 따른 고주파 디바이스는, 상기 구성을 기본으로 하여, 이하와 같은 양태를 취할 수 있다.
즉, 고주파 디바이스에서, 상기 필터 회로의 통과 대역 상단 주파수를 fUP로 하고, 상기 변환 회로에 포함되는 공진기의 공진 주파수를 fr로 하였을 때,
Figure 112009061968654-PAT00002
의 관계를 갖는 구성으로 할 수 있다.
고주파 디바이스에서, 상기 필터 회로는, 신호선에 직렬 접속된 직렬 공진기와, 상기 신호선에 병렬 접속된 병렬 공진기를 구비하고, 상기 직렬 공진기 중, 가장 그레이팅 피치가 넓은 직렬 공진기의 그레이팅 피치를 λIDT로 하고, 상기 변환 회로에 포함되는 공진기의 그레이팅 피치를 λcap로 하였을 때,
Figure 112009061968654-PAT00003
의 관계를 갖는 구성으로 할 수 있다.
실시 형태에 따른 필터는, 불평형 입력 단자와 불평형 출력 단자 사이에 복수의 공진기를 사다리형으로 접속한 래더 필터와, 상기 래더 필터의 불평형 출력 단자에 접속되는 불평형 입력 단자와, 평형 출력 단자와, 상기 불평형 입력 단자와 상기 평형 출력 단자 사이에 접속된 인덕터 및 공진기를 구비한 변환 회로와, 상기 변환 회로의 평형 출력 단자에 접속되는 평형 입력 단자와, 평형 출력 단자와, 상 기 평형 입력 단자와 상기 평형 출력 단자 사이에 래티스형으로 접속된 복수의 공진기를 구비한 래티스 필터를 구비하고, 상기 변환 회로에 포함되는 공진기의 공진 주파수는, 상기 래더 필터 및 상기 래티스 필터의 통과 대역 주파수보다도 높다.
실시 형태에 따른 듀플렉서는, 입력되는 수신 신호에서의 소정의 주파수 대역의 신호를 추출하는 수신 필터와, 외부에 출력하기 위한 소정의 주파수 대역의 신호를 추출하는 송신 필터와, 상기 수신 필터측의 신호와 상기 송신 필터측의 신호의 위상 정합을 행하는 정합 회로를 구비한 듀플렉서로서, 상기 수신 필터는, 불평형 입력 단자와 불평형 출력 단자 사이에 복수의 공진기를 사다리형으로 접속한 래더 필터와, 상기 래더 필터의 불평형 출력 단자에 접속되는 불평형 입력 단자와, 평형 출력 단자와, 상기 불평형 입력 단자와 상기 평형 출력 단자 사이에 접속된 인덕터 및 공진기를 구비한 변환 회로와, 상기 변환 회로의 평형 출력 단자에 접속되는 평형 입력 단자와, 평형 출력 단자와, 상기 평형 입력 단자와 상기 평형 출력 단자 사이에 래티스형으로 접속된 복수의 공진기를 구비한 래티스 필터를 구비하고, 상기 변환 회로에 포함되는 공진기의 공진 주파수는, 상기 래더 필터 및 상기 래티스 필터의 통과 대역 주파수보다도 높다.
<실시 형태>
[1. 고주파 디바이스의 구성]
본 발명자들은, 도 7에 도시한 종래의 밸런스 필터에서의 IDT 캐패시터의 Q값에 대해 상세한 검토를 행하였다.
우선, 집중 상수 발룬에 포함되는 캐패시터의 Q값이, 필터 특성에 어떠한 영 향을 주는지를 시뮬레이션에 의해 확인하였다. 도 5에 도시한 회로에서, 캐패시터의 Q값만을 바꿔서 필터 특성을 계산한 결과를 도 8a 및 도 8b에 도시한다. 도 8b는, 도 8a에서의 Y부의 확대도이다.
도 8a 및 도 8b에 도시한 바와 같이, 캐패시터의 Q값을 10, 20, 30, 40, 무한대로 순차 설정하여 필터 특성을 계산한 경우, 억압 특성에는 큰 변화는 보이지 않았지만, 통과 대역의 손실에 변화가 보여졌다. 캐패시터의 Q값의 상승과 함께, 필터의 손실은 저감하고, 대략 Q=40에서 손실의 저감량은 포화하는 것을 알 수 있었다. 즉, 저손실의 밸런스 필터를 얻기 위해서는, 집중 상수형 발룬에 포함되는 캐패시터의 Q값은 40 정도가 필요하며, 그 이상 Q값을 높게 하여도 그다지 효과가 없는 것을 알 수 있었다.
이 계산 결과를 근거로 하여, 실제의 탄성 표면파 공진기의 캐패시터 Q값을 측정하였다. 평가에 사용한 탄성 표면파 공진기는, IDT의 그레이팅 피치 λ=1.62㎛, 개구 길이(IDT 전극의 교차 폭)=19.9λ㎛, IDT 대수=59.5쌍의 사양을 갖는 공진기로, 42°Y 컷트 LiTaO3 기판 상에 제작하였다.
도 9a는, 상기 사양의 공진기를 직렬 접속으로 측정한 통과 특성을 나타낸다. 도 9a에 도시한 바와 같이, 상기 사양의 공진기는, 공진 주파수 fr=2332㎒, 반공진 주파수 fa=2405㎒이었다. 도 9b는, 상기 사양의 공진기의 캐패시터 Q값을 측정한 결과이다. 도 9b에 도시한 바와 같이, 공진 주파수 fr 부근에서 Q값은 0으로 되는 것을 알 수 있었다. 또한, 공진 주파수 fr 이상의 주파수에서는, Q값은 매우 낮은 값(10 전후)으로 되는 것을 알 수 있었다. 이것은, 공진 주파수 fr보다 높은 주파수에서는, IDT로부터 벌크파(압전 기판 내부에 방사되는 탄성파)가 여진되고, 이 파가 손실로 되어 Q값의 저하를 초래한다고 생각된다. 반대로, 공진 주파수 fr보다 낮은 주파수에서는, 공진 주파수 fr로부터 떨어질수록 Q값은 높아지는 것을 알 수 있었다. Q값이 40으로 되는 주파수 f40은 2050㎒이며, 주파수 f40보다 낮은 주파수에서는, 상기 사양의 공진기를 집중 상수형 발룬의 캐패시터로서 이용하여도, 필터 손실의 증가는 거의 없다고 생각된다.
여기서, fr과 f40의 관계를 일반화하면, 상기 결과로부터,
Figure 112009061968654-PAT00004
의 관계가 얻어진다. 실제의 밸런스 필터를 생각하면, 40 이상의 캐패시터 Q값이 필요한 주파수는, 필터 통과 대역 주파수이다. 필터 통과대의 상단 주파수를 fUP로 하면, IDT 캐패시터의 공진 주파수 fr이,
Figure 112009061968654-PAT00005
를 충족하면, 필터 통과 대역 내에서는, IDT 캐패시터의 Q값은 40 이상을 확보할 수 있게 되어, 저손실의 밸런스 필터를 실현할 수 있다. 수학식 3의 주파수 관계를 모식적으로 나타내면 도 10과 같이 된다. 도 10에서, 실선으로 나타내는 특성은, 필터의 통과 특성을 나타낸다. 파선으로 나타내는 특성은, 필터에서의 집중 상수형 발룬에 포함되는 IDT 캐패시터의 통과 특성을 나타낸다. 도 10에 도시한 바와 같이, 필터의 통과 대역의 상단 주파수 fUP와 IDT 캐패시터의 공진 주파수 fr이 1.138배 이상의 차를 갖도록 회로 상수를 설정함으로써, IDT 캐패시터의 Q값을 40 이상으로 할 수 있어, 저손실의 밸런스 필터를 실현할 수 있다.
여기서, 수학식 3을 IDT 전극의 그레이팅 피치로 표현하는 것을 생각한다. 래더 필터의 경우, 필터 통과 대역의 상단 주파수를 결정하는 것은, 직렬 공진기 중, 가장 공진 주파수가 낮은 공진기이다. 즉, 가장 그레이팅 피치가 넓은 직렬 공진기이다. 직렬 공진기 중 가장 공진 주파수가 낮은 공진기의 IDT 그레이팅 피치를 λIDT로 하고, IDT 캐패시터의 그레이팅 피치를 λcap로 하면, 수학식 1 및 수학식 3에 기초하여 다음 식이 얻어진다.
Figure 112009061968654-PAT00006
수학식 4를 충족하도록 IDT 캐패시터의 그레이팅 피치 λcap를 설정하면, 필터 통과 대역 내에서 IDT 캐패시터의 Q값을 40 이상으로 할 수 있어, 저손실의 밸런스 필터를 실현할 수 있다.
또한, 상기 설명은, 42°Y 컷트 LiTaO3 기판 상에 제작하고, 그레이팅 피치 λ=1.62㎛, 개구 길이(IDT 전극의 교차 폭)=19.9λ㎛, IDT 대수=59.5쌍의 탄성 표면파 공진기의 실험 데이터에 기초하였지만, 본 발명자들은, 이 이외의 공진기에 대해서도 마찬가지의 실험을 행하고 있다. LiTaO3 기판의 컷트각을 36°∼48°Y까지 변화시켰지만, 수학식 2의 관계는 변화하지 않았다. 또한, 공진기의 그레이팅 피치, 개구 길이, IDT 대수를 변화시켜도, 수학식 2의 관계는 변화하지 않았다.
[2. 밸런스 필터의 변형예]
실시 형태에 따른 IDT 캐패시터는, 도 7에 도시한 밸런스 필터에 적용할 수 있을 뿐만 아니라, 여러 가지의 밸런스 필터에 적용할 수 있다.
도 11은, 집중 상수형 발룬(12)의 평형 출력측에, 래티스 필터(13)를 접속한 밸런스 필터이다. 래티스 필터(13)는, 집중 상수형 발룬(12)의 제1 평형 출력 단자와 제1 출력 단자(14)에 접속된 제1 신호선과, 집중 상수형 발룬(12)의 제2 평형 출력 단자와 제2 출력 단자(15)에 접속된 제2 신호선을 구비하고 있다. 래티스 필터(13)는, 제1 신호선에 접속된 직렬 공진기와, 제2 신호선에 접속된 직렬 공진기와, 집중 상수형 발룬(12)의 제1 평형 출력 단자와 제2 출력 단자(15) 사이에 접속된 병렬 공진기와, 집중 상수형 발룬(12)의 제2 평형 출력 단자와 제1 출력 단자(14) 사이에 접속된 병렬 공진기를 구비하고 있다. 도 11에 도시한 밸런스 필터에서, 집중 상수형 발룬(12)에 본 실시 형태의 IDT 캐패시터 RES1 및 RES2를 탑재함으로써, 저손실의 밸런스 필터를 실현할 수 있다.
도 12는, 집중 상수형 발룬(12)의 평형 출력측에, 평형형 래더 필터(16)를 접속한 밸런스 필터이다. 평형형 래더 필터(16)는, 집중 상수형 발룬(12)의 제1 평형 출력 단자와 제1 출력 단자(14) 사이의 제1 신호선에 직렬 접속된 복수의 직 렬 공진기와, 집중 상수형 발룬(12)의 제2 평형 출력 단자와 제2 출력 단자(15) 사이의 제2 신호선에 직렬 접속된 복수의 직렬 공진기와, 제1 신호선과 제2 신호선 사이에 병렬 접속된 복수의 병렬 공진기를 구비하고 있다. 도 12에 도시한 밸런스 필터에서, 집중 상수형 발룬(12)에 본 실시 형태의 IDT 캐패시터 RES1 및 RES2를 탑재함으로써, 저손실의 밸런스 필터를 실현할 수 있다.
도 13은, 집중 상수형 발룬(12)의 평형 출력측에, 불평형형 래더 필터(17)를 접속한 밸런스 필터이다. 불평형형 래더 필터(17)는, 집중 상수형 발룬(12)의 제1 평형 출력 단자와 제1 출력 단자(14) 사이의 제1 신호선에 직렬 접속된 복수의 직렬 공진기와, 집중 상수형 발룬(12)의 제2 평형 출력 단자와 제2 출력 단자(15) 사이의 제2 신호선에 직렬 접속된 복수의 직렬 공진기와, 제1 신호선과 그라운드 사이에 병렬 접속된 복수의 병렬 공진기와, 제2 신호선과 그라운드 사이에 접속된 복수의 병렬 공진기를 구비하고 있다. 도 13에 도시한 밸런스 필터에서, 집중 상수형 발룬(12)에 본 실시 형태의 IDT 캐패시터 RES1 및 RES2를 탑재함으로써, 저손실의 밸런스 필터를 실현할 수 있다.
도 14는, 집중 상수형 발룬(12)의 불평형 입력측에 불평형형 래더 필터(18)를 접속하고, 집중 상수형 발룬(12)의 평형 출력측에 래티스 필터(19)를 접속한 밸런스 필터이다. 불평형형 래더 필터(18)는, 입력 단자(11)와 집중 상수형 발룬(12)의 제1 불평형 입력 단자 사이의 신호선에 직렬 접속된 복수의 직렬 공진기와, 신호선과 그라운드 사이에 접속된 병렬 공진기를 구비하고 있다. 또한, 래티스 필터(19)는, 집중 상수형 발룬(12)의 제1 평형 출력 단자와 제1 출력 단자(14) 사이의 제1 신호선에 직렬 접속된 직렬 공진기와, 집중 상수형 발룬(12)의 제2 평형 출력 단자와 제2 출력 단자(15) 사이의 제2 신호선에 직렬 접속된 직렬 공진기와, 집중 상수형 발룬(12)의 제1 평형 출력 단자와 제2 출력 단자(15) 사이에 접속된 병렬 공진기와, 집중 상수형 발룬(12)의 제2 평형 출력 단자와 제1 출력 단자(14) 사이에 접속된 병렬 공진기를 구비하고 있다. 도 14에 도시한 밸런스 필터에서, 집중 상수형 발룬(12)에 본 실시 형태의 IDT 캐패시터 RES1 및 RES2를 탑재함으로써, 저손실의 밸런스 필터를 실현할 수 있다.
[3. 듀플렉서의 구성]
도 15는, 도 14에 도시한 밸런스 필터를 구비한 밸런스 듀플렉서의 회로도이다. 도 15에 도시한 밸런스 듀플렉서는, 안테나 단자(21), 정합 회로(22), 송신 필터(23), 입력 단자(24), 수신 필터(25), 제1 출력 단자(29a) 및 제2 출력 단자(29b)를 구비하고 있다. 송신 필터(23)는, 복수의 공진기를 래더형으로 접속한 래더 필터로 실현하고 있다. 수신 필터(25)는, 래더 필터(26), 집중 상수형 발룬(27) 및 래티스 필터(28)를 구비하고 있다. 집중 상수형 발룬(27)은, 전술한 바와 같이 불평형 입력을 평형 출력으로 변환하는 회로이며, 인덕터와 IDT 캐패시터 RES1 및 RES2를 구비하고 있다.
정합 회로(22)는, 송신 필터(23)로부터 출력되는 신호와, 수신 필터(25)에 입력되는 신호의 위상 정합을 행하는 회로이다. 정합 회로(22)는, 도 16a∼도 16d에 도시한 회로 중 어느 하나로 실현할 수 있다. 도 16a는, 스트립 라인 또는 마이크로스트립 라인으로 실현한 정합 회로이다. 도 16b는, 인덕터 L51과 캐패시터 C51 및 C52를 π형으로 접속한 정합 회로이다. 도 16c는, 캐패시터 C53과 인덕터 L52 및 L53을 π형으로 접속한 정합 회로이다. 도 16d는, 병렬 인덕터 L54를 부가한 공진기 RES11로 실현한 정합 회로이다.
도 17은, 도 13에 도시한 밸런스 필터를 구비한 밸런스 듀플렉서의 회로도이다. 도 17에서, 도 15에 도시한 밸런스 듀플렉서와 마찬가지의 구성에 대해서는 동일 부호를 부여하여 상세한 설명은 생략한다. 도 17에서, 도 15에 도시한 구성과 다른 것은, 수신 필터의 구성과, 정합 회로를 없앤 점이다. 도 17에 도시한 수신 필터(30)는, 불평형형 래더 필터를 구비하고 있다. 또한, 도 17에 도시한 듀플렉서는, 안테나 단자(21)와 수신 필터(30) 사이에는 정합 회로를 구비하지 않고, 집중 상수형 발룬(27)이 정합 회로의 역할을 하고 있다.
또한, 본 실시 형태의 IDT 캐패시터는, 밸런스 필터에 포함되는 집중 상수형 발룬의 캐패시터뿐만 아니라, 여러 가지의 용도의 캐패시터로서 이용할 수 있다. 예를 들면, 도 18에 도시한 바와 같이, 탄성파 공진기(44)에 대해 병렬로 IDT 캐패시터(45)를 접속할 수 있다.
도 18은, 탄성파 공진기와 IDT 캐패시터의 평면도이다. 도 18에 도시한 바와 같이, 탄성파 공진기(44)는, 한 쌍의 빗형 전극(44a)과 그레이팅 반사기(44b)를 포함한다. 탄성파 공진기(44)는, 한쪽의 빗형 전극에 입력 단자(42)가 접속되고, 다른 쪽의 빗형 전극에 출력 단자(43)가 접속되어 있다. 또한, 입력 단자(42)와 출력 단자(43)에는, IDT 캐패시터(45)가 접속되어 있다. IDT 캐패시터(45)는, 한쌍의 빗형 전극으로 실현하고 있다. 일반적으로, 탄성파 공진기에 대해 병렬로 캐 패시터를 접속함으로써, 탄성파 공진기의 전기 기계 결합 계수를 저감할 수 있다. 도 18에 도시한 바와 같이, 탄성파 공진기(44)에 병렬 접속하는 캐패시터로서, 본 실시 형태의 IDT 캐패시터(45)를 채용함으로써, 손실을 증가시키지 않고, 전기 기계 결합 계수를 저감할 수 있다.
[4. 필터 칩 구조]
<제1 실시예>
도 14에 도시한 본 실시 형태의 밸런스 필터의 실시예를 설명한다.
도 19는, 도 14에 도시한 밸런스 필터의 필터 칩의 레이아웃도이다. 도 19에 도시한 바와 같이, 필터 칩은 1칩의 압전 기판(51) 상에, 입력 단자(52), 출력 단자(53a 및 53b), 래더 필터(54), 래티스 필터(55) 및 그라운드 단자(57)가 형성되어 있다. 래더 필터(54)는, 직렬 공진기(58a, 58b)와 병렬 공진기(58c, 58d, 58e)를 구비하고 있다. 래티스 필터(55)는, 직렬 공진기(58h, 58i)와 병렬 공진기(58k, 58j)를 구비하고 있다. 집중 상수형 발룬은, 직렬 인덕터 L1, 병렬 인덕터 L2, 공진기(58f, 58g)를 구비하고 있다. 집중 상수형 발룬의 공진기(58f, 58g)는 캐패시터로서 기능하고, 본 실시 형태의 IDT 캐패시터로 실현할 수 있다. 여기서, 도 19에서의 IDT 캐패시터(공진기(58f, 58g))의 그레이팅 피치 λcap는, 수학식 4를 충족하도록 설정되어 있다. 집중 상수형 발룬의 2개의 인덕터 L1, L2는, 필터 칩의 외부에 접속된다.
도 20은, 도 19에 도시한 집중 상수형 발룬의 2개의 인덕터 L1, L2를 구비한 IPD(Integrated Passive Device) 인덕터 칩의 구조를 나타내는 모식도이다. 도 20에 도시한 바와 같이, 인덕터 L1, L2는, 석영 기판(61) 상에, 제1 스파이럴 코일(62), 제2 스파이럴 코일(63) 및 패드(64)를 구비하고 있다. 제1 스파이럴 코일(62)은, 도 19에서의 인덕터 L1에 상당한다. 제2 스파이럴 코일(63)은, 도 19에서의 인덕터 L2에 상당한다.
도 21은, 제1 실시예의 필터 칩을 구비한 밸런스 듀플렉서의 패키지 구조를 도시한다. 도 21에 도시한 바와 같이, 밸런스 듀플렉서는 캐비티 타입의 세라믹 패키지(74)에, 도 19에 도시한 필터 칩(73) 및 도 20에 도시한 IPD 인덕터 칩(72)을 플립 칩 실장하고, 메탈 리드(71)에 의해 기밀 밀봉하여 실현하고 있다. 이와 같은 구조로 함으로써, 집중 상수형 발룬의 캐패시터 Q값이 향상되어, 저손실의 우수한 밸런스 필터를 실현할 수 있다.
<제2 실시예>
도 22는, 제2 실시예에서의 밸런스 듀플렉서의 회로도이다. 도 22에 도시한 밸런스 듀플렉서는, 주로 도 15에 도시한 밸런스 듀플렉서로 실현되고, 도 15에서의 정합 회로를 도 16c에 도시한 회로로 실현하고 있다.
도 23a는, 송신 필터용 칩의 레이아웃도를 도시한다. 도 23a에 도시한 바와 같이, 송신 필터용 칩은 입력 단자(83a), 4단 래더 필터(83b), 출력 단자(83c) 및 그라운드 단자(83d)를 구비하고 있다.
도 23b는, 수신 필터용 칩의 레이아웃도를 도시한다. 도 23b에 도시한 바와 같이, 수신 필터용 칩은, 1칩의 압전 기판(81) 상에, 래더 필터(82b), 래티스 필 터(82c), 정합 회로용 공진기(82h)를 구비하고 있다. 또한, 집중 상수형 발룬의 캐패시터로서, 본 실시 형태의 IDT 캐패시터가 2개(공진기(82f, 82g)) 동일 칩 상에 형성되어 있다. 여기서, 본 실시 형태의 IDT 캐패시터의 그레이팅 피치 λcap는, 수학식 4를 충족하도록 설정되어 있다. 집중 상수형 발룬의 2개의 인덕터 L82, L83은, 필터 칩의 외부에 접속된다.
도 24는, 제2 실시예의 필터 칩을 구비한 밸런스 듀플렉서의 패키지 구조를 도시한다. 도 24에 도시한 바와 같이, 밸런스 듀플렉서는, 캐비티 타입의 세라믹 패키지(94)에, 도 23a 및 도 23b에 도시한 밸런스 필터를 구비한 수신 필터 칩(92) 및 송신 필터 칩(93)을 플립 칩 실장하고, 메탈 리드(91)에 의해 기밀 밀봉하여 필터 칩을 패키징한다.
도 25는, 도 24에 도시한 듀플렉서 패키지를 실장한 프린트 기판의 평면도이다. 도 25에 도시한 바와 같이, 도 24에 도시한 구조를 갖는 듀플렉서 패키지(96)는, 프린트 기판(95) 상에 땜납 실장된다. 또한, 패키지 정합 회로용 인덕터(98a), 발룬 직렬 인덕터(98b) 및 발룬 병렬 인덕터(98c)는, 칩 인덕터로 실현되고, 프린트 기판(95) 상에 땜납 실장된다. 또한, 프린트 기판(95) 상에는, 안테나에 접속되는 안테나 단자(97a), 수신 회로에 접속되는 출력 단자(97b 및 97c), 송신 회로에 접속되는 입력 단자(97d) 및 그라운드 단자(97e)를 구비하고 있다. 이와 같은 구조로 함으로써, 집중 상수형 발룬의 캐패시터 Q값이 향상되어, 저손실의 우수한 듀플렉서 패키지를 실현할 수 있다.
[5. 통신 모듈의 구성]
도 26은, 본 실시 형태에 따른 고주파 디바이스 또는 필터를 구비한 통신 모듈의 일례를 나타낸다. 도 26에 도시한 바와 같이, 듀플렉서(162)는 수신 필터(162a)와 송신 필터(162b)를 구비하고 있다. 또한, 수신 필터(162a)에는, 예를 들면 밸런스 출력에 대응한 수신 단자(163a 및 163b)가 접속되어 있다. 또한, 송신 필터(162b)는, 파워 앰프(164)를 통하여 송신 단자(165)에 접속하고 있다. 여기서, 듀플렉서(162)에는, 본 실시 형태에 따른 고주파 디바이스 또는 필터를 구비한 듀플렉서로 실현할 수 있다.
수신 동작을 행할 때, 수신 필터(162a)는, 안테나 단자(161)를 통하여 입력되는 수신 신호 중, 소정의 주파수 대역의 신호만을 통과시켜, 수신 단자(163a 및 163b)로부터 외부에 출력한다. 또한, 송신 동작을 행할 때, 송신 필터(162b)는, 송신 단자(165)로부터 입력되어 파워 앰프(164)에 의해 증폭된 송신 신호 중, 소정의 주파수 대역의 신호만을 통과시켜, 안테나 단자(161)로부터 외부에 출력한다.
본 실시 형태에 따른 고주파 디바이스, 필터, 또는 그들을 구비한 듀플렉서를 통신 모듈에 구비함으로써, 저손실의 통신 모듈을 실현할 수 있다.
또한, 도 26에 도시한 통신 모듈은 일례이며, 다른 형태의 통신 모듈에 본 실시 형태에 따른 고주파 디바이스를 탑재하여도, 마찬가지의 효과가 얻어진다.
[6. 통신 장치의 구성]
도 27은, 본 실시 형태에 따른 고주파 디바이스, 필터, 듀플렉서, 또는 전술한 통신 모듈을 구비한 통신 장치의 일례로서, 휴대 전화 단말기의 RF 블록을 도시 한다. 또한, 도 27에 도시한 구성은, GSM(Global System for Mobile Communications) 통신 방식 및 W-CDMA(Wideband Code Division Multiple Access) 통신 방식에 대응한 휴대 전화 단말기의 구성을 도시한다. 또한, 본 실시 형태에서의 GSM 통신 방식은, 850㎒대, 950㎒대, 1.8㎓대, 1.9㎓대에 대응하고 있다. 또한, 휴대 전화 단말기는, 도 27에 도시한 구성 이외에 마이크로폰, 스피커, 액정 디스플레이 등을 구비하고 있지만, 본 실시 형태에서의 설명에서는 불필요하기 때문에 도시를 생략하였다. 여기서, 듀플렉서(173)는, 본 실시 형태에 따른 고주파 디바이스를 구비한 듀플렉서이다.
우선, 안테나(171)를 통하여 입력되는 수신 신호는, 그 통신 방식이 W-CDMA인지 GSM인지에 의해 안테나 스위치 회로(172)에서, 동작의 대상으로 하는 LSI를 선택한다. 입력되는 수신 신호가 W-CDMA 통신 방식에 대응하고 있는 경우에는, 수신 신호를 듀플렉서(173)에 출력하도록 절환한다. 듀플렉서(173)에 입력되는 수신 신호는, 수신 필터(173a)에서 소정의 주파수 대역으로 제한되어, 밸런스형의 수신 신호가 LNA(174)에 출력된다. LNA(174)는, 입력되는 수신 신호를 증폭하여, LSI(176)에 출력한다. LSI(176)에서는, 입력되는 수신 신호에 기초하여 음성 신호에의 복조 처리를 행하거나, 휴대 전화 단말기 내의 각 부를 동작 제어하거나 한다.
한편, 신호를 송신하는 경우, LSI(176)는 송신 신호를 생성한다. 생성된 송신 신호는, 파워 앰프(175)에 의해 증폭되어 송신 필터(173b)에 입력된다. 송신 필터(173b)는, 입력되는 송신 신호 중 소정의 주파수 대역의 신호만을 통과시킨다. 송신 필터(173b)로부터 출력되는 송신 신호는, 안테나 스위치 회로(172)를 통하여 안테나(171)로부터 외부에 출력된다.
또한, 입력되는 수신 신호가 GSM 통신 방식에 대응한 신호인 경우에는, 안테나 스위치 회로(172)는, 주파수 대역에 따라서 수신 필터(177∼180) 중 어느 하나를 선택하여, 수신 신호를 출력한다. 수신 필터(177∼180) 중 어느 하나에서 대역제한된 수신 신호는, LSI(183)에 입력된다. LSI(183)는, 입력되는 수신 신호에 기초하여 음성 신호로의 복조 처리를 행하거나, 휴대 전화 단말기 내의 각 부를 동작 제어하거나 한다. 한편, 신호를 송신하는 경우는, LSI(183)는 송신 신호를 생성한다. 생성된 송신 신호는, 파워 앰프(181 또는 182)에 의해 증폭되어, 안테나 스위치 회로(172)를 통하여 안테나(171)로부터 외부에 출력된다.
본 실시 형태에 따른 고주파 디바이스, 필터, 듀플렉서, 또는 통신 모듈을 통신 장치에 구비함으로써, 저손실의 통신 장치를 실현할 수 있다.
[7. 실시 형태의 효과, 외]
본 실시 형태에 따르면, 캐패시터를 포함하는 필터에서, 그 캐패시터를 공진기(IDT 캐패시터)로 실현함과 함께, IDT 캐패시터의 공진 주파수를 필터의 통과 대역 주파수보다도 높게 함으로써, 캐패시터 Q값이 향상되어, 저손실의 우수한 밸런스 필터를 실현할 수 있다.
또한, 필터 또는 듀플렉서에 포함되는 집중 상수형 발룬에, 캐패시터로서 기능하는 공진기(IDT 캐패시터)를 구비하고, IDT 캐패시터의 공진 주파수를 필터의 통과 대역 주파수보다도 더 높게 함으로써, 캐패시터 Q값이 향상되어, 저손실의 우 수한 밸런스 필터를 실현할 수 있다.
본 명세서에서 인용된 모든 예들 및 조건부 표현은, 독자가 본 발명의 원리들 및 발명자가 기고한 개념들을 한층 더 나아간 기술에까지 이해하는 것을 도울 수 있도록 교수법의 목적으로 의도된 것이고, 그러한 특별히 인용된 예들 및 조건들에 대한 한정이 없고 또한 명세서의 그러한 예들의 구성이 본 발명의 우월함 및 열등함을 나타내는 것에 관련되지 않는 것으로 파악되어야 한다. 본 발명의 실시예들이 상세하게 설명되었지만, 다양한 변경들, 치환들 및 개조들이 본 발명의 사상 및 범주로부터 벗어나지 않고 이루어질 수 있다.
도 1은 래더 필터의 회로도.
도 2a는 필터의 회로도.
도 2b는 탄성 표면파 필터의 평면도.
도 2c는 도 2b에서의 Z-Z부의 단면도.
도 3a는 필터의 회로도.
도 3b는 러브파 필터의 평면도.
도 3c는 도 3b에서의 Z-Z부의 단면도.
도 4a는 필터의 회로도.
도 4b는 탄성 경계파 필터의 평면도.
도 4c는 도 4b에서의 Z-Z부의 단면도.
도 5는 불평형형 래더 필터와 집중 상수형 발룬의 회로도.
도 6a∼도 6d는 집중 상수형 발룬의 변형예의 회로도.
도 7은 공진기를 구비한 집중 상수형 발룬을 구비한 래더 필터의 회로도.
도 8a는 도 7에 도시한 래더 필터의 주파수 특성을 나타내는 특성도.
도 8b는 도 8a에서의 Y부의 확대도.
도 9a는 통과 특성의 주파수 특성을 나타내는 특성도.
도 9b는 캐패시터 Q값의 주파수 특성을 나타내는 특성도.
도 10은 필터의 통과 특성과 IDT 캐패시터의 통과 특성을 나타내는 특성도.
도 11은 집중 상수형 발룬과 래티스 필터의 회로도.
도 12는 집중 상수형 발룬과 래더 필터의 회로도.
도 13은 집중 상수형 발룬과 불평형형 래더 필터의 회로도.
도 14는 불평형형 래더 필터와 집중 상수형 발룬과 래티스 필터의 회로도.
도 15는 듀플렉서의 회로도.
도 16a∼도 16d는 정합 회로의 회로도.
도 17은 듀플렉서의 회로도.
도 18은 IDT 캐패시터를 구비한 공진기의 평면도.
도 19는 밸런스 필터의 칩 레이아웃을 나타내는 모식도.
도 20은 인덕터 칩의 모식도.
도 21은 밸런스 필터 칩의 사시도.
도 22는 듀플렉서의 회로도.
도 23a는 송신용 필터 칩의 칩 레이아웃을 나타내는 모식도.
도 23b는 수신용 필터 칩의 칩 레이아웃을 나타내는 모식도.
도 24는 밸런스 필터 칩의 사시도.
도 25는 밸런스 필터 칩이 실장된 프린트 기판의 평면도.
도 26은 통신 모듈의 블록도.
도 27은 통신 장치의 블록도.
<도면의 주요 부분에 대한 부호의 설명>
2 : 불평형형 래더 필터
3 : 출력 단자
4 : 집중 상수형 발룬
5 : 제1 출력 단자
6 : 제2 출력 단자
101 : 압전 기판
104 : 빗형 전극
105 : 그레이팅 반사기
106 : 제1 유전체
107 : 제2 유전체
162 : 듀플렉서
162a : 수신 필터
162b : 송신 필터
163a, 163b : 수신 단자
164 : 파워 앰프
165 : 송신 단자

Claims (8)

  1. 불평형 입력을 평형 출력으로 변환하는 변환 회로와,
    상기 변환 회로의 평형 출력에 접속된 필터 회로
    를 구비한 고주파 디바이스로서,
    상기 변환 회로는, 인덕터와 공진기를 포함하고,
    상기 변환 회로에 포함되는 공진기의 공진 주파수는, 상기 필터 회로의 통과 대역 주파수보다도 높은 고주파 디바이스.
  2. 제1항에 있어서,
    상기 필터 회로의 통과 대역 상단 주파수를 fUP로 하고, 상기 변환 회로에 포함되는 공진기의 공진 주파수를 fr로 하였을 때,
    Figure 112009061968654-PAT00007
    의 관계를 갖는 고주파 디바이스.
  3. 제1항에 있어서,
    상기 필터 회로는, 신호선에 직렬 접속된 직렬 공진기와, 상기 신호선에 병렬 접속된 병렬 공진기를 구비하고,
    상기 직렬 공진기 중, 가장 그레이팅 피치가 넓은 직렬 공진기의 그레이팅 피치를 λIDT로 하고, 상기 변환 회로에 포함되는 공진기의 그레이팅 피치를 λcap로 하였을 때,
    Figure 112009061968654-PAT00008
    의 관계를 갖는 고주파 디바이스.
  4. 불평형 입력 단자와 불평형 출력 단자 사이에 복수의 공진기를 사다리형으로 접속한 래더 필터와,
    상기 래더 필터의 불평형 출력 단자에 접속되는 불평형 입력 단자와, 평형 출력 단자와, 상기 불평형 입력 단자와 상기 평형 출력 단자 사이에 접속된 인덕터 및 공진기를 구비한 변환 회로와,
    상기 변환 회로의 평형 출력 단자에 접속되는 평형 입력 단자와, 평형 출력 단자와, 상기 평형 입력 단자와 상기 평형 출력 단자 사이에 래티스형으로 접속된 복수의 공진기를 구비한 래티스 필터
    를 구비하고,
    상기 변환 회로에 포함되는 공진기의 공진 주파수는, 상기 래더 필터 및 상기 래티스 필터의 통과 대역 주파수보다도 높은 필터.
  5. 불평형 입력을 평형 출력으로 변환하는 변환 회로와,
    상기 변환 회로의 평형 출력에 접속된 필터 회로
    를 구비한 듀플렉서로서,
    상기 변환 회로는, 인덕터와 공진기를 포함하고,
    상기 변환 회로에 포함되는 공진기의 공진 주파수는, 상기 필터 회로의 통과 대역 주파수보다도 높은 듀플렉서.
  6. 입력되는 수신 신호에서의 소정의 주파수 대역의 신호를 추출하는 수신 필터와,
    외부에 출력하기 위한 소정의 주파수 대역의 신호를 추출하는 송신 필터와,
    상기 수신 필터측의 신호와 상기 송신 필터측의 신호의 위상 정합을 행하는 정합 회로
    를 구비한 듀플렉서로서,
    상기 수신 필터는,
    불평형 입력 단자와 불평형 출력 단자 사이에 복수의 공진기를 사다리형으로 접속한 래더 필터와,
    상기 래더 필터의 불평형 출력 단자에 접속되는 불평형 입력 단자와, 평형 출력 단자와, 상기 불평형 입력 단자와 상기 평형 출력 단자 사이에 접속된 인덕터 및 공진기를 구비한 변환 회로와,
    상기 변환 회로의 평형 출력 단자에 접속되는 평형 입력 단자와, 평형 출력 단자와, 상기 평형 입력 단자와 상기 평형 출력 단자 사이에 래티스형으로 접속된 복수의 공진기를 구비한 래티스 필터를 구비하고,
    상기 변환 회로에 포함되는 공진기의 공진 주파수는, 상기 래더 필터 및 상기 래티스 필터의 통과 대역 주파수보다도 높은 듀플렉서.
  7. 송신 필터와 수신 필터를 구비한 통신 모듈로서,
    상기 송신 필터 및 상기 수신 필터 중 적어도 어느 한쪽은,
    불평형 입력을 평형 출력으로 변환하는 변환 회로와,
    상기 변환 회로의 평형 출력에 접속된 필터 회로를 구비하고,
    상기 변환 회로는, 인덕터와 공진기를 포함하고,
    상기 변환 회로에 포함되는 공진기의 공진 주파수는, 상기 필터 회로의 통과 대역 주파수보다도 높은 통신 모듈.
  8. 송신 필터와 수신 필터를 구비한 통신 장치로서,
    상기 송신 필터 및 상기 수신 필터 중 적어도 어느 한쪽은,
    불평형 입력을 평형 출력으로 변환하는 변환 회로와,
    상기 변환 회로의 평형 출력에 접속된 필터 회로
    를 구비하고,
    상기 변환 회로는, 인덕터와 공진기를 포함하고,
    상기 변환 회로에 포함되는 공진기의 공진 주파수는, 상기 필터 회로의 통과 대역 주파수보다도 높은 통신 장치.
KR1020090096138A 2009-01-30 2009-10-09 고주파 디바이스, 필터, 듀플렉서, 통신 모듈, 통신 장치 KR101080470B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009020357A JP4871966B2 (ja) 2009-01-30 2009-01-30 高周波デバイス、フィルタ、デュープレクサ、通信モジュール、通信装置
JPJP-P-2009-020357 2009-01-30

Publications (2)

Publication Number Publication Date
KR20100088519A true KR20100088519A (ko) 2010-08-09
KR101080470B1 KR101080470B1 (ko) 2011-11-04

Family

ID=42397204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090096138A KR101080470B1 (ko) 2009-01-30 2009-10-09 고주파 디바이스, 필터, 듀플렉서, 통신 모듈, 통신 장치

Country Status (4)

Country Link
US (1) US8350643B2 (ko)
JP (1) JP4871966B2 (ko)
KR (1) KR101080470B1 (ko)
CN (1) CN101795118B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5522130B2 (ja) 2011-08-01 2014-06-18 株式会社村田製作所 不平衡−平衡変換回路素子
JP6017868B2 (ja) 2011-11-04 2016-11-02 太陽誘電株式会社 分波器、フィルタ及び通信モジュール
JP6114198B2 (ja) 2011-11-28 2017-04-12 スカイワークスフィルターソリューションズジャパン株式会社 高周波フィルタ
KR101919115B1 (ko) * 2012-02-29 2018-11-15 삼성전자주식회사 Ｂａｗｒ 을 이용한 필터
CN103311627A (zh) * 2012-12-29 2013-09-18 南京理工大学 P波段集总式微型巴伦
CN103414448A (zh) * 2013-08-01 2013-11-27 南京理工大学 微型带通平衡滤波器
JP6408592B2 (ja) * 2015-01-27 2018-10-17 京セラ株式会社 フィルタ，分波器および通信装置
CN107710614B (zh) * 2015-06-24 2021-05-28 株式会社村田制作所 弹性波滤波器、多工器、双工器、高频前端电路以及通信装置
JP6668213B2 (ja) * 2015-10-01 2020-03-18 スカイワークスフィルターソリューションズジャパン株式会社 分波器と通信機器
JP6556093B2 (ja) 2016-05-11 2019-08-07 太陽誘電株式会社 フィルタおよびマルチプレクサ
JPWO2017217197A1 (ja) 2016-06-14 2019-03-22 株式会社村田製作所 マルチプレクサ、高周波フロントエンド回路および通信装置
US10404234B2 (en) 2016-09-02 2019-09-03 Skyworks Filter Solutions Japan Co., Ltd. Filter device with phase compensation, and electronic devices including same
WO2018051846A1 (ja) * 2016-09-13 2018-03-22 株式会社村田製作所 弾性波フィルタ装置、マルチプレクサ、高周波フロントエンド回路及び通信装置
JP2018088678A (ja) 2016-11-29 2018-06-07 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 位相をキャンセルするループ回路を含むフィルタ
US11309867B2 (en) * 2017-01-30 2022-04-19 Kyocera Corporation Acoustic wave filter, multiplexer, and communication apparatus
US11894621B2 (en) * 2017-12-18 2024-02-06 Silicon Laboratories Inc. Radio-frequency apparatus with multi-band balun with improved performance and associated methods
CN108512526B (zh) * 2018-06-04 2019-10-11 安徽安努奇科技有限公司 带通滤波电路和多工器
DE102019210587A1 (de) 2018-07-18 2020-01-23 Skyworks Solutions, Inc. FBAR-Filter mit integrierter Abbruchschaltung
CN109194301A (zh) * 2018-11-29 2019-01-11 北京航天微电科技有限公司 一种体声波滤波器芯片
JP7352855B2 (ja) * 2019-08-21 2023-09-29 株式会社村田製作所 分波器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661783A (ja) * 1992-08-14 1994-03-04 Matsushita Electric Ind Co Ltd 弾性表面波フィルタ
JP2000114917A (ja) * 1998-09-30 2000-04-21 Kyocera Corp バランス型弾性表面波フィルタ
JP3973915B2 (ja) 2001-03-30 2007-09-12 株式会社日立メディアエレクトロニクス 高周波フィルタ、高周波回路、アンテナ共用器及び無線端末
US6803835B2 (en) 2001-08-30 2004-10-12 Agilent Technologies, Inc. Integrated filter balun
US6670866B2 (en) * 2002-01-09 2003-12-30 Nokia Corporation Bulk acoustic wave resonator with two piezoelectric layers as balun in filters and duplexers
DE10234685A1 (de) * 2002-07-30 2004-02-19 Infineon Technologies Ag Filterschaltung
WO2004084406A1 (en) * 2003-03-19 2004-09-30 Philips Intellectual Property & Standards Gmbh Microstrip filter of short length
DE10317969B4 (de) * 2003-04-17 2005-06-16 Epcos Ag Duplexer mit erweiterter Funktionalität
JP4255959B2 (ja) 2006-05-22 2009-04-22 富士通メディアデバイス株式会社 バランスフィルタおよび分波器

Also Published As

Publication number Publication date
CN101795118A (zh) 2010-08-04
US8350643B2 (en) 2013-01-08
US20100194494A1 (en) 2010-08-05
CN101795118B (zh) 2013-03-13
KR101080470B1 (ko) 2011-11-04
JP4871966B2 (ja) 2012-02-08
JP2010178186A (ja) 2010-08-12

Similar Documents

Publication Publication Date Title
KR101080470B1 (ko) 고주파 디바이스, 필터, 듀플렉서, 통신 모듈, 통신 장치
US9917603B2 (en) Multiplexer, transmission apparatus, and reception apparatus
CN111448759B (zh) 多工器、高频前端电路及通信装置
JP6439799B2 (ja) バンドパスフィルタおよびフィルタモジュール
JP5394847B2 (ja) 分波器
CN110892640B (zh) 多工器、高频前端电路以及通信装置
US9035722B2 (en) Ladder filter, duplexer and module
JP5172454B2 (ja) フィルタ、デュプレクサおよび通信機器
US9065419B2 (en) Ladder filter, duplexer and module
US9148119B2 (en) Filter and duplexer
US7212086B2 (en) Surface acoustic wave device
JP2018129683A (ja) フィルタ回路、マルチプレクサおよびモジュール
JP2000261344A (ja) 弾性表面波フィルタ、それを用いた通信機装置
US11699991B2 (en) Multiplexer, high frequency front-end circuit, and communication apparatus
US9184728B2 (en) Elastic-wave filter device
JP4541853B2 (ja) アンテナ分波器およびアンテナ分波器用表面弾性波フィルタ
JP6773238B2 (ja) 弾性波フィルタ、マルチプレクサ、高周波フロントエンド回路および通信装置
JP2018129680A (ja) フィルタ回路、マルチプレクサおよびモジュール
US10476532B2 (en) Multiplexer, transmission apparatus, and reception apparatus
JP5613813B2 (ja) 分波器
JP7014308B2 (ja) エクストラクタ
JPH06350391A (ja) 弾性表面波装置
JP2019004364A (ja) 弾性波フィルタ及びマルチプレクサ

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee