WO2005076404A1 - 平衡型分配器 - Google Patents

平衡型分配器 Download PDF

Info

Publication number
WO2005076404A1
WO2005076404A1 PCT/JP2005/000275 JP2005000275W WO2005076404A1 WO 2005076404 A1 WO2005076404 A1 WO 2005076404A1 JP 2005000275 W JP2005000275 W JP 2005000275W WO 2005076404 A1 WO2005076404 A1 WO 2005076404A1
Authority
WO
WIPO (PCT)
Prior art keywords
balanced
strip line
stripline
electrically connected
terminal
Prior art date
Application number
PCT/JP2005/000275
Other languages
English (en)
French (fr)
Inventor
Koji Nosaka
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to US10/570,906 priority Critical patent/US7468640B2/en
Priority to JP2005517635A priority patent/JP4079173B2/ja
Publication of WO2005076404A1 publication Critical patent/WO2005076404A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/12Coupling devices having more than two ports
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/08Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/12Coupling devices having more than two ports
    • H01P5/16Conjugate devices, i.e. devices having at least one port decoupled from one other port

Definitions

  • the present invention relates to a balanced distributor, and more particularly to a balanced distributor used for mobile communication equipment and the like.
  • an unbalanced input balanced output distributor (balanced distributor) 1 is a single unbalanced input unbalanced device that distributes an unbalanced signal input from an unbalanced terminal 5 into two. It is obtained by combining a balanced output distributor (commonly known distributor) 2 and two unbalanced balanced transformers (so-called baluns) 3, 4 that convert the two distributed unbalanced signals into balanced signals, respectively. Can be The balanced signals output from the unbalanced balanced transpositions 3 and 4 are output from the first balanced terminals 6a and 6b and the second balanced terminals 7a and 7b, respectively.
  • an unbalanced input-balanced output distributor is a single unbalanced-balanced translator (so-called balun) that converts an unbalanced signal into a balanced signal, and the power that is also output. It can be obtained by combining one balanced input balanced output distributor that distributes one balanced signal into two.
  • FIG. 14 is an electric circuit diagram more specifically showing the unbalanced input / balanced output distributor (balanced distributor) 1 in the block circuit diagram of FIG. 13 based on Patent Documents 1 and 2.
  • Balanced distributor 1 is composed of ten 1Z4 wavelength strip lines 11-20 and one resistor R. It is configured.
  • the balanced distributor 1 is configured by combining the distributor 2 and the baluns 3 and 4, which are individual components, there is a problem that the number of components increases. Further, simply integrating the individual components 2-4 into one component complicates the circuit configuration inside the component, as shown in FIG. 14, and increases the manufacturing cost and the insertion loss. However, there was a problem that the size became larger.
  • Patent Document 1 JP 2001-94316 A
  • Patent Document 2 JP 2001-168607 A
  • An object of the present invention is to provide a balanced distributor that has a simple circuit configuration and can be downsized.
  • a balanced distributor includes an unbalanced line configured by connecting a first stripline and a second stripline in series, and a first stream of the unbalanced line.
  • a first balanced line composed of an unbalanced terminal electrically connected to the first stripline, a third stripline electromagnetically coupled to the first stripline, and a fourth stripline electromagnetically coupled to the second stripline;
  • a first balanced terminal having two terminals, one and the other of which are electrically connected to the third stripline and the fourth stripline of the first balanced line, respectively, and a first terminal electromagnetically coupled to the first stripline.
  • It has a second balanced line composed of five striplines and a sixth stripline electromagnetically coupled to the second stripline, and two terminals, one of which and the other are the (2)
  • the second balanced terminal electrically connected to the fifth stripline and the sixth stripline of the balanced line, and the first balanced terminal connected to the third stripline and the second balanced terminal connected to the fifth stripline.
  • a first resistor electrically connected to the balanced terminal, and an electrical connection between the first balanced terminal connected to the fourth stripline and the second balanced terminal connected to the sixth stripline. And a second resistor connected thereto.
  • a first strip line having one end and the other end, and a first strip line having one end and the other end, A second strip line having an end electrically connected to the other end of the first strip line; an unbalanced terminal electrically connected to one end of the first strip line; one end and the other end; A third strip line electrically connected to ground; a fourth strip line having one end and the other end; one end electrically connected to ground; and two terminals, one of which.
  • the other has a first balanced terminal electrically connected to the other end of the third stripline and the other end of the fourth stripline, respectively, and one end and the other end, and one end is electrically connected to the ground.
  • the other end and strip 6 A second balanced terminal electrically connected to the other end of the first strip line, a first resistor electrically connected between the other end of the third strip line and the other end of the fifth strip line, A second resistor electrically connected between the other end of the fourth strip line and the other end of the sixth strip line; one end of the second strip line is an open end; (3)
  • the stripline is electromagnetically coupled such that one end and the other end face each other, the first stripline and the fifth stripline are electromagnetically coupled such that one end and the other end face each other, and
  • the strip line and the fourth strip line are electromagnetically coupled so that one end and the other end face each other, and the second strip line and the sixth strip line are one end and the other end face each other. Electromagnetically coupled with! /, Characterized by and Turkey.
  • first strip line having one end and the other end
  • second strip line having one end and the other end, and the other end electrically connected to the other end of the first strip line
  • An unbalanced terminal electrically connected to one end of the strip line
  • a third strip line having one end and the other end, the other end electrically connected to the Dutch, one end and the other end
  • It has a fourth stripline, the other end of which is electrically connected to ground, and two terminals, one and the other of which are electrically connected to one end of the third stripline and one end of the fourth stripline, respectively.
  • a fifth balanced line having a first balanced terminal connected thereto, one end and the other end, the other end electrically connected to the ground, the one end and the other end, and the other end electrically connected to the ground.
  • Has a sixth stripline connected and two terminals A second balanced terminal one and the other of which is respectively electrically connected to one end and one end of the sixth strip line of the fifth strip line , A first resistor electrically connected between one end of the third strip line and one end of the fifth strip line, and an electrical connection between one end of the fourth strip line and one end of the sixth strip line.
  • a second resistor connected to the ground, one end of the second strip line is electrically connected to the ground, and the first strip line and the third strip line are electromagnetically coupled such that one end and the other end face each other.
  • the first strip line and the fifth strip line are electromagnetically coupled such that one end and the other end face each other, and the second strip line and the fourth strip line face one end and the other end. And the second strip line and the sixth strip line are electromagnetically coupled such that one end and the other end face each other.
  • first, second, third, fourth, fifth, and sixth strip lines are 1Z4 wavelength strip lines.
  • the resistance value of the first resistor and the resistance value of the second resistor are respectively the sum of the characteristic impedance value between the balanced lines of the first balanced terminal and the characteristic impedance value between the balanced lines of the second balanced terminal. This is the resistance value of 1Z2.
  • an unbalanced signal input from an unbalanced terminal propagates through the first stripline and the second stripline. Then, the first stripline is electromagnetically coupled with the third and fifth striplines, and the second stripline is electromagnetically coupled with the fourth and sixth striplines, so that one unbalanced signal is obtained. It is converted into two balanced signals, and these balanced signals are extracted from the first balanced terminal and the second balanced terminal.
  • the balanced distributor according to the present invention provides a stacked body by stacking the first, second, third, fourth, fifth, and sixth strip lines and a ground electrode via a dielectric layer.
  • An unbalanced terminal, a first balanced terminal, a second balanced terminal, and a ground terminal, each having two terminals, are provided on the surface of the laminate, and the first stripline and the second stripline are connected in series.
  • An unbalanced terminal is electrically connected to the first stripline of the unbalanced line configured as above, and the third stripline electromagnetically coupled to the first stripline and the fourth stripline electromagnetically coupled to the second stripline
  • One and the other of the first balanced terminals are electrically connected to the third stripline and the fourth stripline of the first balanced line composed of One of the second balanced terminals is connected to the fifth and sixth striplines of the second balanced line composed of the fifth stripline electromagnetically coupled to the lip line and the sixth stripline electromagnetically coupled to the second stripline.
  • a first resistor is electrically connected between the first balanced terminal connected to the third strip line and the second balanced terminal connected to the fifth strip line
  • a second resistor is electrically connected between the first balanced terminal connected to the four strip lines and the second balanced terminal connected to the sixth strip line.
  • Ground electrodes are arranged in the upper layer, the middle layer, and the lower layer of the laminate in the stacking direction of the dielectric layers, respectively, and a first and a first ground are provided between the upper layer ground electrode and the middle layer ground electrode.
  • Third and fifth strip lines may be arranged, and second, fourth and sixth strip lines may be arranged between the ground electrode in the middle layer and the ground electrode in the lower layer, or vice versa.
  • the second, fourth and sixth strip lines are arranged between the ground electrode of the middle part and the ground electrode of the middle part, and the first, third and third strip lines are placed between the ground electrode of the middle part and the ground electrode of the lower part. You may place 5 strip lines.
  • an external terminal for electrically connecting one of the first resistor and the second resistor is provided on the surface of the laminate, and the first resistor and the second resistor are provided on the surface of the laminate. You can place it.
  • FIG. 1 is a circuit diagram showing a first embodiment of a balanced distributor according to the present invention.
  • FIG. 2 is a circuit diagram showing a balanced type distributor according to a second embodiment of the present invention.
  • FIG. 3 is an exploded perspective view showing a third embodiment of the balanced distributor according to the present invention.
  • FIG. 4 is an external perspective view of the balanced distributor shown in FIG.
  • FIG. 5 is an exploded perspective view showing a fourth embodiment of the balanced distributor according to the present invention.
  • FIG. 6 is an external perspective view of the balanced distributor shown in FIG.
  • FIG. 7 is an exploded perspective view showing a fifth embodiment of the balanced distributor according to the present invention.
  • FIG. 8 is an external perspective view of the balanced distributor shown in FIG. 7.
  • FIG. 9 is an exploded perspective view showing another fifth embodiment of the balanced distributor according to the present invention.
  • FIG. 10 is an external perspective view of the balanced distributor shown in FIG.
  • FIG. 11 is an exploded perspective view showing a balanced distributor according to a sixth embodiment of the present invention.
  • FIG. 12 is an external perspective view of the balanced distributor shown in FIG.
  • FIG. 13 is a block circuit diagram of a conventional balanced distributor.
  • FIG. 14 is an electric circuit diagram of the balanced distributor shown in FIG.
  • the balanced distributor 21 has 1Z4 wavelength striplines 31, 32, 33, 34, 35, 36!
  • Each of the strip lines 31, 32, 33, 34, 35, 36 has one end 31a, 32a, 33a, 34a, 35a, 36a and the other end 31b, 32b, 33b, 34b, 35b, 36b! / ⁇ .
  • One end 31a of the strip line 31 is electrically connected to the unbalanced terminal 22, and the other end 31b is electrically connected to the other end 32b of the strip line 32.
  • One end 32a of the strip line 32 is an open end.
  • One end 33a of the strip line 33 is grounded, and the other end 33b is electrically connected to the first balanced terminal 23a.
  • One end 34a of the strip line 34 is grounded, and the other end 34b is electrically connected to the first balanced terminal 23b.
  • One end 35a of the strip line 35 is grounded, and the other end 35b is electrically connected to the second balanced terminal 24a.
  • One end 36a of the strip line 36 is grounded, and the other end 36b is electrically connected to the second balanced terminal 24b.
  • each of the strip lines 31 and 33 is arranged so that the other end thereof is opposed to each other, and is electromagnetically coupled to form a coupler.
  • one ends of the strip lines 32 and 34 are arranged so that the other ends thereof face each other and electromagnetically coupled to form a coupler.
  • striplines 31 and 32 are connected in series to form an unbalanced line
  • striplines 33 and 34 form a first balanced line
  • striplines 35 and 36 form a second balanced line.
  • resistors Rl and R2 are electrically connected between the first balanced terminal 23a and the second balanced terminal 24a and between the first balanced terminal 23b and the second balanced terminal 24b, respectively.
  • the resistance values of the resistors R1 and R2 are half of the sum of the characteristic impedance values between the balanced lines of the first balanced terminals 23a and 23b and the balanced lines of the second balanced terminals 24a and 24b, respectively.
  • the balanced distributor 21 is an "unbalanced input balanced output distributor" that distributes one unbalanced signal into two balanced signals. That is, the unbalanced signal input from the unbalanced terminal 22 propagates through the strip line 31 and the strip line 32. Then, the strip line 31 is electromagnetically coupled with the strip lines 33 and 35, and the strip line 32 is a strip line.
  • one unbalanced signal is converted into two balanced signals, and these balanced signals are extracted from the first balanced terminals 23a and 23b and the second balanced terminals 24a and 24b.
  • the conventional balanced distributor 1 shown in Fig. 13 has an overall insertion loss due to the insertion loss of the distributor 2 and the baluns 3 and 4. In contrast, the insertion loss can be reduced. Furthermore, the balanced distributor 21 is composed of six 1Z 4-wavelength strip lines 31-36 and two resistors Rl and R2, which are compared with the conventional balanced distributor 1 shown in FIG. Since it can be configured with a small number of components, miniaturization is possible.
  • the balanced distributor 41 is a 1Z4 wavelength stripline 31, 32, 33, 34,
  • Each of the strip lines 31, 32, 33, 34, 35, 36 has one end 31a, 32a, 33a, 34a, 35a, 36a and the other end 31b, 32b, 33b, 34b, 35b, 36b! / ⁇ . .
  • One end 31a of the strip line 31 is electrically connected to the unbalanced terminal 22, and the other end 31b is electrically connected to the other end 32b of the strip line 32.
  • One end 32a of the strip line 32 is grounded.
  • the other end 33b of the strip line 33 is grounded, and one end 33a is electrically connected to the first balanced terminal 23a.
  • the other end 34b of the strip line 34 is grounded,
  • the end 34a is electrically connected to the first balanced terminal 23b.
  • the other end 35b of the strip line 35 is grounded, and one end 35a is electrically connected to the second balanced terminal 24a.
  • the other end 36b of the strip line 36 is grounded, and one end 36a is electrically connected to the second balanced terminal 24b.
  • each of the strip lines 31 and 33 is arranged so that the other end thereof is opposed to each other, and electromagnetically coupled to form a coupler.
  • one ends of the strip lines 32 and 34 are arranged so that the other ends thereof face each other and electromagnetically coupled to form a coupler.
  • each of the strip lines 31 and 35 is arranged so that the other end thereof faces each other, and is electromagnetically coupled to form a coupler.
  • one end of each of the strip lines 32 and 36 is arranged so that the other ends thereof face each other and electromagnetically coupled to each other to form a coupler.
  • Striplines 31 and 32 are connected in series to form an unbalanced line, striplines 33 and 34 form a first balanced line, and striplines 35 and 36 form a second balanced line. .
  • resistors Rl and R2 are electrically connected between the first balanced terminal 23a and the second balanced terminal 24a and between the first balanced terminal 23b and the second balanced terminal 24b, respectively.
  • the resistance values of the resistors R1 and R2 are half of the sum of the characteristic impedance values between the balanced lines of the first balanced terminals 23a and 23b and the balanced lines of the second balanced terminals 24a and 24b, respectively.
  • the balanced distributor 41 is an “unbalanced input balanced output distributor” that distributes one unbalanced signal to two balanced signals, and operates in the same manner as the balanced distributor 21 of the first embodiment. It works.
  • FIGS. 3 and 4 (Refer to the third embodiment, FIGS. 3 and 4)
  • FIG. 3 is an exploded perspective view of a stacked balanced distributor 21A incorporating the balanced distributor 21 shown in FIG.
  • the balanced distributor 21A has a dielectric sheet 65 having ground electrodes 51, 52, 53 formed on its surface, a 1Z4 wavelength stripline 31, 32, 33, 34, 35, 36 and a via hole 60 for interlayer connection.
  • the dielectric sheet 65 As a material of the dielectric sheet 65, a dielectric ceramic powder is kneaded together with a binder and the like. What was made into the shape of a sheet is used.
  • the strip lines 31-36 and the extraction electrodes 54-59 are formed by a method such as a sputtering method, a vapor deposition method, and a printing method, and are made of a material such as Ag, Ag-Pd, or Cu.
  • the via hole 60 for interlayer connection is formed by forming a through hole in the dielectric sheet 65 using a laser beam, etc., and filling the through hole with a conductive paste such as Ag, Ag—Pd, Cu, etc. by printing or coating. It is formed by doing.
  • the dielectric sheets 65 provided with the ground electrodes 51, 52, and 53 are arranged in an upper layer portion, a middle layer portion, and a lower layer portion. Between the ground electrodes 51 and 52, a dielectric sheet provided with the same spiral strip lines 33 and 35 is disposed with a dielectric sheet provided with the spiral strip line 31 interposed therebetween.
  • the dielectric sheets provided with the strip lines 33, 31, 35 are arranged in order from the upper layer.
  • the dielectric sheets provided with the strip lines 35, 31, 33 are arranged in order from the upper layer. It can be something.
  • a dielectric sheet provided with the same spiral strip lines 34 and 36 is disposed with a dielectric sheet provided with the spiral strip line 32 therebetween.
  • the dielectric sheets provided with the strip lines 34, 32, and 36 are also arranged in the order of the upper layer force.
  • the dielectric sheets provided with the strip lines 36, 32, and 34 are also arranged in the order of the upper layer force. It may be something.
  • a dielectric sheet provided with strip lines 34, 32, 36 is disposed above the dielectric sheet provided with the ground electrode 52, and strip lines 33, 36 are provided below the dielectric sheet provided with the round electrode 52.
  • a dielectric sheet provided with 31, 35 may be arranged!
  • the ground electrodes 51-53 are formed in a wide area on the surface of the dielectric sheet 65, and a part thereof is exposed at the center of the back side of the sheet 65.
  • the strip line 33 is disposed at the center of the dielectric sheet 65, and one end 33a thereof is exposed at the center of the back side of the dielectric sheet 65.
  • the other end 33b of the strip line 33 is led out to the right side of the dielectric sheet 65 via a via hole 60 for interlayer connection and a lead electrode 54 formed in a layer one above.
  • the strip line 31 is arranged at the center of the dielectric sheet 65, and one end 3 la of the strip line 31 is exposed on the right side of the inner side of the dielectric sheet 65.
  • the other end 31b of the strip line 31 is connected to the dielectric via a via hole 60 for layer connection and an extraction electrode 55 formed in the layer above. It is pulled out to the center of the front side of the gate 65.
  • the strip line 35 is disposed at the center of the dielectric sheet 65, and one end 35a thereof is exposed at the center of the back side of the dielectric sheet 65.
  • the other end 35b of the strip line 35 is drawn out to the left side of the dielectric sheet 65 via the via hole 60 for interlayer connection and the extraction electrode 56 formed in the layer immediately below the other end 35b.
  • one end 31a, 33a and the other end 31b, 33b of the strip lines 31, 33 are opposed to each other, and the strip lines 31 and 33 are electromagnetically coupled with the dielectric sheet 65 interposed therebetween to constitute a coupler.
  • one end 31a, 35a and the other end 31b, 35b of the strip lines 31, 35 are opposed to each other, and the strip lines 31 and 35 are electromagnetically coupled with the dielectric sheet 65 interposed therebetween to form a coupler. I have.
  • the strip line 34 is disposed at the center of the dielectric sheet 65, and one end 34a thereof is exposed at the center of the back side of the dielectric sheet 65.
  • the other end 34b of the strip line 34 is drawn out to the right side of the front side of the dielectric sheet 65 via an interlayer connection via hole 60 and a drawing electrode 57 formed in a layer immediately above.
  • the strip line 32 is disposed at the center of the dielectric sheet 65, and one end 32a is an open end.
  • the other end 32b of the strip line 32 is drawn out to the center of the near side of the dielectric sheet 65 via a via hole 60 for interlayer connection and a drawing electrode 58 formed in a layer immediately above.
  • the strip line 36 is disposed at the center of the dielectric sheet 65, and one end 36a thereof is exposed at the center of the back side of the dielectric sheet 65.
  • the other end 36b of the strip line 36 is protruded to the left side of the front side of the dielectric sheet 65 via the via hole 60 for interlayer connection and the extraction electrode 59 formed in the layer below it.
  • one end 32a, 34a and the other end 32b, 34b of the strip lines 32, 34 are opposed to each other, and the strip lines 32, 34 are electromagnetically coupled with the dielectric sheet 65 interposed therebetween, thereby constituting a coupler.
  • one end 32a, 36a of the strip lines 32, 36 and the other end 32b, 36b are opposed to each other, and the strip lines 32, 36 are electromagnetically coupled with the dielectric sheet 65 interposed therebetween to form a coupler. I have.
  • the dielectric sheets 65 are stacked and fired integrally to form a laminate 71 as shown in FIG.
  • the first balanced terminal 23b is formed on the right side on the front side of the laminated body 71
  • the second balanced terminal 24b is formed on the left side
  • the relay terminal 25 is formed in the center
  • the unbalanced terminal 2 is formed on the right side on the back side. 2.
  • the ground terminal G is formed in the center.
  • the first balanced terminal 23a is formed on the right side surface of the laminate 71
  • the second balanced terminal 24a is formed on the left side surface.
  • Each terminal is formed so as to extend from the side surface to the upper and lower surfaces.
  • the first balanced terminals 23a and 23b are electrically connected to the extraction electrodes 54 and 57, respectively.
  • the unbalanced terminal 22 is electrically connected to one end 31a of the strip line 31, and the relay terminal 25 is electrically connected to extraction electrodes 55 and 58.
  • the second balanced terminals 24a and 24b are electrically connected to the extraction electrodes 56 and 59, respectively.
  • the ground terminal G is electrically connected to one of the ground electrodes 51-53 and one end 33a, 35a, 34a, 36a of the strip lines 33, 35, 34, 36.
  • resistors Rl and R2 are formed on the upper surface of the laminate 71 by printing a carbon paste or the like.
  • the resistor R1 electrically connects between the first balanced terminal 23a and the second balanced terminal 24a
  • the resistor R2 electrically connects between the first balanced terminal 23b and the second balanced terminal 24b.
  • the resistors Rl and R2 may be formed on the bottom surface of the multilayer body 71. Further, the resistors Rl and R2 may be chip resistors arranged on the surface of the multilayer body instead of the printed resistors. Further, the resistors Rl and R2 may be externally attached to a printed circuit board on which the balanced distributor 21A is mounted, and connected to each terminal via wiring.
  • the laminated balanced distributor 21A having the above-described structure can be easily formed between the strip lines 31-33, 31-35, and 32-34 by changing the thickness of the dielectric sheet 65 or the like. And the electromagnetic coupling value between 32 and 36 can be adjusted. Also, since the strip lines 31-36 and the like are formed by the same manufacturing method and at the same time, variations in electromagnetic coupling characteristics in manufacturing can be suppressed.
  • strip lines 33, 31, and 35 are arranged above ground electrode 52, and the lower line of ground electrode 52 (this strip lines 34, 32, and 36 are placed!)
  • the strip lines 33, 31, 35 and the strip lines 34, 32, 36 are shielded by a ground electrode 52. Therefore, since there is no electromagnetic coupling between the strip lines 33, 31, 35 and the strip lines 34, 32, 36, wideband and low-loss characteristics can be obtained.
  • Fig. 5 is a schematic diagram of the stacked balanced distributor 21B incorporating the balanced distributor 21 shown in Fig. 1. It is an exploded perspective view.
  • a dielectric sheet 65 having ground electrodes 51 and 53 formed on its surface, quarter-wave strip lines 31, 32, 33, 34, 35 and 36, and via holes 60 for interlayer connection were formed.
  • An electrode is formed on the dielectric sheet 65.
  • the dielectric sheets 65 provided with the ground electrodes 51 and 53, respectively, are arranged in an upper layer portion and a lower layer portion.
  • Spiral strip lines 33 and 34 and spiral strip lines 35 and 36 were also provided between the ground electrodes 51 and 53 with a dielectric sheet provided with spiral strip lines 31 and 32 interposed therebetween.
  • a dielectric sheet is disposed.
  • the dielectric sheets provided with the strip lines 33 and 34, 31 and 32, and 35 and 36 are also arranged in order of the upper layer force.
  • Strip lines 35 and 36, 31 and 32, 33 and 34 The dielectric sheet provided with is arranged in order of the upper layer force.
  • Strip lines 33 and 34 are arranged on the right and left halves of the same dielectric sheet 65, respectively.
  • One ends 33a and 34a of the strip lines 33 and 34 are connected to each other and are exposed at the center of the back side of the dielectric sheet 65.
  • the other end 33b of the strip line 33 is led out to the right side of the dielectric sheet 65 via a via hole 60 for interlayer connection and a lead-out electrode 54 formed in a layer one above.
  • the other end 34b of the strip line 34 is drawn out to the right side of the front side of the dielectric sheet 65 via the via hole 60 for connection between layers and the drawing electrode 57 formed in the layer immediately above.
  • Strip lines 31 and 32 are arranged on the right and left halves of the same dielectric sheet 65, respectively. One end 31a of the strip line 31 is exposed on the right side of the back side of the dielectric sheet 65. The other end 31b of the strip line 31 is electrically connected to the other end 32b of the strip line 32 via a via hole 60 for interlayer connection and a relay electrode 75 formed in a layer immediately above. One end 32a of the strip line 32 is an open end.
  • the strip lines 31 and 33 are electromagnetically coupled with one end 31a, 33a and the other end 31b, 33b facing each other, and the strip lines 31 and 33 are electromagnetically coupled with the dielectric sheet 65 interposed therebetween.
  • the strip lines 32 and 34 are electromagnetically coupled with the dielectric sheet 65 interposed therebetween to form a coupler. I have.
  • Strip lines 35 and 36 are arranged on the right and left halves of the same dielectric sheet 65, respectively.
  • One ends 35a, 36a of the strip lines 35, 36 are connected to each other and are exposed at the center of the back side of the dielectric sheet 65.
  • the other end 35b of the strip line 35 is led out to the left side of the dielectric sheet 65 via the via hole 60 for interlayer connection and the lead electrode 56 formed in the layer below.
  • the other end 36b of the strip line 36 is pulled out to the left side of the front side of the dielectric sheet 65 via the via hole 60 for connection between layers and the extraction electrode 59 formed in the layer below it. .
  • one end 31a, 35a and the other end 31b, 35b of the strip lines 31, 35 are opposed to each other, and the strip lines 31 and 35 are electromagnetically coupled with the dielectric sheet 65 interposed therebetween to constitute a coupler.
  • one end 32a, 36a of the strip lines 32, 36 and the other end 32b, 36b are opposed to each other, and the strip lines 32, 36 are electromagnetically coupled with the dielectric sheet 65 interposed therebetween to form a coupler. I have.
  • Each of the dielectric sheets 65 is stacked and integrally fired to form a laminate 71 as shown in FIG.
  • the first balanced terminal 23b is formed on the right side on the front side of the laminated body 71
  • the second balanced terminal 24b is formed on the left side
  • the unbalanced terminal 22 is on the right side on the far side
  • the ground terminal G is in the center. Is formed.
  • the first balanced terminal 23a is formed on the right side surface of the multilayer body 71
  • the second balanced terminal 24a is formed on the left side surface.
  • Each terminal is formed so as to extend from the side surface to the upper and lower surfaces.
  • the first balanced terminals 23a and 23b are electrically connected to the extraction electrodes 54 and 57, respectively.
  • the unbalanced terminal 22 is electrically connected to one end 31a of the strip line 31.
  • the second balanced terminals 24a, 24b are electrically connected to the extraction electrodes 56, 59, respectively.
  • the ground terminal G is connected to a part of the ground electrodes 51, 53 and one ends 33a, 34a, 35a, 36a of the strip lines 33, 34, 35, 36.
  • resistors Rl and R2 are formed on the upper surface of the laminate 71 by printing a carbon paste or the like.
  • the resistor R1 electrically connects between the first balanced terminal 23a and the second balanced terminal 24a.
  • a resistor R2 electrically connects the first balanced terminal 23b and the second balanced terminal 24b.
  • the resistors Rl and R2 may be formed on the bottom surface of the multilayer body 71. Further, the resistors Rl and R2 may be chip resistors arranged on the surface of the multilayer body instead of the printed resistors. Further, the resistors Rl and R2 may be externally attached to a printed circuit board on which the balanced distributor 21A is mounted, and connected to each terminal via wiring.
  • the stacked balanced distributor 21 B having the above-described structure can be easily formed between the strip lines 31-33, 31-35, and 32-34 by changing the thickness of the dielectric sheet 65. And the electromagnetic coupling value between 32 and 36 can be adjusted. Also, since the strip lines 31-36 and the like are formed by the same manufacturing method and at the same time, variations in electromagnetic coupling characteristics in manufacturing can be suppressed.
  • strip lines 31 and 32, 33 and 34, and 35 and 36 are placed on the same sheet 65, respectively, between strip lines 31 and 32, between 33 and 34, and between 35 and 36. Electromagnetic coupling occurs between them. Therefore, narrow band and low loss characteristics can be obtained.
  • the resistors Rl and R2 are used with the resistors R1 and R2 externally attached to the printed circuit board on which the balanced distributors 21A and 21B are mounted. There are cases. In this case, the signal phase is delayed by the wiring pattern on the printed circuit board connecting the strip lines 33, 34, 35, 36 and the resistors Rl, R2, and the first balanced terminals 23a, 23b and the second balanced terminals Isolation between 24a and 24b may be reduced
  • the stacked balanced distributor according to the fifth embodiment solves this problem.
  • the stacked balanced distributor 21C shown in FIGS. 7 and 8 is an improvement of the balanced distributor 21A of the third embodiment. Further, the stacked balanced distributor 21D shown in FIGS. 9 and 10 is an improved version of the balanced distributor 21B of the fourth embodiment.
  • the laminated balanced distributors 21 C and 21 D are formed in a state where the resistance connection terminal extraction electrode 80 is electrically connected to the extraction electrode 54 on the dielectric sheet 65 on which the extraction electrode 54 is formed.
  • the resistance connection terminal 26 electrically connected to the resistance connection terminal lead electrode 80 is formed on the left side of the rear side surface of the multilayer body 71. [0062]
  • the resistance connection terminal 26 is for connecting the resistance Rl, and is arranged between the unbalanced terminal 22 and the second balanced terminal 24a.
  • the lead electrode 80 of the resistor connection terminal is connected to the lead electrode of the strip line 33 connected to the first balanced terminal 23a which is not adjacent to the second balanced terminals 24a, 24b among the first balanced terminals 23a, 23b.
  • the resistance connection terminal extraction electrode 80 electrically connects the extraction electrode 56 and the resistance connection terminal 26.
  • the resistance connection terminal 26 and the resistance connection terminal lead-out electrode 80 the delay of the signal phase due to the wiring pattern on the printed circuit board can be minimized, and the first balanced terminal 23a, It is possible to suppress a decrease in isolation between the second balanced terminal 24a and the second balanced terminal 24b.
  • the resistor connection terminal 26 is disposed between the unbalanced terminal 22 and the second balanced terminal 24a, but the resistor connection terminal 26 is disposed between the unbalanced terminal 22 and the first balanced terminal 23a.
  • the connection terminal 26 may be provided.
  • one of the extraction electrodes 57 of the strip line 34 or the extraction electrode 59 of the strip line 36 is electrically connected to the resistance connection terminal 26 via the resistance connection terminal extraction electrode 80. .
  • the resistors R1 and R2 are printed on the surface of the laminate 71 as shown in the third and fourth embodiments, or mounted on the laminate 71 as chip components. By doing so, it is possible to suppress a decrease in isolation between the first balanced terminals 23a and 23b and the second balanced terminals 24a and 24b.
  • FIG. 11 is an exploded perspective view of a stacked balanced distributor 41A incorporating the balanced distributor 41 shown in FIG.
  • the balanced distributor 41A includes a dielectric sheet 65 having ground electrodes 51, 52, 53 formed on its surface, a 1Z4 wavelength strip line 31, 32, 33, 34, 35, 36 and a via hole 60 for layer connection.
  • the ground electrodes 51-53 are formed in a wide area on the surface of the dielectric sheet 65, and a part thereof is It is exposed in the center of the back side of the sheet 65.
  • the strip line 33 is disposed at the center of the dielectric sheet 65, and one end 33a is exposed on the right side of the dielectric sheet 65.
  • the other end 33b of the strip line 33 is led out to the center of the back side of the dielectric sheet 65 via a via hole 60 for interlayer connection and a lead electrode 54 formed in a layer one above.
  • the strip line 31 is arranged at the center of the dielectric sheet 65, and one end 3 la of the strip line 31 is exposed on the right side of the inner side of the dielectric sheet 65.
  • the other end 31b of the strip line 31 is led out to the center of the side on the near side of the dielectric sheet 65 via the via hole 60 for layer connection and the lead electrode 55 formed on the layer immediately above.
  • the strip line 35 is disposed at the center of the dielectric sheet 65, and one end 35a thereof is exposed on the left side of the dielectric sheet 65.
  • the other end 35b of the strip line 35 is led to the center of the back side of the dielectric sheet 65 via the via hole 60 for interlayer connection and the lead electrode 56 formed in the layer below.
  • one end 31a, 33a of the strip lines 31, 33 and the other end 31b, 33b face each other, and the strip lines 31 and 33 are electromagnetically coupled with the dielectric sheet 65 interposed therebetween to constitute a coupler.
  • one end 31a, 35a and the other end 31b, 35b of the strip lines 31, 35 are opposed to each other, and the strip lines 31 and 35 are electromagnetically coupled with the dielectric sheet 65 interposed therebetween to form a coupler. I have.
  • the strip line 34 is disposed at the center of the dielectric sheet 65, and one end 34a thereof is exposed on the right side of the front side of the dielectric sheet 65.
  • the other end 34b of the strip line 34 is led out to the center of the back side of the dielectric sheet 65 via the via hole 60 for interlayer connection and the lead electrode 57 formed in the layer immediately above.
  • the strip line 32 is disposed at the center of the dielectric sheet 65, and one end 32a is an open end.
  • the other end 32b of the strip line 32 is drawn out to the center of the near side of the dielectric sheet 65 via a via hole 60 for interlayer connection and a drawing electrode 58 formed in a layer immediately above.
  • the strip line 36 is disposed at the center of the dielectric sheet 65, and one end 36a thereof is exposed on the left side of the front side of the dielectric sheet 65.
  • the other end 36b of the strip line 36 is led out to the center of the back side of the dielectric sheet 65 via the via hole 60 for interlayer connection and the lead electrode 59 formed in the layer below.
  • one ends 32a and 34a of the strip lines 32 and 34 and the other ends 32b and 34b are connected.
  • the strip lines 32 and 34 are electromagnetically coupled to each other with the dielectric sheet 65 interposed therebetween to form a coupler.
  • one end 32a, 36a of the strip lines 32, 36 and the other end 32b, 36b are opposed to each other, and the strip lines 32, 36 are electromagnetically coupled with the dielectric sheet 65 interposed therebetween to form a coupler. I have.
  • Each of the dielectric sheets 65 is stacked and integrally fired to form a laminate 71 as shown in FIG.
  • the first balanced terminal 23b is formed on the right side on the front side of the laminated body 71
  • the second balanced terminal 24b is formed on the left side
  • the relay terminal 25 is formed on the center
  • the unbalanced terminal 22 is formed on the right side on the back side.
  • a ground terminal G is formed at the center.
  • the first balanced terminal 23a is formed on the right side surface of the laminate 71
  • the second balanced terminal 24a is formed on the left side surface.
  • Each terminal is formed so as to extend from the side surface to the upper and lower surfaces.
  • the first balanced terminals 23a and 23b are electrically connected to one ends 33a and 34a of the strip lines 33 and 34, respectively.
  • the unbalanced terminal 22 is electrically connected to one end 31a of the strip line 31, and the relay terminal 25 is electrically connected to extraction electrodes 55 and 58.
  • the second balanced terminals 24a, 24b are electrically connected to one ends 35a, 36a of the strip lines 35, 36, respectively.
  • the ground terminal G is electrically connected to a part of the ground electrodes 51-53 and the extraction electrodes 54, 56, 57, 59.
  • resistors Rl and R2 are formed on the upper surface of the laminate 71 by printing a carbon paste or the like.
  • the resistor R1 electrically connects between the first balanced terminal 23a and the second balanced terminal 24a
  • the resistor R2 electrically connects between the first balanced terminal 23b and the second balanced terminal 24b.
  • the resistors Rl and R2 may be formed on the bottom surface of the multilayer body 71. Further, the resistors Rl and R2 may be chip resistors arranged on the surface of the multilayer body instead of the printed resistors. Further, the resistors Rl and R2 may be externally attached to a printed circuit board on which the balanced distributor 41A is mounted, and connected to each terminal via wiring.
  • the stacked balanced distributor 41A having the above configuration has the same functions and effects as those of the third embodiment.
  • striplines 31-36 is arbitrary, Or a spiral or meandering shape. Also, the strip lines 31-36 do not necessarily need to be set to a length of 1Z4 wavelength or less.
  • the dielectric sheets on which the strip lines and the like are formed are stacked and then integrally fired, but the invention is not necessarily limited to this.
  • the sheet may be used in advance.
  • a stacked balanced distributor may be manufactured by the manufacturing method described below. After a paste-like dielectric material is applied by printing or the like to form a dielectric layer, a paste-like conductive material is applied to the surface of the dielectric layer to form a strip line or electrode of any shape. To form Next, a paste-like dielectric material is applied over the strip line or the like. In this way, a balanced distributor having a laminated structure can be obtained by successively coating.
  • the present invention is useful for a balanced distributor such as a mobile communication device, and is particularly excellent in that the circuit configuration is simple and the size can be reduced. .

Landscapes

  • Non-Reversible Transmitting Devices (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

 平衡型分配器(21)は、1/4波長ストリップライン(31,32、33,34、35,36)を有している。ストリップライン(31,33)を電磁結合させ、結合器を構成している。ストリップライン(32,34)を電磁結合させ、結合器を構成している。ストリップライン(31,35)を電磁結合させ、結合器を構成している。ストリップライン(32,36)を電磁結合させ、結合器を構成している。ストリップライン(31,32)は直列に接続して不平衡線路を構成し、ストリップライン(33,34)は第1平衡線路を構成し、ストリップライン(35,36)は第2平衡線路を構成している。第1平衡端子(23a)と第2平衡端子(24a)との間および第1平衡端子(23b)と第2平衡端子(24b)との間に、それぞれ抵抗(R1,R2)が電気的に接続している。                                                                                 

Description

平衡型分配器
技術分野
[0001] 本発明は、平衡型分配器、特に、移動体通信機器などに用いられる平衡型分配器 に関する。
背景技術
[0002] 通信機器においては、信号周波数の高周波化に伴い、耐雑音性の向上などを目 的として平衡信号 (バランス信号)を用いるものが増えている。そのため、不平衡信号 (アンバランス信号)から平衡信号への変換を行う不平衡平衡変換器が必要となって いる。また、様々な用途に応じて信号を二つに分配する分配器も必要となっている。 そこで、両者の機能を備えた一つの部品、すなわち、一つの不平衡信号を二つの平 衡信号に分配する「不平衡入力平衡出力分配器 (平衡型分配器)」が必要とされるよ うになつてきている。
[0003] 図 13に示すように、不平衡入力平衡出力分配器 (平衡型分配器) 1は、不平衡端 子 5から入力した不平衡信号を二つに分配する 1個の不平衡入力不平衡出力分配 器 (一般に周知の分配器) 2と、分配された二つの不平衡信号をそれぞれ平衡信号 に変換する 2個の不平衡平衡変 (いわゆるバラン) 3, 4を組み合わせることによ つて得られる。不平衡平衡変翻 3, 4から出た平衡信号は、それぞれ第 1平衡端子 6a, 6bおよび第 2平衡端子 7a, 7bから出力される。
[0004] あるいは、不平衡入力平衡出力分配器 (平衡型分配器)は、不平衡信号を平衡信 号に変換する 1個の不平衡平衡変翻 (いわゆるバラン)と、そこ力も出力された一つ の平衡信号を二つに分配する 1個の平衡入力平衡出力分配器を組み合わせること によって得られる。
[0005] 不平衡平衡変換器としては、特許文献 1及び特許文献 2に記載されたものが知られ ている。特許文献 1及び特許文献 2に基づいて、図 13のブロック回路図の不平衡入 力平衡出力分配器 (平衡型分配器) 1をより具体的に示した電気回路図が図 14であ る。平衡型分配器 1は、 10個の 1Z4波長ストリップライン 11一 20と 1個の抵抗 Rとで 構成されている。
[0006] し力しながら、平衡型分配器 1を、個別部品である分配器 2とバラン 3, 4を組み合わ せることによって構成した場合、部品点数が増加するという問題がある。また、単に各 個別部品 2— 4を一体ィ匕して一つの部品にしただけでは、図 14に示すように、部品 内部の回路構成が複雑になり、製造コストが高価になったり、挿入損失が大きくなつ たりするという問題があった。
特許文献 1:特開 2001—94316号公報
特許文献 2:特開 2001—168607号公報
発明の開示
発明が解決しょうとする課題
[0007] そこで、本発明の目的は、回路構成が簡素で、かつ、小型化を図ることができる平 衡型分配器を提供することにある。
課題を解決するための手段
[0008] 前記目的を達成するため、本発明に係る平衡型分配器は、第 1ストリップラインと第 2ストリップラインを直列に接続して構成された不平衡線路と、不平衡線路の第 1ストリ ップラインに電気的に接続された不平衡端子と、第 1ストリップラインに電磁結合した 第 3ストリップラインと第 2ストリップラインに電磁結合した第 4ストリップラインとで構成さ れた第 1平衡線路と、 2つの端子を有し、そのうちの一方および他方が第 1平衡線路 の第 3ストリップラインと第 4ストリップラインにそれぞれ電気的に接続された第 1平衡 端子と、第 1ストリップラインに電磁結合した第 5ストリップラインと第 2ストリップラインに 電磁結合した第 6ストリップラインとで構成された第 2平衡線路と、 2つの端子を有し、 そのうちの一方および他方が第 2平衡線路の第 5ストリップラインと第 6ストリップライン にそれぞれ電気的に接続された第 2平衡端子と、第 3ストリップラインに接続された第 1平衡端子と第 5ストリップラインに接続された第 2平衡端子との間に電気的に接続さ れた第 1抵抗と、第 4ストリップラインに接続された第 1平衡端子と第 6ストリップライン に接続された第 2平衡端子との間に電気的に接続された第 2抵抗とを備えたことを特 徴とする。
[0009] より具体的には、一端と他端を有した第 1ストリップラインと、一端と他端を有し、他 端が第 1ストリップラインの他端に電気的に接続された第 2ストリップラインと、第 1ストリ ップラインの一端に電気的に接続された不平衡端子と、一端と他端を有し、一端がグ ランドに電気的に接続された第 3ストリップラインと、一端と他端を有し、一端がグラン ドに電気的に接続された第 4ストリップラインと、 2つの端子を有し、そのうちの一方お よび他方が第 3ストリップラインの他端と第 4ストリップラインの他端にそれぞれ電気的 に接続された第 1平衡端子と、一端と他端を有し、一端がグランドに電気的に接続さ れた第 5ストリップラインと、一端と他端を有し、一端がグランドに電気的に接続された 第 6ストリップラインと、 2つの端子を有し、そのうちの一方および他方が第 5ストリップ ラインの他端と第 6ストリップラインの他端にそれぞれ電気的に接続された第 2平衡端 子と、第 3ストリップラインの他端と第 5ストリップラインの他端との間に電気的に接続さ れた第 1抵抗と、第 4ストリップラインの他端と第 6ストリップラインの他端との間に電気 的に接続された第 2抵抗とを備え、第 2ストリップラインの一端が開放端であり、第 1ス トリップラインと第 3ストリップラインが一端同士および他端同士が対向するように電磁 結合するとともに、第 1ストリップラインと第 5ストリップラインが一端同士および他端同 士が対向するように電磁結合し、かつ、第 2ストリップラインと第 4ストリップラインが一 端同士および他端同士が対向するように電磁結合するとともに、第 2ストリップラインと 第 6ストリップラインが一端同士および他端同士が対向するように電磁結合して!/、るこ とを特徴とする。
あるいは、一端と他端を有した第 1ストリップラインと、一端と他端を有し、他端が前 記第 1ストリップラインの他端に電気的に接続された第 2ストリップラインと、第 1ストリツ プラインの一端に電気的に接続された不平衡端子と、一端と他端を有し、他端がダラ ンドに電気的に接続された第 3ストリップラインと、一端と他端を有し、他端がグランド に電気的に接続された第 4ストリップラインと、 2つの端子を有し、そのうちの一方およ び他方が第 3ストリップラインの一端と第 4ストリップラインの一端にそれぞれ電気的に 接続された第 1平衡端子と、一端と他端を有し、他端がグランドに電気的に接続され た第 5ストリップラインと、一端と他端を有し、他端がグランドに電気的に接続された第 6ストリップラインと、 2つの端子を有し、そのうちの一方および他方が第 5ストリップライ ンの一端と第 6ストリップラインの一端にそれぞれ電気的に接続された第 2平衡端子と 、第 3ストリップラインの一端と第 5ストリップラインの一端との間に電気的に接続された 第 1抵抗と、第 4ストリップラインの一端と第 6ストリップラインの一端との間に電気的に 接続された第 2抵抗とを備え、第 2ストリップラインの一端がグランドに電気的に接続さ れ、第 1ストリップラインと第 3ストリップラインが一端同士および他端同士が対向する ように電磁結合するとともに、第 1ストリップラインと第 5ストリップラインが一端同士およ び他端同士が対向するように電磁結合し、かつ、第 2ストリップラインと第 4ストリップラ インが一端同士および他端同士が対向するように電磁結合するとともに、第 2ストリツ プラインと第 6ストリップラインが一端同士および他端同士が対向するように電磁結合 していることを特徴とする。
[0011] ここに、第 1、第 2、第 3、第 4、第 5および第 6ストリップラインは 1Z4波長ストリップラ インである。
[0012] さらに、第 1抵抗の抵抗値および第 2抵抗の抵抗値は、それぞれ、第 1平衡端子の 平衡線路間特性インピーダンス値と第2平衡端子の平衡線路間特性インピーダンス 値との合計値の 1Z2の抵抗値である。
[0013] 以上の構成により、不平衡端子から入った不平衡信号は、第 1ストリップライン、第 2 ストリップラインと伝搬する。そして、第 1ストリップラインにおいては第 3ストリップライン および第 5ストリップラインと電磁結合し、第 2ストリップラインにおいては第 4ストリップ ラインおよび第 6ストリップラインと電磁結合することによって、一つの不平衡信号は二 つの平衡信号に変換され、これら平衡信号は第 1平衡端子および第 2平衡端子から 取り出される。
[0014] また、本発明に係る平衡型分配器は、第 1、第 2、第 3、第 4、第 5および第 6ストリツ プラインとグランド電極とを誘電体層を介して積み重ねて積層体を構成し、前記積層 体の表面に不平衡端子と、それぞれ 2つの端子からなる第 1平衡端子および第 2平 衡端子とグランド端子を設け、第 1ストリップラインと第 2ストリップラインを直列に接続 して構成された不平衡線路の第 1ストリップラインに、不平衡端子を電気的に接続し、 第 1ストリップラインに電磁結合した第 3ストリップラインと第 2ストリップラインに電磁結 合した第 4ストリップラインとで構成された第 1平衡線路の第 3ストリップラインと第 4スト リップラインに、第 1平衡端子の一方および他方をそれぞれ電気的に接続し、第 1スト リップラインに電磁結合した第 5ストリップラインと第 2ストリップラインに電磁結合した 第 6ストリップラインとで構成された第 2平衡線路の第 5ストリップラインと第 6ストリップ ラインに、第 2平衡端子の一方および他方をそれぞれ電気的に接続し、第 3ストリップ ラインに接続された第 1平衡端子と第 5ストリップラインに接続された第 2平衡端子との 間に第 1抵抗を電気的に接続し、第 4ストリップラインに接続された第 1平衡端子と第 6ストリップラインに接続された第 2平衡端子との間に第 2抵抗を電気的に接続してい る。以上の構成により、積層タイプの平衡型分配器が容易に得られる。
[0015] グランド電極を、誘電体層の積み重ね方向において、積層体の上層部、中層部お よび下層部にそれぞれ配置し、上層部のグランド電極と中層部のグランド電極との間 に第 1、第 3および第 5ストリップラインを配置し、中層部のグランド電極と下層部のグ ランド電極との間に第 2、第 4および第 6ストリップラインを配置してもよいし、逆にして 、上層部のグランド電極と中層部のグランド電極との間に第 2、第 4および第 6ストリツ プラインを配置し、中層部のグランド電極と下層部のグランド電極との間に第 1、第 3 および第 5ストリップラインを配置してもよ 、。
[0016] また、積層体の表面に、第 1抵抗および第 2抵抗のいずれか一方の抵抗を電気的 に接続するための外部端子を設け、第 1抵抗および第 2抵抗を積層体の表面に配置 してちよい。
発明の効果
[0017] 本発明によれば、部品内部の回路構成が簡素になり、製造コストが安価で、挿入損 失が小さ!/ヽ小型の平衡型分配器が得られる。
図面の簡単な説明
[0018] [図 1]本発明に係る平衡型分配器の第 1実施例を示す回路図。
[図 2]本発明に係る平衡型分配器の第 2実施例を示す回路図。
[図 3]本発明に係る平衡型分配器の第 3実施例を示す分解斜視図。
[図 4]図 3に示した平衡型分配器の外観斜視図。
[図 5]本発明に係る平衡型分配器の第 4実施例を示す分解斜視図。
[図 6]図 5に示した平衡型分配器の外観斜視図。
[図 7]本発明に係る平衡型分配器の第 5実施例を示す分解斜視図。 [図 8]図 7に示した平衡型分配器の外観斜視図。
[図 9]本発明に係る平衡型分配器の別の第 5実施例を示す分解斜視図。
[図 10]図 9に示した平衡型分配器の外観斜視図。
[図 11]本発明に係る平衡型分配器の第 6実施例を示す分解斜視図。
[図 12]図 11に示した平衡型分配器の外観斜視図。
[図 13]従来の平衡型分配器のブロック回路図。
[図 14]図 13に示した平衡型分配器の電気回路図。
発明を実施するための最良の形態
[0019] 以下、本発明に係る平衡型分配器の実施例について添付の図面を参照して説明 する。
[0020] (第 1実施例、図 1参照)
図 1に示すように、平衡型分配器 21は 1Z4波長ストリップライン 31, 32、 33, 34、 35, 36を有して! /、る。ストリップライン 31 , 32, 33, 34, 35, 36はそれぞれ、一端 31 a, 32a, 33a, 34a, 35a, 36aと他端 31b, 32b, 33b, 34b, 35b, 36bを有して!/ヽる 。ストリップライン 31の一端 31aは不平衡端子 22に電気的に接続され、他端 31bはス トリップライン 32の他端 32bに電気的に接続されている。ストリップライン 32の一端 32 aは開放端である。ストリップライン 33の一端 33aは接地され、他端 33bは第 1平衡端 子 23aに電気的に接続されている。ストリップライン 34の一端 34aは接地され、他端 3 4bは第 1平衡端子 23bに電気的に接続されている。ストリップライン 35の一端 35aは 接地され、他端 35bは第 2平衡端子 24aに電気的に接続されている。ストリップライン 36の一端 36aは接地され、他端 36bは第 2平衡端子 24bに電気的に接続されている
[0021] そして、ストリップライン 31, 33の一端同士他端同士が対向するように配置して電磁 結合させ、結合器を構成している。さらに、ストリップライン 32, 34の一端同士他端同 士が対向するように配置して電磁結合させ、結合器を構成して ヽる。
[0022] 同様に、ストリップライン 31, 35の一端同士他端同士が対向するように配置して電 磁結合させ、結合器を構成している。さらに、ストリップライン 32, 36の一端同士他端 同士が対向するように配置して電磁結合させ、結合器を構成して!/ヽる。 [0023] ストリップライン 31と 32は直列に接続して不平衡線路を構成し、ストリップライン 33と 34は第 1平衡線路を構成し、ストリップライン 35と 36は第 2平衡線路を構成している。
[0024] さらに、第 1平衡端子 23aと第 2平衡端子 24aとの間および第 1平衡端子 23bと第 2 平衡端子 24bとの間に、それぞれ抵抗 Rl , R2が電気的に接続している。抵抗 R1, R2の抵抗値はそれぞれ、第 1平衡端子 23a, 23bの平衡線路間特性インピーダンス 値と第 2平衡端子 24a, 24bの平衡線路間特性インピーダンス値との合計値の 1/2 の抵抗値で設計されて 、る。
[0025] この平衡型分配器 21は一つの不平衡信号を二つの平衡信号に分配する「不平衡 入力平衡出力分配器」である。すなわち、不平衡端子 22から入った不平衡信号は、 ストリップライン 31、ストリップライン 32と伝搬する。そして、ストリップライン 31において はストリップライン 33, 35と電磁結合し、ストリップライン 32においてはストリップライン
34, 36と電磁結合することによって、一つの不平衡信号は二つの平衡信号に変換さ れ、これら平衡信号は第 1平衡端子 23a, 23bおよび第 2平衡端子 24a, 24bから取 り出される。
[0026] 以上の構成カゝらなる平衡型分配器 21は、図 13に示した従来の平衡型分配器 1が 分配器 2の挿入損失とバラン 3, 4の挿入損失により全体の挿入損失が大きくなるの に対して、挿入損失を低減することができる。さらに、平衡型分配器 21は、 6個の 1Z 4波長ストリップライン 31— 36と 2個の抵抗 Rl, R2で構成されており、図 14に示した 従来の平衡型分配器 1と比較して少ない構成素子で構成できるので、小型化が可能 である。
[0027] (第 2実施例、図 2参照)
図 2に示すように、平衡型分配器 41は 1Z4波長ストリップライン 31, 32、 33, 34、
35, 36を有して! /、る。ストリップライン 31 , 32, 33, 34, 35, 36はそれぞれ、一端 31 a, 32a, 33a, 34a, 35a, 36aと他端 31b, 32b, 33b, 34b, 35b, 36bを有して!/ヽる 。ストリップライン 31の一端 31aは不平衡端子 22に電気的に接続され、他端 31bはス トリップライン 32の他端 32bに電気的に接続されている。ストリップライン 32の一端 32 aは接地されている。ストリップライン 33の他端 33bは接地され、一端 33aは第 1平衡 端子 23aに電気的に接続されている。ストリップライン 34の他端 34bは接地され、一 端 34aは第 1平衡端子 23bに電気的に接続されている。ストリップライン 35の他端 35 bは接地され、一端 35aは第 2平衡端子 24aに電気的に接続されている。ストリップラ イン 36の他端 36bは接地され、一端 36aは第 2平衡端子 24bに電気的に接続されて いる。
[0028] そして、ストリップライン 31, 33の一端同士他端同士が対向するように配置して電磁 結合させ、結合器を構成している。さらに、ストリップライン 32, 34の一端同士他端同 士が対向するように配置して電磁結合させ、結合器を構成して ヽる。
[0029] 同様に、ストリップライン 31, 35の一端同士他端同士が対向するように配置して電 磁結合させ、結合器を構成している。さらに、ストリップライン 32, 36の一端同士他端 同士が対向するように配置して電磁結合させ、結合器を構成して!/ヽる。
[0030] ストリップライン 31と 32は直列に接続して不平衡線路を構成し、ストリップライン 33と 34は第 1平衡線路を構成し、ストリップライン 35と 36は第 2平衡線路を構成している。
[0031] さらに、第 1平衡端子 23aと第 2平衡端子 24aとの間および第 1平衡端子 23bと第 2 平衡端子 24bとの間に、それぞれ抵抗 Rl , R2が電気的に接続している。抵抗 R1, R2の抵抗値はそれぞれ、第 1平衡端子 23a, 23bの平衡線路間特性インピーダンス 値と第 2平衡端子 24a, 24bの平衡線路間特性インピーダンス値との合計値の 1/2 の抵抗値で設計されて 、る。
[0032] この平衡型分配器 41は一つの不平衡信号を二つの平衡信号に分配する「不平衡 入力平衡出力分配器」であり、前記第 1実施例の平衡型分配器 21と同様の作用効 果を奏する。
[0033] (第 3実施例、図 3及び図 4参照)
図 3は、図 1に示した平衡型分配器 21を内蔵した積層型の平衡型分配器 21 Aの分 解斜視図である。平衡型分配器 21 Aは、グランド電極 51 , 52, 53を表面に形成した 誘電体シート 65と、 1Z4波長ストリップライン 31, 32, 33, 34, 35, 36や層間接続 用ビアホール 60を形成した誘電体シート 65と、引出し電極 54, 55, 56, 57, 58, 5 9や層間接続用ビアホール 60を形成した誘電体シート 65と、予め電極を形成してい な 、外層用誘電体シート 65などにて構成されて 、る。
[0034] 誘電体シート 65の材料としては、誘電体セラミック粉末を結合剤などとともに混練し たものをシート状にしたものが使用される。ストリップライン 31— 36や引出し電極 54 一 59などは、スパッタリング法、蒸着法、印刷法などの方法により形成され、 Ag, Ag -Pd, Cuなどの材料からなる。層間接続用ビアホール 60は、誘電体シート 65にレー ザ一ビームなどを用いて貫通孔を形成し、この貫通孔に Ag, Ag— Pd, Cuなどの導 電ペーストを印刷塗布などの方法により充填することによって形成される。
[0035] 誘電体シート 65の積み重ね方向において、グランド電極 51, 52, 53をそれぞれ設 けた誘電体シート 65は、上層部、中層部および下層部に配置される。グランド電極 5 1と 52の間には、スパイラル状のストリップライン 31を設けた誘電体シートを挟んで同 じくスノィラル状のストリップライン 33, 35を設けた誘電体シートが配置されて 、る。 なお、本第 3実施例ではストリップライン 33, 31, 35を設けた誘電体シートを上層か ら順に配置している力 ストリップライン 35, 31, 33を設けた誘電体シートを上層から 順に配置したものでもよ 、。
[0036] 同様に、グランド電極 52と 53の間には、スパイラル状のストリップライン 32を設けた 誘電体シートを挟んで同じくスパイラル状のストリップライン 34, 36を設けた誘電体シ ートが配置されている。なお、本第 3実施例ではストリップライン 34, 32, 36を設けた 誘電体シートを上層力も順に配置している力 ストリップライン 36, 32, 34を設けた誘 電体シートを上層力も順に配置したものでもよい。また、グランド電極 52を設けた誘 電体シートの上側にストリップライン 34, 32, 36を設けた誘電体シートを配置し、ダラ ンド電極 52を設けた誘電体シートの下側にストリップライン 33, 31, 35を設けた誘電 体シートを配置したものであってもよ!/、。
[0037] グランド電極 51— 53は誘電体シート 65の表面に広面積に形成され、その一部は シート 65の奥側の辺の中央に露出している。ストリップライン 33は誘電体シート 65の 中央に配置され、その一端 33aは誘電体シート 65の奥側の辺の中央に露出して 、る 。ストリップライン 33の他端 33bは、層間接続用ビアホール 60および 1つ上の層に形 成された引出し電極 54を介して誘電体シート 65の右辺に引き出されている。
[0038] ストリップライン 31は誘電体シート 65の中央に配置され、その一端 3 laは誘電体シ ート 65の奥側の辺の右側に露出している。ストリップライン 31の他端 31bは、層間接 続用ビアホール 60および 1つ上の層に形成された引出し電極 55を介して誘電体シ ート 65の手前側の辺の中央に引き出されている。ストリップライン 35は誘電体シート 6 5の中央に配置され、その一端 35aは誘電体シート 65の奥側の辺の中央に露出して いる。ストリップライン 35の他端 35bは、層間接続用ビアホール 60および 1つ下の層 に形成された引出し電極 56を介して誘電体シート 65の左辺に弓 Iき出されて!/ヽる。
[0039] そして、ストリップライン 31, 33の一端同士 31a, 33aおよび他端同士 31b, 33bを 対向させて、ストリップライン 31と 33を誘電体シート 65を挟んで電磁結合させ、結合 器を構成している。同様に、ストリップライン 31, 35の一端同士 31a, 35aおよび他端 同士 31b, 35bを対向させて、ストリップライン 31と 35を誘電体シート 65を挟んで電 磁結合させ、結合器を構成している。
[0040] また、ストリップライン 34は誘電体シート 65の中央に配置され、その一端 34aは誘 電体シート 65の奥側の辺の中央に露出している。ストリップライン 34の他端 34bは、 層間接続用ビアホール 60および 1つ上の層に形成された引出し電極 57を介して誘 電体シート 65の手前側の辺の右側に引き出されている。ストリップライン 32は誘電体 シート 65の中央に配置され、その一端 32aは開放端とされている。ストリップライン 32 の他端 32bは、層間接続用ビアホール 60および 1つ上の層に形成された引出し電 極 58を介して誘電体シート 65の手前側の辺の中央に引き出されている。ストリップラ イン 36は誘電体シート 65の中央に配置され、その一端 36aは誘電体シート 65の奥 側の辺の中央に露出している。ストリップライン 36の他端 36bは、層間接続用ビアホ ール 60および 1つ下の層に形成された引出し電極 59を介して誘電体シート 65の手 前側の辺の左側に弓 Iき出されて 、る。
[0041] そして、ストリップライン 32, 34の一端同士 32a, 34aおよび他端同士 32b, 34bを 対向させて、ストリップライン 32と 34を誘電体シート 65を挟んで電磁結合させ、結合 器を構成している。同様に、ストリップライン 32, 36の一端同士 32a, 36aおよび他端 同士 32b, 36bを対向させて、ストリップライン 32と 36を誘電体シート 65を挟んで電 磁結合させ、結合器を構成している。
[0042] 各誘電体シート 65は積み重ねられて一体的に焼成され、図 4に示すような積層体 7 1とされる。積層体 71の手前側の側面には右側に第 1平衡端子 23b、左側に第 2平 衡端子 24b、中央に中継端子 25が形成され、奥側の側面には右側に不平衡端子 2 2、中央にグランド端子 Gが形成されている。積層体 71の右側面には第 1平衡端子 2 3aが形成され、左側面には第 2平衡端子 24aが形成されている。各端子は、いずれ も側面から上下面に延在するように形成されて 、る。
[0043] 第 1平衡端子 23a, 23bはそれぞれ引出し電極 54, 57に電気的に接続している。
不平衡端子 22はストリップライン 31の一端 31aに電気的に接続し、中継端子 25は引 出し電極 55, 58に電気的に接続している。第 2平衡端子 24a, 24bそれぞれ引出し 電極 56, 59に電気的に接続している。グランド端子 Gは、グランド電極 51— 53の一 咅およびストリップライン 33, 35, 34, 36の一端 33a, 35a, 34a, 36a【こ電気的【こ接 続している。
[0044] さらに、積層体 71の上面には抵抗 Rl, R2が、カーボンペーストを印刷するなどし て形成されている。抵抗 R1は第 1平衡端子 23aと第 2平衡端子 24aとの間を電気的 に接続し、抵抗 R2は第 1平衡端子 23bと第 2平衡端子 24bとの間を電気的に接続し ている。なお、抵抗 Rl, R2を積層体 71の底面に形成したものであってもよい。また、 抵抗 Rl, R2は印刷抵抗の代わりに積層体の表面に配置されたチップ抵抗であって もよい。さらに、抵抗 Rl, R2は、平衡型分配器 21Aを搭載するプリント基板に外付け され、各端子と配線を介して接続されたものであってもよい。
[0045] 以上の構成カゝらなる積層型の平衡型分配器 21Aは、誘電体シート 65の厚みを変 えるなどして容易にストリップライン 31— 33間、 31— 35間、 32— 34間および 32— 36間 の電磁結合値を調整することができる。また、ストリップライン 31— 36などを同様の製 造方法でかつ同時期に形成するので、製造上の電磁結合特性のばらつきを抑えるこ とがでさる。
[0046] また、グランド電極 52の上側にストリップライン 33, 31, 35を配置し、グランド電極 5 2の下ィ則【こストリップライン 34, 32, 36を酉己置して! /、るので、ストリップライン 33, 31, 35とストリップライン 34, 32, 36とがグランド電極 52によってシールドされている。従 つて、ストリップライン 33, 31, 35とストリップライン 34, 32, 36との間の電磁結合がな いため、広帯域かつ低損失の特性が得られる。
[0047] (第 4実施例、図 5及び図 6参照)
図 5は、図 1に示した平衡型分配器 21を内蔵した積層型の平衡型分配器 21 Bの分 解斜視図である。平衡型分配器 21Bは、グランド電極 51, 53を表面に形成した誘電 体シート 65と、 1/4波長ストリップライン 31, 32, 33, 34, 35, 36や層間接続用ビア ホール 60を形成した誘電体シート 65と、引出し電極 54, 56, 57, 59や層間接続用 ビアホール 60を形成した誘電体シート 65と、中継電極 75や層間接続用ビアホール 6 0を形成した誘電体シート 65と、予め電極を形成して!/ヽな!ヽ外層用誘電体シート 65 などにて構成されている。
[0048] 誘電体シート 65の積み重ね方向において、グランド電極 51, 53をそれぞれ設けた 誘電体シート 65は、上層部および下層部に配置される。グランド電極 51と 53の間に は、スパイラル状のストリップライン 31, 32を設けた誘電体シートを挟んで同じくスパ ィラル状のストリップライン 33, 34と同じくスパイラル状のストリップライン 35, 36を設 けた誘電体シートが配置されている。なお、本第 4実施例ではストリップライン 33と 34 、 31と 32、 35と 36を設けた誘電体シートを上層力も順に配置している力 ストリップラ イン 35と 36、 31と 32、 33と 34を設けた誘電体シートを上層力も順に配置したもので ちょい。
[0049] ストリップライン 33と 34はそれぞれ同一の誘電体シート 65の右半分と左半分に配 置されている。ストリップライン 33, 34のそれぞれの一端 33a, 34aは、互いに接続し て誘電体シート 65の奥側の辺の中央に露出している。ストリップライン 33の他端 33b は、層間接続用ビアホール 60および 1つ上の層に形成された引出し電極 54を介し て誘電体シート 65の右辺に引き出されている。ストリップライン 34の他端 34bは、層 間接続用ビアホール 60および 1つ上の層に形成された引出し電極 57を介して誘電 体シート 65の手前側の辺の右側に引き出されている。
[0050] ストリップライン 31と 32はそれぞれ同一の誘電体シート 65の右半分と左半分に配 置されている。ストリップライン 31の一端 31aは誘電体シート 65の奥側の辺の右側に 露出している。ストリップライン 31の他端 31bは、層間接続用ビアホール 60および 1 つ上の層に形成された中継電極 75を介してストリップライン 32の他端 32bに電気的 に接続されて 、る。ストリップライン 32の一端 32aは開放端とされて 、る。
[0051] そして、ストリップライン 31, 33の一端同士 31a, 33aおよび他端同士 31b, 33bを 対向させて、ストリップライン 31と 33を誘電体シート 65を挟んで電磁結合させ、結合 器を構成している。同様に、ストリップライン 32, 34の一端同士 32a, 34aおよび他端 同士 32b, 34bを対向させて、ストリップライン 32と 34を誘電体シート 65を挟んで電 磁結合させ、結合器を構成している。
[0052] ストリップライン 35と 36はそれぞれ同一の誘電体シート 65の右半分と左半分に配 置されている。ストリップライン 35, 36のそれぞれの一端 35a, 36aは、互いに接続し て誘電体シート 65の奥側の辺の中央に露出している。ストリップライン 35の他端 35b は、層間接続用ビアホール 60および 1つ下の層に形成された引出し電極 56を介し て誘電体シート 65の左辺に引き出されている。ストリップライン 36の他端 36bは、層 間接続用ビアホール 60および 1つ下の層に形成された引出し電極 59を介して誘電 体シート 65の手前側の辺の左側に引き出されて!/、る。
[0053] そして、ストリップライン 31, 35の一端同士 31a, 35aおよび他端同士 31b, 35bを 対向させて、ストリップライン 31と 35を誘電体シート 65を挟んで電磁結合させ、結合 器を構成している。同様に、ストリップライン 32, 36の一端同士 32a, 36aおよび他端 同士 32b, 36bを対向させて、ストリップライン 32と 36を誘電体シート 65を挟んで電 磁結合させ、結合器を構成している。
[0054] 各誘電体シート 65は積み重ねられて一体的に焼成され、図 6に示すような積層体 7 1とされる。積層体 71の手前側の側面には右側に第 1平衡端子 23b、左側に第 2平 衡端子 24bが形成され、奥側の側面には右側に不平衡端子 22、中央にグランド端 子 Gが形成されている。積層体 71の右側面には第 1平衡端子 23aが形成され、左側 面には第 2平衡端子 24aが形成されている。各端子はいずれも側面から上下面に延 在するように形成されて!ヽる。
[0055] 第 1平衡端子 23a, 23bはそれぞれ引出し電極 54, 57に電気的に接続している。
不平衡端子 22はストリップライン 31の一端 31aに電気的に接続している。第 2平衡端 子 24a, 24bそれぞれ引出し電極 56, 59に電気的に接続している。グランド端子 G は、グランド電極 51, 53の一部およびストリップライン 33, 34, 35, 36の一端 33a, 3 4a, 35a, 36a【こ電気的【こ接続して!/ヽる。
[0056] さらに、積層体 71の上面には抵抗 Rl, R2が、カーボンペーストを印刷するなどし て形成されている。抵抗 R1は第 1平衡端子 23aと第 2平衡端子 24aとの間を電気的 に接続し、抵抗 R2は第 1平衡端子 23bと第 2平衡端子 24bとの間を電気的に接続し ている。なお、抵抗 Rl, R2を積層体 71の底面に形成したものであってもよい。また、 抵抗 Rl, R2は印刷抵抗の代わりに積層体の表面に配置されたチップ抵抗であって もよい。さらに、抵抗 Rl, R2は、平衡型分配器 21Aを搭載するプリント基板に外付け され、各端子と配線を介して接続されたものであってもよい。
[0057] 以上の構成カゝらなる積層型の平衡型分配器 21Bは、誘電体シート 65の厚みを変 えるなどして容易にストリップライン 31— 33間、 31— 35間、 32— 34間および 32— 36間 の電磁結合値を調整することができる。また、ストリップライン 31— 36などを同様の製 造方法でかつ同時期に形成するので、製造上の電磁結合特性のばらつきを抑えるこ とがでさる。
[0058] また、ストリップライン 31と 32、 33と 34、 35と 36をそれぞれ同一シート 65に酉己置し ているので、ストリップライン 31と 32の間、 33と 34の間および 35と 36の間にそれぞれ 電磁結合が発生する。従って、狭帯域かつ低損失の特性が得られる。
[0059] (第 5実施例、図 7—図 10参照)
前記第 3実施例や第 4実施例の積層型の平衡型分配器 21A, 21Bにおいて、平衡 型分配器 21A, 21Bを搭載するプリント基板に抵抗 Rl, R2を外付けした状態で使 用される場合がある。この場合、ストリップライン 33, 34, 35, 36と抵抗 Rl, R2との間 を接続するプリント基板上の配線パターンによって、信号の位相が遅れ、第 1平衡端 子 23a, 23bと第 2平衡端子 24a, 24bとの間のアイソレーションが低下することがある
[0060] 本第 5実施例の積層型の平衡型分配器は、この問題を解消するためのものである。
図 7および図 8に示した積層型の平衡型分配器 21Cは、前記第 3実施例の平衡型分 配器 21 Aを改良したものである。また、図 9および図 10に示した積層型の平衡型分 配器 21Dは、前記第 4実施例の平衡型分配器 21Bを改良したものである。
[0061] これら積層型の平衡型分配器 21C, 21Dは、引出し電極 54を形成した誘電体シー ト 65に抵抗接続端子引出し電極 80を引出し電極 54に電気的に接続した状態で形 成するとともに、積層体 71の奥側の側面の左側に抵抗接続端子引出し電極 80に電 気的に接続した抵抗接続端子 26を形成して ヽる。 [0062] 抵抗接続端子 26は抵抗 Rlを接続するためのものであり、不平衡端子 22と第 2平 衡端子 24aの間に配置されている。そして、抵抗接続端子引出し電極 80は、第 1平 衡端子 23a, 23bのうち第 2平衡端子 24a, 24bと隣り合わない方の第 1平衡端子 23 aに接続されているストリップライン 33の引出し電極 54と、不平衡端子 22を跨ぐ位置 に設けられた抵抗接続端子 26とを電気的に接続している。なお、第 1平衡端子 23a にストリップライン 35の引出し電極 56が接続される場合には、抵抗接続端子引出し 電極 80は引出し電極 56と抵抗接続端子 26とを電気的に接続することになる。
[0063] 以上のように、抵抗接続端子 26や抵抗接続端子引出し電極 80を設けることにより、 プリント基板上の配線パターンによる信号位相の遅れを最小限に抑えることができ、 第 1平衡端子 23a, 23bと第 2平衡端子 24a, 24bとの間のアイソレーションの低下を 抑えることが可能となる。
[0064] また、本第 5実施例では、抵抗接続端子 26を不平衡端子 22と第 2平衡端子 24aの 間に配置しているが、不平衡端子 22と第 1平衡端子 23aの間に抵抗接続端子 26を 配置してもよい。この場合、ストリップライン 34の引出し電極 57もしくはストリップライン 36の引出し電極 59のいずれか一方の引出し電極と、抵抗接続端子 26とを抵抗接続 端子引出し電極 80を介して電気的に接続することになる。
[0065] なお、抵抗接続端子 26を設けないで、前記第 3および第 4実施例に示すように抵 抗 Rl, R2を積層体 71の表面に印刷したり、チップ部品として積層体 71に搭載したり することによつても、第 1平衡端子 23a, 23bと第 2平衡端子 24a, 24bとの間のアイソ レーシヨンの低下を抑えることができる。
[0066] (第 6実施例、図 11及び図 12参照)
図 11は、図 2に示した平衡型分配器 41を内蔵した積層型の平衡型分配器 41 Aの 分解斜視図である。平衡型分配器 41 Aは、グランド電極 51 , 52, 53を表面に形成し た誘電体シート 65と、 1Z4波長ストリップライン 31, 32, 33, 34, 35, 36や層間接 続用ビアホール 60を形成した誘電体シート 65と、引出し電極 54, 55, 56, 57, 58, 59や層間接続用ビアホール 60を形成した誘電体シート 65と、予め電極を形成して Vヽな 、外層用誘電体シート 65などにて構成されて 、る。
[0067] グランド電極 51— 53は誘電体シート 65の表面に広面積に形成され、その一部は シート 65の奥側の辺の中央に露出している。ストリップライン 33は誘電体シート 65の 中央に配置され、その一端 33aは誘電体シート 65の右辺に露出している。ストリップ ライン 33の他端 33bは、層間接続用ビアホール 60および 1つ上の層に形成された引 出し電極 54を介して誘電体シート 65の奥側の辺の中央に引き出されている。
[0068] ストリップライン 31は誘電体シート 65の中央に配置され、その一端 3 laは誘電体シ ート 65の奥側の辺の右側に露出している。ストリップライン 31の他端 31bは、層間接 続用ビアホール 60および 1つ上の層に形成された引出し電極 55を介して誘電体シ ート 65の手前側の辺の中央に引き出されている。ストリップライン 35は誘電体シート 6 5の中央に配置され、その一端 35aは誘電体シート 65の左辺に露出している。ストリ ップライン 35の他端 35bは、層間接続用ビアホール 60および 1つ下の層に形成され た引出し電極 56を介して誘電体シート 65の奥側の辺の中央に引き出されている。
[0069] そして、ストリップライン 31, 33の一端同士 31a, 33aおよび他端同士 31b, 33bを 対向させて、ストリップライン 31と 33を誘電体シート 65を挟んで電磁結合させ、結合 器を構成している。同様に、ストリップライン 31, 35の一端同士 31a, 35aおよび他端 同士 31b, 35bを対向させて、ストリップライン 31と 35を誘電体シート 65を挟んで電 磁結合させ、結合器を構成している。
[0070] また、ストリップライン 34は誘電体シート 65の中央に配置され、その一端 34aは誘 電体シート 65の手前側の辺の右側に露出している。ストリップライン 34の他端 34bは 、層間接続用ビアホール 60および 1つ上の層に形成された引出し電極 57を介して 誘電体シート 65の奥側の辺の中央に引き出されている。ストリップライン 32は誘電体 シート 65の中央に配置され、その一端 32aは開放端とされている。ストリップライン 32 の他端 32bは、層間接続用ビアホール 60および 1つ上の層に形成された引出し電 極 58を介して誘電体シート 65の手前側の辺の中央に引き出されている。ストリップラ イン 36は誘電体シート 65の中央に配置され、その一端 36aは誘電体シート 65の手 前側の辺の左側に露出している。ストリップライン 36の他端 36bは、層間接続用ビア ホール 60および 1つ下の層に形成された引出し電極 59を介して誘電体シート 65の 奥側の辺の中央に引き出されている。
[0071] そして、ストリップライン 32, 34の一端同士 32a, 34aおよび他端同士 32b, 34bを 対向させて、ストリップライン 32と 34を誘電体シート 65を挟んで電磁結合させ、結合 器を構成している。同様に、ストリップライン 32, 36の一端同士 32a, 36aおよび他端 同士 32b, 36bを対向させて、ストリップライン 32と 36を誘電体シート 65を挟んで電 磁結合させ、結合器を構成している。
[0072] 各誘電体シート 65は積み重ねられて一体的に焼成され、図 12に示すような積層体 71とされる。積層体 71の手前側の側面には右側に第 1平衡端子 23b、左側に第 2平 衡端子 24b、中央に中継端子 25が形成され、奥側の側面には右側に不平衡端子 2 2、中央にグランド端子 Gが形成されている。積層体 71の右側面には第 1平衡端子 2 3aが形成され、左側面には第 2平衡端子 24aが形成されている。各端子は、いずれ も側面から上下面に延在するように形成されて 、る。
[0073] 第 1平衡端子 23a, 23bはそれぞれストリップライン 33, 34の一端 33a, 34a〖こ電気 的に接続している。不平衡端子 22はストリップライン 31の一端 31aに電気的に接続 し、中継端子 25は引出し電極 55, 58に電気的に接続している。第 2平衡端子 24a, 24bはそれぞれストリップライン 35, 36の一端 35a, 36aに電気的に接続している。グ ランド端子 Gは、グランド電極 51— 53の一部および引出し電極 54, 56, 57, 59に電 気的に接続している。
[0074] さらに、積層体 71の上面には抵抗 Rl, R2が、カーボンペーストを印刷するなどし て形成されている。抵抗 R1は第 1平衡端子 23aと第 2平衡端子 24aとの間を電気的 に接続し、抵抗 R2は第 1平衡端子 23bと第 2平衡端子 24bとの間を電気的に接続し ている。なお、抵抗 Rl, R2を積層体 71の底面に形成したものであってもよい。また、 抵抗 Rl, R2は印刷抵抗の代わりに積層体の表面に配置されたチップ抵抗であって もよい。さらに、抵抗 Rl, R2は、平衡型分配器 41Aを搭載するプリント基板に外付け され、各端子と配線を介して接続されたものであってもよい。
[0075] 以上の構成からなる積層型の平衡型分配器 41Aは、前記第 3実施例と同様の作用 効果を奏する。
[0076] (他の実施例)
なお、本発明は前記実施例に限定されるものではなぐその要旨の範囲内で種々 に変更することができる。特に、ストリップライン 31— 36の形状は任意であり、直線状 や渦巻状や蛇行状であってもよい。また、ストリップライン 31— 36は、必ずしも 1Z4 波長以下の長さに設定する必要はな 、。
[0077] また、前記実施例は、ストリップラインなどが形成された誘電体シートを積み重ねた 後、一体的に焼成するものであるが、必ずしもこれに限定されない。シートは予め焼 成されたものを用いてもよい。また、以下に説明する製法によって積層型の平衡型分 配器を製作してもよ ヽ。印刷などの方法によりペースト状の誘電体材料を塗布して誘 電体層を形成した後、その誘電体層の表面にペースト状の導電体材料を塗布して任 意の形状のストリップラインもしくは電極を形成する。次に、ペースト状の誘電体材料 を前記ストリップラインなどの上力 塗布する。こうして順に重ね塗りすることによって 積層構造を有する平衡型分配器が得られる。
産業上の利用可能性
[0078] 以上のように、本発明は、移動体通信機器などの平衡型分配器に有用であり、特 に、回路構成が簡素で、かつ、小型化を図ることができる点で優れている。

Claims

請求の範囲
[1] 第 1ストリップラインと第 2ストリップラインを直列に接続して構成された不平衡線路と 前記不平衡線路の第 1ストリップラインに電気的に接続された不平衡端子と、 前記第 1ストリップラインに電磁結合した第 3ストリップラインと前記第 2ストリップライ ンに電磁結合した第 4ストリップラインとで構成された第 1平衡線路と、
2つの端子を有し、そのうちの一方および他方が前記第 1平衡線路の第 3ストリップ ラインと第 4ストリップラインにそれぞれ電気的に接続された第 1平衡端子と、 前記第 1ストリップラインに電磁結合した第 5ストリップラインと前記第 2ストリップライ ンに電磁結合した第 6ストリップラインとで構成された第 2平衡線路と、
2つの端子を有し、そのうちの一方および他方が前記第 2平衡線路の第 5ストリップ ラインと第 6ストリップラインにそれぞれ電気的に接続された第 2平衡端子と、 前記第 3ストリップラインに接続された第 1平衡端子と前記第 5ストリップラインに接 続された第 2平衡端子との間に電気的に接続された第 1抵抗と、
前記第 4ストリップラインに接続された第 1平衡端子と前記第 6ストリップラインに接 続された第 2平衡端子との間に電気的に接続された第 2抵抗と、
を備えたことを特徴とする平衡型分配器。
[2] 一端と他端を有した第 1ストリップラインと、
一端と他端を有し、前記他端が前記第 1ストリップラインの他端に電気的に接続され た第 2ストリップラインと、
前記第 1ストリップラインの一端に電気的に接続された不平衡端子と、
一端と他端を有し、前記一端がグランドに電気的に接続された第 3ストリップラインと 一端と他端を有し、前記一端がグランドに電気的に接続された第 4ストリップラインと
2つの端子を有し、そのうちの一方および他方が前記第 3ストリップラインの他端と 前記第 4ストリップラインの他端にそれぞれ電気的に接続された第 1平衡端子と、 一端と他端を有し、前記一端がグランドに電気的に接続された第 5ストリップラインと 一端と他端を有し、前記一端がグランドに電気的に接続された第 6ストリップラインと
2つの端子を有し、そのうちの一方および他方が前記第 5ストリップラインの他端と 前記第 6ストリップラインの他端にそれぞれ電気的に接続された第 2平衡端子と、 前記第 3ストリップラインの他端と前記第 5ストリップラインの他端との間に電気的に 接続された第 1抵抗と、
前記第 4ストリップラインの他端と前記第 6ストリップラインの他端との間に電気的に 接続された第 2抵抗とを備え、
前記第 2ストリップラインの一端が開放端であり、
前記第 1ストリップラインと前記第 3ストリップラインが一端同士および他端同士が対 向するように電磁結合するとともに、前記第 1ストリップラインと前記第 5ストリップライン がー端同士および他端同士が対向するように電磁結合し、かつ、前記第 2ストリップラ インと前記第 4ストリップラインが一端同士および他端同士が対向するように電磁結合 するとともに、前記第 2ストリップラインと前記第 6ストリップラインが一端同士および他 端同士が対向するように電磁結合して!/ヽること、
を特徴とする平衡型分配器。
一端と他端を有した第 1ストリップラインと、
一端と他端を有し、前記他端が前記第 1ストリップラインの他端に電気的に接続され た
第 2ストリップラインと、
前記第 1ストリップラインの一端に電気的に接続された不平衡端子と、
一端と他端を有し、前記他端がグランドに電気的に接続された第 3ストリップラインと 一端と他端を有し、前記他端がグランドに電気的に接続された第 4ストリップラインと
2つの端子を有し、そのうちの一方および他方が前記第 3ストリップラインの一端と 前記第 4ストリップラインの一端にそれぞれ電気的に接続された第 1平衡端子と、 一端と他端を有し、前記他端がグランドに電気的に接続された第 5ストリップラインと 一端と他端を有し、前記他端がグランドに電気的に接続された第 6ストリップラインと
2つの端子を有し、そのうちの一方および他方が前記第 5ストリップラインの一端と 前記第 6ストリップラインの一端にそれぞれ電気的に接続された第 2平衡端子と、 前記第 3ストリップラインの一端と前記第 5ストリップラインの一端との間に電気的に 接続された第 1抵抗と、
前記第 4ストリップラインの一端と前記第 6ストリップラインの一端との間に電気的に 接続された第 2抵抗とを備え、
前記第 2ストリップラインの一端がグランドに電気的に接続され、
前記第 1ストリップラインと前記第 3ストリップラインが一端同士および他端同士が対 向するように電磁結合するとともに、前記第 1ストリップラインと前記第 5ストリップライン がー端同士および他端同士が対向するように電磁結合し、かつ、前記第 2ストリップラ インと前記第 4ストリップラインが一端同士および他端同士が対向するように電磁結合 するとともに、前記第 2ストリップラインと前記第 6ストリップラインが一端同士および他 端同士が対向するように電磁結合して!/ヽること、
を特徴とする平衡型分配器。
[4] 前記第 1、第 2、第 3、第 4、第 5および第 6ストリップラインが 1Z4波長ストリップライ ンであることを特徴とする請求の範囲第項 1ないし第 3項のいずれかに記載の平衡型 分配器。
[5] 前記第 1抵抗の抵抗値および第 2抵抗の抵抗値がそれぞれ、第 1平衡端子の平衡 線路間特性インピーダンス値と第 2平衡端子の平衡線路間特性インピーダンス値と の合計値の 1Z2の抵抗値であることを特徴とする請求の範囲第 1項ないし第 4項 4の V、ずれかに記載の平衡型分配器。
[6] 第 1、第 2、第 3、第 4、第 5および第 6ストリップラインとグランド電極とを誘電体層を 介して積み重ねて積層体を構成し、前記積層体の表面に不平衡端子と、それぞれ 2 つの端子力 なる第 1平衡端子および第 2平衡端子とグランド端子を設け、 前記第 1ストリップラインと第 2ストリップラインを直列に接続して構成された不平衡線 路の第 1ストリップラインに、前記不平衡端子を電気的に接続し、
前記第 1ストリップラインに電磁結合した第 3ストリップラインと前記第 2ストリップライ ンに電磁結合した第 4ストリップラインとで構成された第 1平衡線路の第 3ストリップライ ンと第 4ストリップラインに、前記第 1平衡端子の一方および他方をそれぞれ電気的に 接続し、
前記第 1ストリップラインに電磁結合した第 5ストリップラインと前記第 2ストリップライ ンに電磁結合した第 6ストリップラインとで構成された第 2平衡線路の第 5ストリップライ ンと第 6ストリップラインに、前記第 2平衡端子の一方および他方をそれぞれ電気的に 接続し、
前記第 3ストリップラインに接続された第 1平衡端子と前記第 5ストリップラインに接 続された第 2平衡端子との間に第 1抵抗を電気的に接続し、
前記第 4ストリップラインに接続された第 1平衡端子と前記第 6ストリップラインに接 続された第 2平衡端子との間に第 2抵抗を電気的に接続したこと、
を特徴とする平衡型分配器。
[7] 前記グランド電極を、誘電体層の積み重ね方向において、前記積層体の上層部、 中層部および下層部にそれぞれ配置し、上層部のグランド電極と中層部のグランド 電極との間に前記第 1、第 3および第 5ストリップラインを配置し、中層部のグランド電 極と下層部のグランド電極との間に前記第 2、第 4および第 6ストリップラインを配置し たことを特徴とする請求の範囲第 6項に記載の平衡型分配器。
[8] 前記グランド電極を、誘電体層の積み重ね方向にお!、て、前記積層体の上層部、 中層部および下層部にそれぞれ配置し、上層部のグランド電極と中層部のグランド 電極との間に前記第 2、第 4および第 6ストリップラインを配置し、中層部のグランド電 極と下層部のグランド電極との間に前記第 1、第 3および第 5ストリップラインを配置し たことを特徴とする請求の範囲第 6項に記載の平衡型分配器。
[9] 前記積層体の表面に、前記第 1抵抗および前記第 2抵抗のいずれか一方の抵抗を 電気的に接続するための外部端子を設けたことを特徴とする請求の範囲第 6項ない し第 8項の 、ずれかに記載の平衡型分配器。 前記第 1抵抗および前記第 2抵抗が前記積層体の表面に配置されていることを特 徴とする請求の範囲第 6項な 、し第 9項の 、ずれかに記載の平衡型分配器。
PCT/JP2005/000275 2004-02-06 2005-01-13 平衡型分配器 WO2005076404A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/570,906 US7468640B2 (en) 2004-02-06 2005-01-13 Balanced splitter
JP2005517635A JP4079173B2 (ja) 2004-02-06 2005-01-13 平衡型分配器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004031390 2004-02-06
JP2004-031390 2004-02-06

Publications (1)

Publication Number Publication Date
WO2005076404A1 true WO2005076404A1 (ja) 2005-08-18

Family

ID=34836049

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/000275 WO2005076404A1 (ja) 2004-02-06 2005-01-13 平衡型分配器

Country Status (4)

Country Link
US (1) US7468640B2 (ja)
JP (1) JP4079173B2 (ja)
CN (1) CN100466373C (ja)
WO (1) WO2005076404A1 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189396A (ja) * 2006-01-12 2007-07-26 Seiko Epson Corp バラン
WO2009005079A1 (ja) * 2007-07-03 2009-01-08 Soshin Electric Co., Ltd. 不平衡-平衡変換器
JP2009260444A (ja) * 2008-04-11 2009-11-05 Toshiba Corp 合成器、増幅器、送信機
JP2009296235A (ja) * 2008-06-04 2009-12-17 Toshiba Corp マーチャントバラン、送信機
JP2010183167A (ja) * 2009-02-03 2010-08-19 Fujitsu Ltd 電力分配回路
JP2011071761A (ja) * 2009-09-25 2011-04-07 Fujitsu Ltd 周波数逓倍回路
US7978024B2 (en) * 2007-03-15 2011-07-12 Marvell International Ltd. Integrated balanced-unbalanced duplexer
US8228154B2 (en) 2007-06-08 2012-07-24 Stats Chippac, Ltd. Miniaturized wide-band baluns for RF applications
JP2012142550A (ja) * 2010-12-13 2012-07-26 Taiyo Yuden Co Ltd 積層型電力分配器
JP2012527199A (ja) * 2009-05-15 2012-11-01 クゥアルコム・インコーポレイテッド バランスi/q変換器を用いる受信機
JP2014504486A (ja) * 2010-12-22 2014-02-20 エプコス アクチエンゲゼルシャフト 方向性カプラ
JP2016086327A (ja) * 2014-10-28 2016-05-19 太陽誘電株式会社 複合回路、回路素子、回路基板、および通信装置
JP2016225399A (ja) * 2015-05-28 2016-12-28 Tdk株式会社 積層型電子部品
WO2017068898A1 (ja) * 2015-10-21 2017-04-27 株式会社村田製作所 バランスフィルタ
WO2018198603A1 (ja) * 2017-04-26 2018-11-01 株式会社村田製作所 積層バラン
JPWO2019021427A1 (ja) * 2017-07-27 2019-11-14 三菱電機株式会社 同相抑制回路

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100246454A1 (en) * 2007-02-16 2010-09-30 Quantenna Communications, Inc Novel transmit/receive balun structure
US7528676B2 (en) * 2007-04-16 2009-05-05 Tdk Corporation Balun circuit suitable for integration with chip antenna
KR100982441B1 (ko) * 2008-11-19 2010-09-15 한국전자통신연구원 평판형 더블 밸런스드 믹서를 위한 3방향 발룬
US8508313B1 (en) * 2009-02-12 2013-08-13 Comtech Xicom Technology Inc. Multiconductor transmission line power combiner/divider
WO2010133969A1 (en) * 2009-05-19 2010-11-25 Marvell World Trade Ltd. Circuits and methods combining signal power
WO2011048893A1 (ja) * 2009-10-23 2011-04-28 日本碍子株式会社 ドハティ増幅器用合成器
KR101310745B1 (ko) * 2011-12-29 2013-09-25 (주) 알엔투테크놀로지 나선형 결합 선로를 가지는 결합기
CN102945996B (zh) * 2012-10-25 2014-12-17 袁博 多层立体巴伦和平衡/不平衡信号转换网络
US9711833B1 (en) * 2013-01-31 2017-07-18 Physical Optics Corporation Tunable RF anti-jamming system (TRAJS)
US8964605B1 (en) 2013-02-06 2015-02-24 Quantenna Communications, Inc. Method and apparatus for integrating a transceiver and a half-duplexing split balun
US9479074B2 (en) * 2014-01-29 2016-10-25 Panasonic Intellectual Property Management Co., Ltd. Resonance coupler, transmission apparatus, switching system, and directional coupler
TWI517556B (zh) * 2014-11-05 2016-01-11 Univ Nat Chi Nan Multi - differential single - ended converters
CN104617365B (zh) * 2014-12-10 2019-05-21 嘉兴佳利电子有限公司 一种ltcc蛇形线功分器
US9812754B2 (en) 2015-02-27 2017-11-07 Harris Corporation Devices with S-shaped balun segment and related methods
US9947986B1 (en) 2015-03-30 2018-04-17 David B. Aster Reactive power combiners and dividers including nested coaxial conductors
US9812756B1 (en) 2015-03-30 2017-11-07 David B. Aster Systems and methods for combining or dividing microwave power using satellite conductors and capable of receiving and retaining a gas
US9673503B1 (en) 2015-03-30 2017-06-06 David B. Aster Systems and methods for combining or dividing microwave power
US9793593B1 (en) 2015-03-30 2017-10-17 David B. Aster Power combiners and dividers including cylindrical conductors and capable of receiving and retaining a gas
US9960469B1 (en) 2015-03-30 2018-05-01 David B. Aster Broadband reactive power combiners and dividers including nested coaxial conductors
US10312565B1 (en) 2015-03-30 2019-06-04 David B. Aster Microwave power divider/combiner devices, microwave power divider/combiner bandpass filters, and methods of thermally cooling a cable run
TWI577079B (zh) * 2015-12-24 2017-04-01 國立中山大學 全相位功率分配器及其製造方法
JP6665707B2 (ja) * 2016-06-27 2020-03-13 株式会社村田製作所 高周波電子部品
JP6740381B2 (ja) * 2017-01-30 2020-08-12 株式会社日立国際電気 合成・分配器
CN108832246B (zh) * 2018-06-15 2021-01-01 南通大学 一种四相功分器
CN108963470A (zh) * 2018-06-27 2018-12-07 南通大学 一种天线阵馈电网络

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424694A (en) * 1994-06-30 1995-06-13 Alliedsignal Inc. Miniature directional coupler
JPH08191016A (ja) * 1995-01-09 1996-07-23 Murata Mfg Co Ltd チップ型トランス
JPH10335911A (ja) * 1997-03-31 1998-12-18 Nippon Telegr & Teleph Corp <Ntt> バラン回路及びバランス型周波数変換器
JPH11261313A (ja) * 1998-03-09 1999-09-24 Hitachi Metals Ltd 方向性結合器
JP2000188218A (ja) * 1998-12-22 2000-07-04 Tdk Corp 積層形バルントランス
JP2000278149A (ja) * 1999-03-29 2000-10-06 Murata Mfg Co Ltd 送信出力制御装置及びそれを用いた無線機器
JP2001211010A (ja) * 1999-11-16 2001-08-03 Murata Mfg Co Ltd 平衡−不平衡変換回路、平衡−不平衡変換器および通信機
JP2002217615A (ja) * 2001-01-16 2002-08-02 Japan Aviation Electronics Industry Ltd 電力分配合成器
JP2002217036A (ja) * 2001-01-12 2002-08-02 Murata Mfg Co Ltd 高周波複合回路及び高周波複合部品
JP2002329611A (ja) * 2001-05-02 2002-11-15 Murata Mfg Co Ltd 積層型複合バラントランス
JP2003198221A (ja) * 2001-12-25 2003-07-11 Fdk Corp チップ型積層バラン素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197980A (ja) * 1997-09-17 1999-04-09 Matsushita Electric Ind Co Ltd 不平衡・平衡変換回路
US6201439B1 (en) 1997-09-17 2001-03-13 Matsushita Electric Industrial Co., Ltd. Power splitter/ combiner circuit, high power amplifier and balun circuit
JPH11214943A (ja) 1998-01-26 1999-08-06 Murata Mfg Co Ltd バルントランス
DE19943955A1 (de) * 1999-09-14 2001-04-12 Bosch Gmbh Robert Symmetrierglied
JP3473518B2 (ja) 1999-09-27 2003-12-08 株式会社村田製作所 電力分配合成器及びそれを用いた移動体通信機
JP2001168607A (ja) 1999-12-06 2001-06-22 Murata Mfg Co Ltd 平衡不平衡変換器、周波数変換器、及び移動体通信装置
EP1184931B1 (en) 2000-08-16 2006-10-18 Marconi Communications GmbH A balun and a mixer and downconverter incorporating same
JP2002111328A (ja) 2000-09-28 2002-04-12 Toshiba Corp 電力分配合成器
JP2002271111A (ja) 2001-03-06 2002-09-20 Taiyo Yuden Co Ltd 積層バラン素子
JP2002344276A (ja) 2001-05-16 2002-11-29 Murata Mfg Co Ltd 高周波電力分配・合成回路および高周波電力分配・合成部品
US6693499B2 (en) * 2002-04-02 2004-02-17 Northrop Grumman Corporation Compact lumped element ring balun layout

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424694A (en) * 1994-06-30 1995-06-13 Alliedsignal Inc. Miniature directional coupler
JPH08191016A (ja) * 1995-01-09 1996-07-23 Murata Mfg Co Ltd チップ型トランス
JPH10335911A (ja) * 1997-03-31 1998-12-18 Nippon Telegr & Teleph Corp <Ntt> バラン回路及びバランス型周波数変換器
JPH11261313A (ja) * 1998-03-09 1999-09-24 Hitachi Metals Ltd 方向性結合器
JP2000188218A (ja) * 1998-12-22 2000-07-04 Tdk Corp 積層形バルントランス
JP2000278149A (ja) * 1999-03-29 2000-10-06 Murata Mfg Co Ltd 送信出力制御装置及びそれを用いた無線機器
JP2001211010A (ja) * 1999-11-16 2001-08-03 Murata Mfg Co Ltd 平衡−不平衡変換回路、平衡−不平衡変換器および通信機
JP2002217036A (ja) * 2001-01-12 2002-08-02 Murata Mfg Co Ltd 高周波複合回路及び高周波複合部品
JP2002217615A (ja) * 2001-01-16 2002-08-02 Japan Aviation Electronics Industry Ltd 電力分配合成器
JP2002329611A (ja) * 2001-05-02 2002-11-15 Murata Mfg Co Ltd 積層型複合バラントランス
JP2003198221A (ja) * 2001-12-25 2003-07-11 Fdk Corp チップ型積層バラン素子

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189396A (ja) * 2006-01-12 2007-07-26 Seiko Epson Corp バラン
US7978024B2 (en) * 2007-03-15 2011-07-12 Marvell International Ltd. Integrated balanced-unbalanced duplexer
US8228154B2 (en) 2007-06-08 2012-07-24 Stats Chippac, Ltd. Miniaturized wide-band baluns for RF applications
US8803630B2 (en) 2007-06-08 2014-08-12 Stats Chippac, Ltd. Miniaturized wide-band baluns for RF applications
US8823466B2 (en) 2007-06-08 2014-09-02 Stats Chippac, Ltd. Miniaturized wide-band baluns for RF applications
US8564382B2 (en) 2007-06-08 2013-10-22 Stats Chippac, Ltd. Miniaturized wide-band baluns for RF applications
JPWO2009005079A1 (ja) * 2007-07-03 2010-08-26 双信電機株式会社 不平衡−平衡変換器
WO2009005079A1 (ja) * 2007-07-03 2009-01-08 Soshin Electric Co., Ltd. 不平衡-平衡変換器
US8228133B2 (en) 2007-07-03 2012-07-24 Soshin Electric Co., Ltd. Unbalanced-balanced converter
JP2009260444A (ja) * 2008-04-11 2009-11-05 Toshiba Corp 合成器、増幅器、送信機
US8290453B2 (en) 2008-04-11 2012-10-16 Kabushiki Kaisha Toshiba Power combiner, amplifier, and transmitter
JP2009296235A (ja) * 2008-06-04 2009-12-17 Toshiba Corp マーチャントバラン、送信機
JP2010183167A (ja) * 2009-02-03 2010-08-19 Fujitsu Ltd 電力分配回路
JP2012527199A (ja) * 2009-05-15 2012-11-01 クゥアルコム・インコーポレイテッド バランスi/q変換器を用いる受信機
JP2011071761A (ja) * 2009-09-25 2011-04-07 Fujitsu Ltd 周波数逓倍回路
JP2012142550A (ja) * 2010-12-13 2012-07-26 Taiyo Yuden Co Ltd 積層型電力分配器
JP2014504486A (ja) * 2010-12-22 2014-02-20 エプコス アクチエンゲゼルシャフト 方向性カプラ
US9184483B2 (en) 2010-12-22 2015-11-10 Epcos Ag Directional coupler
JP2016086327A (ja) * 2014-10-28 2016-05-19 太陽誘電株式会社 複合回路、回路素子、回路基板、および通信装置
JP2016225399A (ja) * 2015-05-28 2016-12-28 Tdk株式会社 積層型電子部品
WO2017068898A1 (ja) * 2015-10-21 2017-04-27 株式会社村田製作所 バランスフィルタ
JPWO2017068898A1 (ja) * 2015-10-21 2018-08-30 株式会社村田製作所 バランスフィルタ
US10601390B2 (en) 2015-10-21 2020-03-24 Murata Manufacturing Co., Ltd. Balance filter
WO2018198603A1 (ja) * 2017-04-26 2018-11-01 株式会社村田製作所 積層バラン
JPWO2019021427A1 (ja) * 2017-07-27 2019-11-14 三菱電機株式会社 同相抑制回路

Also Published As

Publication number Publication date
US7468640B2 (en) 2008-12-23
JPWO2005076404A1 (ja) 2008-01-10
CN100466373C (zh) 2009-03-04
US20080266020A1 (en) 2008-10-30
JP4079173B2 (ja) 2008-04-23
CN1842937A (zh) 2006-10-04

Similar Documents

Publication Publication Date Title
WO2005076404A1 (ja) 平衡型分配器
JP3780414B2 (ja) 積層型バラントランス
JP2990652B2 (ja) 積層型バルントランス
JP4034787B2 (ja) 積層型バルントランス
US6696911B2 (en) Multilayered common-mode choke coil
US6628189B2 (en) Laminated balun transformer
JP2004274715A (ja) 平衡不平衡変換回路および積層型平衡不平衡変換器
JPH11214943A (ja) バルントランス
JP2976971B1 (ja) 同相型インダクタ
JP4783996B2 (ja) 積層型複合バラントランス
JP2002217036A (ja) 高周波複合回路及び高周波複合部品
JP4586282B2 (ja) 積層型バラントランス
JP3414327B2 (ja) 積層型バルントランス
JP4423830B2 (ja) 積層型方向性結合器
JP4803295B2 (ja) 積層型方向性結合器
JP2002343643A (ja) 積層型バラントランス
JP4631754B2 (ja) 非可逆回路素子及び通信装置
JPH11144961A (ja) 表面実装型平衡不平衡変換素子
JPH09307395A (ja) 3分配器
JP2006210617A (ja) バラントランス
JP2003069314A (ja) 方向性結合器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200580000869.5

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005517635

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 10570906

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

122 Ep: pct application non-entry in european phase