TWI577079B - 全相位功率分配器及其製造方法 - Google Patents

Description

全相位功率分配器及其製造方法

本發明是關於一種功率分配器，特別是關於一種全相位功率分配器。

隨著行動通訊市場的蓬勃發展以及無線多媒體交流的急遽增加，無線通訊系統朝向高傳輸頻寬、低延遲時間及高傳輸速率的方向發展。其中，應用於2.4GHz的相關產品具有低功率、低成本及技術成熟等優點，使得市場上持續地推出應用於2.4GHz的相關應用，如藍牙(Blue Tooth)及Wi-Fi(IEEE 802.11b/g/n)等。而在高速資訊傳輸的過程中，如何有效地降低訊號的失真以及提高訊號的完整度是其重要研究課題。目前行動通訊系統之前端接收機需設置兩個耦合器(coupler)與一個相移器(phase shifter)才能提供90°/180°/270°/360°四種相位的輸出訊號至混頻器(mixer)進行全相位的訊號混頻，但這樣的元件設置除了會造成前端接收機的體積較大外，訊號經過多個電路元件的處理後，其線性度、雜訊與隔離度等傳輸特性的表現均無法符合目前行動通訊系統之需求。

本發明的主要目的在於提供一種全相位功率分配器，該全相位功率分配器可在一結構中同時產生90°/180°/270°/360°四種相位的輸出訊號，且其插入損失在2.4GHz的操作頻率下約為-6dB，而能有效提升前端接收機之線性度、雜訊與隔離度等訊號傳輸特性。

本發明之一種全相位功率分配器，設置於一基板上，該全相位功率分配器包含一輸入耦合元件、一第一輸出耦合元件及一第二輸出耦合元件，該輸入耦合元件具有一第一輸入匹配電容、一第一耦合線、一第二輸入匹配電容及一第二耦合線，該第一耦合線之一端連接該第一輸入匹配電容，該第一耦合線之另一端連接一第一接地線，該第二耦合線之一端連接該第二匹配電容，該第二耦合線之另一端連接一第二接地線，該第一輸出耦合元件具有一第一輸出匹配電容、一第二輸出匹配電容及一第三耦合線，該第三耦合線之一第一輸出端連接該第一輸出匹配電容，該第三耦合線一第二輸出端連接該第二輸出匹配電容，該第三耦合線與該第一耦合線及該第二耦合線並排設置，其中該第三耦合線具有一第一中心端，該第一中心端位於該第一輸出端及該第二輸出端之間，且該第一中心端連接一第一接地端，該第二輸出耦合元件具有一第三輸出匹配電容、一第四輸出匹配電容及一第四耦合線，該第四耦合線之一第三輸出端連接該第三輸出匹配電容，該第四耦合線一第四輸出端連接該第四輸出匹配電容，該第四耦合線與該第一耦合線及該第二耦合線並排設置，其中該第四耦合線具有一第二中心端，該第二中心端位於該第三輸出端及該第四輸出端之間，且該第二中心端連接一第二接地端。

本發明藉由該第一耦合線及該第二耦合線與該第三耦合線及該第四耦合線之間的訊號耦合以及該第三耦合線與該第四耦合線配置為中央抽頭的形式，可於該第三耦合線輸出相位為0°及180°之輸出訊號，並於該第四耦合線輸出相位為270°及90°之輸出訊號，而達到全相位訊號輸出之功效，此外，由於該第一耦合線、該第二耦合線、該第三耦合線及該第四耦合線懸浮於該基板上，可使該全相位功率分配器具有低插入損失之功效。

請參閱第1圖，為本發明之一實施例，一種全相位功率分配器100的俯視圖，該全相位功率分配器100設置於一基板S之一表面S1上，在本實施例中，該基板S為矽基板，其相對介電係數為11.9，厚度為500μm，請參閱第5圖，較佳的，該基板S以加熱製程形成有一二氧化矽層(SiO ₂)作為保護層及絕緣層。

該全相位功率分配器100包含一輸入耦合元件110、一第一輸出耦合元件120及一第二輸出耦合元件130，該輸入耦合元件110用以接收相位分別為0°及90°之兩個輸入訊號，兩個輸入訊號經過該輸入耦合元件110與該第一輸出耦合元件120及該第二輸出耦合元件130之間的耦合後，可由該第一輸出耦合元件120及該第二輸出耦合元件130輸出相位0°/90°/180°/270°的輸出訊號。

請參閱第1、2、3及4圖，較佳的，該全相位功率分配器100是採上下耦合的方式進行信號傳遞，因此，該全相位功率分配器100主要可區分為三層結構，其中第2圖為該全相位功率分配器100下層之訊號傳遞層，在本實施例中，其材質為銅，第3圖為該全相位功率分配器100中間層之傳導柱及絕緣層，在本實施例中，傳導柱之材質為銅，絕緣層之材質為氮化矽，第4圖為該全相位功率分配器100上層之訊號傳遞層，在本實施例中，其材質為銅。其中，上層訊號傳遞層透過中間層之傳導柱將訊號傳導至下層訊號傳遞層，以進行訊號之耦合。

請參閱第1、2、3及4圖，該輸入耦合元件110具有一第一輸入匹配電容111、一第一耦合線112、一第二輸入匹配電容113及一第二耦合線114，該第一輸入匹配電容111具有一下金屬層111a、一上金屬層111b及一絕緣層111c，該絕緣層111c設置於該下金屬層111a及該上金屬層111b之間，以作為該下金屬層111a及該上金屬層111b之間的介電層，該第二輸入匹配電容113具有一下金屬層113a、一上金屬層113b及一絕緣層113c，該絕緣層113c設置於該下金屬層113a及該上金屬層1131b之間，以作為該下金屬層113a及該上金屬層113b之間的介電層，其中該第二輸入匹配電容113之該下金屬層113a連接該第一輸入匹配電容111之該下金屬層111a。較佳的，在本實施例中，該下金屬層111a、113a及該上金屬層111b、113b的厚度不小於8μm，以避免影響該全相位功率分配器100之性能，該絕緣層111c、113c之厚度為5μm，介電係數為7.5。

該第一耦合線112之一端連接該第一輸入匹配電容111之該上金屬層111b，該第一耦合線112之另一端連接一第一接地線G1，該第二耦合線114之一端連接該第二匹配電容113之該上金屬層113b，該第二耦合線114之另一端連接一第二接地線G2。其中部分之該第一耦合線112及該第二耦合線114設置於複數個支撐柱150及複數個傳導柱160上，部分之該第一耦合線112及該第二耦合線114設置於該基板S之該表面S1，位於上層之該第一耦合線112及該第二耦合線114透過該些傳導柱160將訊號傳導至於位於下層之該第一耦合線112及該第二耦合線114，且由於該些支撐柱150設置於該基板S上，各該傳導柱160設置於相對應之各該支撐柱150上，因此，可使位於上層之該第一耦合線112及該第二耦合線114懸浮於該基板S上方，以降低該全相位功率分配器100之插入損失。

請參閱第1、2、3及4圖，該第一輸出耦合元件120具有一第一輸出匹配電容121、一第二輸出匹配電容122及一第三耦合線123，該第一輸出匹配電容121具有一下金屬層121a、一上金屬層121b及一絕緣層121c，該絕緣層121c設置於該下金屬層121a及該上金屬層121b之間，以作為該下金屬層121a及該上金屬層121b之間的介電層，該第二輸出匹配電容122具有一下金屬層122a、一上金屬層122b及一絕緣層122c，該絕緣層122c設置於該下金屬層122a及該上金屬層122b之間，以作為該下金屬層122a及該上金屬層122b之間的介電層，其中該第一輸出匹配電容121之該下金屬層121a連接該第二輸出匹配電容122之該下金屬層122a。較佳的，在本實施例中，該下金屬層121a、122a及該上金屬層121b、122b的厚度不小於8μm，以避免影響該全相位功率分配器100之性能，該絕緣層121c、122c之厚度為5μm，介電係數為7.5。

該第三耦合線123之一第一輸出端123a連接該第一輸出匹配電容121之該上金屬層121b，該第三耦合線123一第二輸出端123b連接該第二輸出匹配電容122之該上金屬層122b，其中，該第三耦合線123與該第一耦合線112及該第二耦合線114並排設置以進行訊號之耦合，較佳的，該第三耦合線123具有一第一中心端123c，該第一中心端123c位於該第一輸出端123a及該第二輸出端123b之間，且該第一中心端123c連接一第一接地端GN1，該第一接地端GN1連接該第三輸出匹配電容131之該下金屬層131a及該第四輸出匹配電容132之該下金屬層132a，形成一中央抽頭的形式，而能在該第三耦合線123之該第一輸出端123a及該第二輸出端123b分別輸出相位差180°的兩個輸出訊號。相同地，部分之該第三耦合線123設置於該些支撐柱150及該些傳導柱160上，部分之該第三耦合線123設置於該基板S之該表面S1，並透過該些傳導柱160傳遞訊號，因此，部分之該第三耦合線123懸浮於該基板S上方，以降低該全相位功率分配器100之插入損失。

請參閱第1、2、3及4圖，該第二輸出耦合元件130具有一第三輸出匹配電容131、一第四輸出匹配電容132及一第四耦合線133，該第三輸出匹配電容131具有一下金屬層131a、一上金屬層131b及一絕緣層131c，該絕緣層131c設置於該下金屬層131a及該上金屬層131b之間，以作為該下金屬層131a及該上金屬層131b之間的介電層，該第四輸出匹配電容132具有一下金屬層132a、一上金屬層132b及一絕緣層132c，該絕緣層132c設置於該下金屬層132a及該上金屬層132b之間，以作為該下金屬層132a及該上金屬層132b之間的介電層，該第三輸出匹配電容131之該下金屬層131a連接該第四輸出匹配電容132之該下金屬層132a。較佳的，在本實施例中，該下金屬層131a、132a及該上金屬層131b、123b的厚度不小於8μm，以避免影響該全相位功率分配器100之性能，該絕緣層131c、132c之厚度為5μm，介電係數為7.5。

該第四耦合線133之一第三輸出端133a連接該第三輸出匹配電容131之該上金屬層131b，該第四耦合線133一第四輸出端133b連接該第四輸出匹配電容132之該上金屬層132b，其中，該第四耦合線133與該第一耦合線112及該第二耦合線114並排設置以進行訊號之耦合，較佳的，該第四耦合線133具有一第二中心端133c，該第二中心端133c位於該第三輸出端133a及該第四輸出端133b之間，且該第二中心端133c連接一第二接地端GN2，該第二接地端GN2連接該第一輸出匹配電容121之該下金屬層121a及該第二輸出匹配電容122之該下金屬層122a，形成一中央抽頭的形式，而能在該第四耦合線133之該第三輸出端133a及該第四輸出端133b分別輸出相位差180°的兩個輸出訊號。相同地，部分之該第四耦合線133設置於該些支撐柱150及該些傳導柱160上，部分之該第三耦合線123設置於該基板S之該表面S1，並透過該些傳導柱160傳遞訊號，因此，部分之該第四耦合線133懸浮該基板S上方，以降低該全相位功率分配器100之插入損失。

請參閱第1、2、3及4圖，較佳的，在本實施例中，該第一耦合線112具有一第一交錯線路112a，該第二耦合線114具有一第二交錯電路114a，該第三耦合線123具有一第三交錯線路123d及一第五交錯線路123e，該第四耦合線133具有一第四交錯線路133d及一第六交錯線路133e，其中該第一交錯線路112a、該第三交錯線路123d及該第六交錯線路133e是位於下層之金屬層，該第二交錯線路114a、該第四交錯線路133d及該第五交錯線路123e是位於上層之金屬層，使得該第一交錯線路112a及該第三交錯線路123d與該第二交錯線路114a及該第四交錯線路133d交錯，以改變該第一耦合線112、該第二耦合線114、該第三耦合線123及該第四耦合線133的相對位置，並使得該第五交錯線路123e與該第六交錯線路133e交錯，以改變該第三耦合線123及該第四耦合線133的相對位置。

請參閱第1及4圖，該全相位功率分配器100由該第一輸入匹配電容111之該上金屬層111b輸入一相位為0°之輸入訊號至該第一耦合線112，並由該第二輸入匹配電容113之該上金屬層113b輸入一相位為90°之輸入訊號至該第二耦合線114，經由該第一耦合線112及該第二耦合線114耦合至該第三耦合線123及該第四耦合線133，使該第三耦合線123之該第一輸出端123a能輸出相位為180°之輸出訊號，該第三耦合線123之該第二輸出端123b能輸出相位為0°之輸出訊號，並使該第四耦合線133之該第三輸出端133a能輸出相位為270°之輸出訊號，該第四耦合線133之該第四輸出端133b能輸出相位為90°之輸出訊號，而達到全相位輸出之功效，且由於本案於輸入訊號端及訊號輸出端均設置有匹配電容，而可匹配至特徵阻抗(50 Ω)，確保輸入功率信號得以傳遞，達到最大功率傳輸之功效。

請參閱第7圖，為本發明之該全相位功率分配器的製造方法10，其包含「提供基板11」、「形成第一種子層12」、「形成第一圖案化光阻層13」、「形成第一金屬層14」、「形成第二種子層15」、「形成絕緣層16」、「圖案化絕緣層17」、「形成第二圖案化光阻層18」、「形成複數個傳導柱19」、「形成第三圖案化光阻層20」、「形成第二金屬層21」及「剝離製程22」。

請參閱第7、8及9圖，於步驟11中提供一基板S，該基板S具有一表面S1，且該基板S以加熱製程形成有一二氧化矽層(SiO ₂)L1，以作為保護層及絕緣層，該基板S並以磁控濺鍍法形成有一鉭(Ta)與氮化鉭(TaN)薄膜L2，鉭(Ta)與氮化鉭(TaN)薄膜L2用以避免後續沉積銅層時銅離子的擴散，請參閱第7、10及11圖，接著於步驟12中，於該基板S之該表面S1鍍上一第一種子層SEED1，以確保後續電鍍條件的一致性。

請參閱第7、12及13圖，於步驟13中形成一第一圖案化光阻層PR1於該表面S1上，該第一圖案化光阻層PR1具有複數個第一開口O1，該第一圖案化光阻層PR1定義出下層訊號傳遞層的圖案結構，其中形成該第一圖案化光阻層PR1包含光阻塗佈、軟烤、曝光及顯影等習知製程，因此不再贅述。接著，於步驟14中以電鍍方式形成一第一金屬層M1於該些第一開口O1中，其中該第一金屬層M1的厚度大於8μm，請參閱第2圖，在本實施例中，該第一金屬層M1包含該第一輸入匹配電容111、該第二輸入匹配電容113、該第一輸出匹配電容121、該第二輸出匹配電容122、該第三輸出匹配電容131及該第四輸出匹配電容132之該下金屬層111a、113a、121a、122a、131a、132a，以及該第一耦合線112之該第一交錯線路112a、該第三耦合線123之該第三交錯線路123d、該第四耦合線133之該第六交錯線路133e及該些支撐柱150。

請參閱第7、14及15圖，於步驟15中形成一第二種子層SEED2於該第一圖案化光阻層PR1及該第一金屬層M1上。接著，請參閱第7、16及17圖，於步驟16中以電漿增強化學氣相沈積(Plasma-Enhanced CVD, PECVD)形成一絕緣層I於該第一圖案化光阻層PR1及該第一金屬層M1上，在本實施例中，該絕緣層I為氮化矽，較佳的，該絕緣層I的厚度介於5μm至10μm之間。接著，請參閱第7、18及19圖，於步驟17中圖案化該絕緣層I，該絕緣層I具有一第二開口O2，在本實施例中，圖案化該絕緣層I包含光阻塗佈、軟烤、曝光、顯影及該絕緣層I剝離，請參閱第3圖，在本實施例中，圖案化之該絕緣層I包含該第一輸入匹配電容111、該第二輸入匹配電容113、該第一輸出匹配電容121、該第二輸出匹配電容122、該第三輸出匹配電容131及該第四輸出匹配電容132之該絕緣層111c、113c、121c、122c、131c、132c。

請參閱第7、20及21圖，於步驟18中形成一第二圖案化光阻層PR2於該第二開口O2中，該第二圖案化光阻層PR2具有複數個第三開口O3，相同地，形成該第二圖案化光阻層PR2包含光阻塗佈、軟烤、曝光及顯影等習知製程，該第二圖案化光阻層PR2定義出中層之導接柱的圖案結構。接著，請參閱第7、22及23圖，於步驟19中以電鍍形成複數個傳導柱B於該些第三開口O3中，請參閱第3圖，在本實施例中，該些傳導柱B為該些傳導柱160，較佳的，該些傳導柱B的厚度介於5μm至10μm之間。

請參閱第7、24及25圖，於步驟20中形成一第三圖案化光阻層PR3於該第二圖案化光阻層PR2及該些傳導柱B上，該第三圖案化光阻層PR3具有複數個第四開口O4，相同地，形成該第三圖案化光阻層PR3包含光阻塗佈、軟烤、曝光及顯影等習知製程，該第三圖案化光阻層PR3定義出上層訊號傳遞層的圖案結構。接著，請參閱第7、26及27圖，於步驟21中形成一第二金屬層M2於該些第四開口O4中，其中該第二金屬層M2的厚度大於8μm，請參閱第4圖，在本實施例中，該第二金屬層M2包含該第一輸入匹配電容111、該第二輸入匹配電容113、該第一輸出匹配電容121、該第二輸出匹配電容122、該第三輸出匹配電容131及該第四輸出匹配電容132之該上金屬層111b、113b、121b、122b、131b、132b，以及、該第一耦合線112之線路、該第二耦合線114之線路、該第三耦合線123之線路、該第四耦合線133之線路、該第二耦合線114之該第二交錯線路114a、該第四耦合線133之該第四交錯線路133d及第三耦合線123之該第五交錯線路123e。

最後，請參閱第5、6及7圖，於步驟21中進行一剝離製程，以剝離該第一圖案化光阻層PR1、該第二圖案化光阻層PR2及該第三圖案化光阻層PR3，使該第二金屬層M2懸浮於該基板S之該表面S1上，而可降低該全相位功率分配器100之插入損失。

本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。

10‧‧‧全相位功率分配器的製造方法

11‧‧‧提供基板

12‧‧‧形成第一種子層

13‧‧‧形成第一圖案化光阻層

14‧‧‧形成第一金屬層

15‧‧‧形成第二種子層

16‧‧‧形成絕緣層

17‧‧‧圖案化絕緣層

18‧‧‧形成第二圖案化光阻層

19‧‧‧形成複數個傳導柱

20‧‧‧形成第三圖案化光阻層

21‧‧‧形成第二金屬層

22‧‧‧剝離製程

100‧‧‧全相位功率分配器

110‧‧‧輸入耦合元件

111‧‧‧第一輸入匹配電容

111a‧‧‧第一輸入匹配電容之下金屬層

111b‧‧‧第一輸入匹配電容之上金屬層

111c‧‧‧第一輸入匹配電容之絕緣層

112‧‧‧第一耦合線

112a‧‧‧第一交錯線路

113‧‧‧第二輸入匹配電容

113a‧‧‧第二輸入匹配電容之下金屬層

113b‧‧‧第二輸入匹配電容之上金屬層

113c‧‧‧第二輸入匹配電容之絕緣層

114‧‧‧第二耦合線

114a‧‧‧第二交錯線路

120‧‧‧第一輸出耦合元件

121‧‧‧第一輸出匹配電容

121a‧‧‧第一輸出匹配電容之下金屬層

121b‧‧‧第一輸出匹配電容之上金屬層

121c‧‧‧第一輸出匹配電容之絕緣層

122‧‧‧第二輸出匹配電容

122a‧‧‧第二輸出匹配電容之下金屬層

122b‧‧‧第二輸出匹配電容之上金屬層

122c‧‧‧第二輸出匹配電容之絕緣層

123‧‧‧第三耦合線

123a‧‧‧第一輸出端

123b‧‧‧第二輸出端

123c‧‧‧第一中心端

123d‧‧‧第三交錯線路

123e‧‧‧第五交錯線路

130‧‧‧第二輸出耦合元件

131‧‧‧第三輸出匹配電容

131a‧‧‧第三輸出匹配電容之下金屬層

131b‧‧‧第三輸出匹配電容之上金屬層

131c‧‧‧第三輸出匹配電容之絕緣層

132‧‧‧第四輸出匹配電容

132a‧‧‧第四輸出匹配電容之下金屬層

132b‧‧‧第四輸出匹配電容之上金屬層

132c‧‧‧第四輸出匹配電容之絕緣層

133‧‧‧第四耦合線

133a‧‧‧第三輸出端

133b‧‧‧第四輸出端

133c‧‧‧第二中心端

133d‧‧‧第四交錯線路

133e‧‧‧第六交錯線路

150‧‧‧支撐柱

160‧‧‧傳導柱

S‧‧‧基板

S1‧‧‧表面

PR1‧‧‧第一圖案化光阻層

PR2‧‧‧第二圖案化光阻層

PR3‧‧‧第三圖案化光阻層

M1‧‧‧第一金屬層

M2‧‧‧第二金屬層

O1‧‧‧第一開口

O2‧‧‧第二開口

O3‧‧‧第三開口

O4‧‧‧第四開口

I‧‧‧絕緣層

SEED1‧‧‧第一種子層

SEED2‧‧‧第二種子層

G1‧‧‧第一接地線

G2‧‧‧第二接地線

GN1‧‧‧第一接地端

GN2‧‧‧第二接地端

B‧‧‧傳導柱

L1‧‧‧二氧化矽層

L2‧‧‧鉭與氮化鉭薄膜

第1圖：依據本發明之一實施例，一種全相位功率分配器之俯視圖。 第2圖：依據本發明之一實施例，該全相位功率分配器之下層訊號傳遞層的俯視圖。 第3圖：依據本發明之一實施例，該全相位功率分配器之中層傳導柱及絕緣層的俯視圖。 第4圖：依據本發明之一實施例，該全相位功率分配器之上層訊號傳遞層的俯視圖。 第5圖：沿第1圖之Y-Y線段之剖視圖。 第6圖：沿第1圖之Z-Z線段旋轉90度之剖視圖。 第7圖：依據本發明之一實施例，一種全相位功率分配器的製造方法的流程圖。 第8-27圖：依據本發明之一實施例，該全相位功率分配器的製造方法之各流程的剖視圖。

100‧‧‧全相位功率分配器

110‧‧‧輸入耦合元件

111‧‧‧第一輸入匹配電容

112‧‧‧第一耦合線

113‧‧‧第二輸入匹配電容

114‧‧‧第二耦合線

120‧‧‧第一輸出耦合元件

121‧‧‧第一輸出匹配電容

122‧‧‧第二輸出匹配電容

123‧‧‧第三耦合線

123a‧‧‧第一輸出端

123b‧‧‧第二輸出端

123c‧‧‧第一中心端

130‧‧‧第二輸出耦合元件

131‧‧‧第三輸出匹配電容

132‧‧‧第四輸出匹配電容

133‧‧‧第四耦合線

133a‧‧‧第三輸出端

133b‧‧‧第四輸出端

133c‧‧‧第二中心端

S‧‧‧基板

S1‧‧‧表面

G1‧‧‧第一接地線

G2‧‧‧第二接地線

GN1‧‧‧第一接地端

GN2‧‧‧第二接地端

Claims (10)

1. 一種全相位功率分配器，設置於一基板上，該全相位功率分配器包含：一輸入耦合元件，具有一第一輸入匹配電容、一第一耦合線、一第二輸入匹配電容及一第二耦合線，該第一耦合線之一端連接該第一輸入匹配電容，該第一耦合線之另一端連接一第一接地線，該第二耦合線之一端連接該第二匹配電容，該第二耦合線之另一端連接一第二接地線；一第一輸出耦合元件，具有一第一輸出匹配電容、一第二輸出匹配電容及一第三耦合線，該第三耦合線之一第一輸出端連接該第一輸出匹配電容，該第三耦合線一第二輸出端連接該第二輸出匹配電容，該第三耦合線與該第一耦合線及該第二耦合線並排設置，其中該第三耦合線具有一第一中心端，該第一中心端位於該第一輸出端及該第二輸出端之間，且該第一中心端連接一第一接地端；以及一第二輸出耦合元件，具有一第三輸出匹配電容、一第四輸出匹配電容及一第四耦合線，該第四耦合線之一第三輸出端連接該第三輸出匹配電容，該第四耦合線一第四輸出端連接該第四輸出匹配電容，該第四耦合線與該第一耦合線及該第二耦合線並排設置，其中該第四耦合線具有一第二中心端，該第二中心端位於該第三輸出端及該第四輸出端之間，且該第二中心端連接一第二接地端。
2. 如申請專利範圍第1項所述之一種全相位功率分配器，其中該第一輸入匹配電容及該第二輸入匹配電容分別具有一下金屬層、一上金屬層及一絕緣層，各該絕緣層位於各該下金屬層及各該上金屬層之間。
3. 如申請專利範圍第2項所述之一種全相位功率分配器，其中該第一輸入匹配電容之該下金屬層連接該第二輸入匹配電容之該下金屬層。
4. 如申請專利範圍第2項所述之一種全相位功率分配器，其中該第一輸出匹配電容、該第二輸出匹配電容、該第三輸出匹配電容及該第四輸出匹配電容分別具有一下金屬層、一上金屬層及一絕緣層，各該絕緣層設置於各該下金屬層及各該上金屬層之間。
5. 如申請專利範圍第4項所述之一種全相位功率分配器，其中該第一輸出匹配電容之該下金屬層連接該第二輸出匹配電容之該下金屬層，該第三輸出匹配電容之該下金屬層連接該第四輸出匹配電容之該下金屬層。
6. 如申請專利範圍第5項所述之一種全相位功率分配器，其中該第一接地端連接該第三輸出匹配電容之該下金屬層及該第四輸出匹配電容之該下金屬層，該第二接地端連接該第一輸出匹配電容之該下金屬層及該第二輸出匹配電容之該下金屬層。
7. 如申請專利範圍第1項所述之一種全相位功率分配器，其中該第一耦合線具有一第一交錯線路，該第二耦合線具有一第二交錯電路，該第三耦合線具有一第三交錯線路，該第四耦合線具有一第四交錯線路，該第一交錯線路及該第三交錯線路與該第二交錯線路及該第四交錯線路交錯，以改變該第一耦合線、該第二耦合線、該第三耦合線及該第四耦合線的相對位置。
8. 如申請專利範圍第7項所述之一種全相位功率分配器，其中該第三耦合線具有一第五交錯線路，該第四耦合線具有一第六交錯線路，該第五交錯線路與該第六交錯線路交錯，以改變該第三耦合線及該第四耦合線的相對位置。
9. 如申請專利範圍第1項所述之一種全相位功率分配器，其另包含有 複數個支撐柱及複數個傳導柱，該些支撐柱設置於該基板上，各該傳導柱設置於相對應之各該支撐柱上，該第一耦合線、該第二耦合線、該第三耦合線及該第四耦合線設置於該些傳導柱上，而懸浮於該基板上方。
10. 如申請專利範圍第4項所述之一種全相位功率分配器，其中該第一輸入匹配電容、該第二輸入匹配電容、該第一輸出匹配電容、該第二輸出匹配電容、該第三輸出匹配電容及該第四輸出匹配電容之該下金屬層及該上金屬層的厚度大於8μm。