CN104145367B - 耦合器、电子部件以及电子部件的制造方法 - Google Patents

Abstract

本发明的耦合器抑制导体膜与电阻膜的接触电阻并减少由频率引起的衰减量的差异。耦合器(1A)具备分别被设置于基板(基板(K1)、平坦化膜(H0)以及绝缘膜(H01))上的输入端子以及输出端子、被设置于基板上并且一端被连接于输入端子且另一端被连接于输出端子的主线路、包含分别被设置于基板上的导体膜(M1)以及电阻膜(R1)并且在导体膜(M1)的一部分上与主线路相电磁耦合的副线路，导体膜(M1)具有配线图形(L23,L25)，电阻膜(R1)具有包含以嵌入于配线图形(L23)与基板之间的形式被配置的端部(R13a)和以嵌入于配线图形(L25)与基板之间的形式被配置的端部(R13b)的电阻膜图形(R13)，端部(R13a,R13b)分别至少在上表面以及端面上接触于导体膜(M1)。

Description

耦合器、电子部件以及电子部件的制造方法

技术领域

本发明涉及耦合器、电子部件以及电子部件的制造方法，特别是涉及将使用对小型薄型化有利的薄膜工艺来进行制造的电阻元件作为衰减器(attenuator)进行内置的耦合器、电子部件以及电子部件的制造方法。

背景技术

无线电通信设备由天线、滤波器、RF开关、功率放大器、耦合器(coupler)、不平衡变压器(Balun)等的各种高频元件所构成。其中耦合器也可被称为定向耦合器(directional coupler)，为了选出功率放大器的输出的一部分并对功率放大器的输入进行反馈而被使用。通过由耦合器进行的反馈，从而可以将功率放大器的输出增益维持为一定。

对于使用耦合器的无线电通信设备而言，还包含手机或便携式终端等的移动体通信设备或无线LAN设备等，但是，这些设备由于小型化显著因而即使相对于耦合器也殷切期望更进一步的小型薄型化。在专利文献1、2中公开有被用于这些设备的耦合器的例子。

另外，近年来，除了在上述那样的功率放大器中的利用之外，以天线调谐器的控制为目的的耦合器的利用也在不断地进展。在这种情况下的耦合器在无线电通信设备的发射接收部中起到减少传感误差或配线损耗的作用。

在以天线调谐器的控制为目的来使用耦合器的情况下，为了对应于与阻抗不同的元件的连接或阻抗干扰，会有需要作为衰减器的电阻元件的情况。在专利文献3中尽管不是耦合器而是终端电阻体的例子，但是公开有该种电阻元件的例子。

现有技术文献

专利文献

专利文献1：日本特开2011-114828号公报

专利文献2：日本特开2011-114829号公报

专利文献3：日本特开2010-147089号公报

发明内容

发明所要解决的技术问题

在将作为衰减器的电阻元件编入到耦合器的情况下，将由电阻膜形成的桥梁部分设置于与通信信号所流动的主线路相电磁耦合的副线路的中途。一直以来，在该种耦合器的制造中，采用首先按顺序将电阻膜以及导体膜形成于基板整个面，将它们按顺序图形化成副线路的形状之后，除去仅由电阻膜形成的桥梁部分的导体膜的方法。在专利文献3的[0023]段中尽管不是耦合器而是终端电阻体的例子，但是公开有这样的制造方法的例子。

还有，如果观察专利文献3的图1以及图2的话，则也可以认为作为导体膜的输入电极20中、被形成于连结部分40C(作为电阻膜的电阻膜图形40的一部分)的上表面的部分之外的部分浮在半空中并且在其下不存在电阻膜图形40。但是，如果考虑图1以及图2所记载的终端电阻体1是按照[0023]段所记载的制造方法进行制造的电阻体的话，则认为电阻膜图形40遍及输入电极20的下表面整个面形成是妥当的。

然而，在上述的制造方法中，电阻膜残存于导体膜的正下方。在电流信号以该状态流到副线路的情况下，其相当部分即使在上述桥梁部分以外的部分(不是导体膜)也流过电阻膜。电阻膜因为与导体膜相比电流信号的衰减会变大，所以所谓电流信号不是流过导体膜而是流过电阻膜，是指电流信号的衰减量变大。

电流信号流过电阻膜是由所谓趋肤效应引起的结果。对于趋肤效应来说，因为具有频率特性，所以上述的衰减量由于电流信号的频率而不同。在近年来的移动体通信设备或无线LAN设备中，因为使用宽频带的信号，所以如果存在由这样的频率引起的衰减量的不同的话，则会在电路设计方面产生困难。因此，要求尽可能抑制趋肤效应的影响并且减少由频率引起的衰减量的不同。

在此，抑制趋肤效应的影响的本身如果以电阻膜不残存于导体膜的正下方的形式进行构成的话则能够实现。在专利文献3的图5中，尽管不是耦合器而是终端电阻体的例子，但是公开有以电阻膜不残存于导体膜的正下方的形式进行构成的例子。

然而，在电阻膜单纯地不残存于导体膜的正下方的专利文献3的图5那样的例子中，因为导体膜和电阻膜仅在垂直面进行接触，所以会产生所谓接触电阻变得非常大等的其他的问题。因此，要求能够抑制导体膜与电阻膜的接触电阻并能够减少由频率引起的衰减量的不同。

以上那样的技术问题并不限于耦合器，对于具备由包含多个配线图形的导体膜和作为被配置于这些多个配线图形之间的衰减器的电阻膜构成的配线的电子部件来说是广泛共通的技术问题。

因此，本发明的目的之一是提供一种能够抑制导体膜与电阻膜的接触电阻并能够减少由频率引起的衰减量的不同的耦合器、电子部件以及电子部件的制造方法。

解决问题的技术手段

用于达成上述目的的本发明所涉及的耦合器的特征在于，具备：基板、分别被设置于所述基板上的输入端子以及输出端子、被设置于所述基板上并且一端被连接于所述输入端子且另一端被连接于所述输出端子的主线路、包含分别被设置于所述基板上的导体膜以及电阻膜并且在所述导体膜的一部分上与所述主线路相电磁耦合的副线路；所述导体膜具有第1以及第2配线图形，所述电阻膜具有包含以嵌入到所述第1配线图形与所述基板之间的形式被配置的第1端部和以嵌入到所述第2配线图形与所述基板之间的形式被配置的第2端部的第1电阻膜图形，所述第1以及第2端部分别至少在上表面以及端面上接触于所述导体膜。

根据本发明，因为第1以及第2端部各自的端面接触于导体膜，所以可以说导体膜下表面的至少一部分没有被电阻膜覆盖。因此，与导体膜下表面的整个面被电阻膜覆盖的现有例子相比较，可以减少由频率引起的衰减量的差异。另外，因为在第1以及第2端部各自的至少上表面以及端面上导体膜与电阻膜进行接触，所以与仅在端面上导体膜与电阻膜进行接触的现有例子相比较，可以抑制导体膜与电阻膜的接触电阻。

在上述耦合器中，也可以进一步具备以覆盖所述电阻膜的形式进行形成的绝缘膜，所述绝缘膜具有分别使所述第1以及第2端部露出的第1以及第2通孔，所述电阻膜和所述导体膜在所述第1以及第2通孔的内部互相接触。由此，因为电阻膜在第1以及第2通孔以外的部分被绝缘膜覆盖，所以在耦合器的制造工序中能够防止电阻膜发生氧化。因此，能够抑制电阻膜的电阻值的由于基板面内的场所不同而引起的偏差。

再有，在上述耦合器中，所述第1电阻膜图形也可以以从与所述第1以及第2通孔各自的内壁相接触的位置到所对应的端面膜厚逐渐地变薄的形式进行构成。由此，可以进一步抑制导体膜与电阻膜的接触电阻。

再有，在上述各个耦合器中，所述第1电阻膜图形也可以为在第1方向上进行延伸的直线状的图形，所述第1电阻膜的与所述第1方向相垂直的第2方向的宽度小于所述第1以及第2通孔各自的所述第2方向的宽度。由此，即使第1以及第2通孔的形成位置多少有一点偏差，也可以使第1以及第2端部适当地露出于通孔内。

另外，本发明所涉及的电子部件的特征在于，具备：基板、包含分别被设置于所述基板上的导体膜以及电阻膜的配线；所述导体膜具有第1以及第2配线图形，所述电阻膜具有包含以嵌入到所述第1配线图形与所述基板之间的形式被配置的第1端部和以嵌入到所述第2配线图形与所述基板之间的形式被配置的第2端部的第1电阻膜图形，所述第1以及第2端部分别至少在上表面以及端面上接触于所述导体膜。

另外，本发明所涉及的电子部件的制造方法的特征在于，具备：电阻膜形成工序，形成具有包含第1以及第2端部的第1电阻膜图形的电阻膜；绝缘膜形成工序，在形成了所述电阻膜之后形成覆盖除了所述第1以及第2端部的上表面之外的所述第1电阻膜图形的上表面并且使所述第1以及第2端部露出的绝缘膜；导体膜形成工序，在形成了所述绝缘膜之后形成具有分别覆盖所述第1以及第2端部的第1以及第2配线图形的导体膜；保护膜成膜工序，对具有所述导体膜露出于底面的接触孔(contact hole)的保护膜进行成膜；端子形成工序，形成经由所述接触孔而与所述导体膜相接触的端子。

根据本发明，可以制造导体膜下表面的至少一部分不被电阻膜覆盖，而且导体膜和电阻膜在第1以及第2端部各自的至少上表面以及端面上进行接触的电子部件。另外，因为在形成导体膜之前由绝缘膜覆盖电阻膜，所以可以抑制制造工序中的电阻膜的氧化。因此，能够防止电阻膜的电阻值由于基板面内的场所不同而发生偏差。

再有，在上述电子部件的制造方法中，形成所述绝缘膜的工序也可以具备：形成覆盖所述第1以及第2端部的第2抗蚀图形的工序、对覆盖所述第2抗蚀图形的绝缘膜材料进行成膜的工序、除去所述第2抗蚀图形以及被形成于该第2抗蚀图形上表面的所述绝缘膜材料的工序。由此，可以将分别使第1以及第2端部露出的第1以及第2通孔形成于绝缘膜。

在上述电子部件的制造方法中，也可以进一步具备通过在形成了所述绝缘膜之后进行反溅射从而除去露出的所述第1以及第2端部的一部分的工序。由此，能够以从与第1以及第2通孔各自的内壁相接触的位置到所对应的端面膜厚逐渐地变薄的形式构成第1电阻膜图形。

再有，在上述各个电子部件的制造方法中，形成所述电阻膜的工序也可以具备：对电阻膜材料进行成膜的工序、形成覆盖所述电阻膜材料的第1抗蚀图形的工序、将所述第1抗蚀图形作为掩膜来对所述电阻膜材料进行蚀刻的工序、除去所述第1抗蚀图形的工序。

再有，在上述各个电子部件的制造方法中，形成所述导体膜的工序也可以具备：对种子电极膜进行成膜的工序、形成覆盖所述种子电极膜的第3抗蚀图形的工序、由镀敷而将导体膜材料成膜于所述第3抗蚀图形之间的工序、除去所述第3抗蚀图形的工序、除去所述种子电极膜中没有被所述导体膜材料覆盖的部分的工序。

另外，本发明也可以如以下的第1至第5特征所示的那样进行构成。

即，第1特征所涉及的本发明是一种耦合器，具备：基板、连接于分别被设置于所述基板上的输入端子以及输出端子的主线路、以与所述主线路进行电磁耦合的形式包含被配置于所述基板上的配线层和薄膜电阻图形的副线路；所述薄膜电阻图形的宽度窄于所述配线层的宽度，所述薄膜电阻图形的侧端部和上表面部被所述配线层覆盖，所述薄膜电阻图形的上表面部除了与所述配线层的连接部分被第1绝缘膜覆盖。

根据上述第1特征所涉及的耦合器，因为具有薄膜电阻图形不被形成于主线路以及副线路的下表面整个面并且仅在副线路的下表面的一部分与配线层相接触的构造，所以获得了由高频区域中的趋肤效应产生的高频损耗的削减效果。因此，在被小型薄膜化了的电阻内置型耦合器的衰减器的频率特性中，能够减小高频区域中的衰减量的变化。另外，与配线层的连接部分以外的薄膜电阻图形的上表面部因为被第1绝缘膜覆盖，所以获得了防止由薄膜电阻图形的氧化引起的劣化的效果以及散热效果，再有，因为ESD耐受性提高，所以还获得了防止由于静电被输入而引起的薄膜电阻图形的劣化的进展的效果。

第2特征所涉及的本发明是一种耦合器，在上述第1特征所涉及的耦合器中，所述第1绝缘膜被形成于除了与所述配线层的连接部分之外的所述薄膜电阻图形上表面部和侧面部。

根据上述第2特征所涉及的耦合器，与第1绝缘膜仅覆盖薄膜电阻图形的上表面部的构造相比较，能够防止薄膜电阻图形由于氧化等的影响而发生劣化。因此，可以减小薄膜电阻图形的电阻值的偏差。

第3特征所涉及的本发明是一种耦合器，在上述第2特征所涉及的耦合器中，所述第1绝缘膜在对应于所述薄膜电阻图形与所述配线层的连接部分的区域中具有通孔，并且所述通孔的开口宽度大于所述薄膜电阻图形的宽度W。

根据上述第3特征所涉及的耦合器，因为通孔的开口宽度大于薄膜电阻图形的宽度W，所以能够可靠地使薄膜电阻图形的端部的整体露出于通孔内。因此，可以减小薄膜电阻图形的电阻值的偏差。

还有，优选，第1绝缘膜以除了上述通孔的部分之外宽阔地覆盖主线路以及副线路的下表面整个面的形式进行形成。通过这样做，从而因为第1绝缘膜与被形成于薄膜电阻图形的下部的其他的绝缘膜(覆盖基板表面的整体的平坦化膜或被形成于其上的绝缘膜等)的接触面积增加，所以它们的紧密附着性变得良好并且第1绝缘膜的剥离被抑制。

第4特征所涉及的本发明是一种耦合器，在上述第2或者第3特征所涉及的耦合器中，进一步具备被形成于所述基板的表面的第2绝缘膜，所述第1以及第2绝缘膜都由与所述基板相同的材质形成。

根据上述第4特征所涉及的耦合器，可以进一步提高第1绝缘膜和第2绝缘膜的紧密附着性。还有，作为第1以及第2绝缘膜以及基板的构成材料，通过使用氧化铝或氮化硅等的、与薄膜电阻图形的反应性小的无机材料，从而能够抑制由于薄膜电阻图形的氧化等而引起的劣化并且还能够将在基板面内的电阻值偏差抑制为较小。

第5特征所涉及的本发明是一种电子部件，基板、配线层被形成于所述基板上，至少1个薄膜电阻图形被连接于所述配线层，所述薄膜电阻图形的宽度窄于所述配线层的宽度，所述薄膜电阻图形的侧端部和上表面部被所述配线层覆盖并被连接于所述配线层，所述薄膜电阻图形的上表面部除了与所述配线层的连接部分之外被绝缘膜覆盖。

根据上述第5特征所涉及的电子部件，因为具有薄膜电阻图形不形成于主线路以及副线路的下表面整个面并且仅在副线路的下表面的一部分与配线层相接触的构造，所以获得了由高频区域中的趋肤效应而产生的高频损耗的削减效果。因此，可以减小频率特性的在高频区域中的衰减量的变化。另外，与配线层的连接部分以外的薄膜电阻图形的上表面部因为被绝缘膜覆盖，所以获得了防止由于薄膜电阻图形的氧化而引起的劣化的效果以及散热效果，再有，因为ESD耐受性提高，所以还获得了防止由于静电被输入而引起的薄膜电阻图形的劣化的进展的效果。

发明的效果

根据本发明，与导体膜下表面的整个面被电阻膜覆盖的现有例子相比较，可以减少由于频率引起的衰减量的差异。另外，因为在第1以及第2端部各自的至少上表面以及端面上导体膜与电阻膜进行接触，所以与仅在端面上它们进行接触的现有例子相比较，可以抑制导体膜与电阻膜的接触电阻。

另外，可以制造导体膜下表面的至少一部分不被电阻膜覆盖，而且导体膜和电阻膜在第1以及第2端部各自的至少上表面以及端面上进行接触的电子部件。另外，因为在形成导体膜之前由绝缘膜覆盖电阻膜，所以可以抑制制造工序中的电阻膜的氧化。因此，能够防止电阻膜的电阻值由于基板面内的场所不同而发生偏差。

再有，在被小型薄膜化的电阻内置型耦合器的衰减器的频率特性中，因为高频区域中的衰减量的变化变小并且电阻元件的形成时的电阻值的偏差变小，所以可以减小衰减器的高频特性的偏差。另外，关于具有本发明的构造的电子部件的频率特性，能够减小高频区域中的衰减量的变化。

附图说明

图1是表示本发明的优选的实施方式所涉及的耦合器的结构的等价电路图。

图2是本发明的优选的第1实施方式所涉及的耦合器1A的平面图。

图3是图2所表示的A-A’部分的垂直截面图。

图4是图2所表示的区域B的放大图。

图5是图4所表示的C-C’部分的垂直截面图。

图6是图2所表示的D-D’部分的垂直截面图。

图7是本发明的优选的第2实施方式所涉及的耦合器1B的平面图。

图8是图7所表示的A-A’部分的垂直截面图。

图9是图7所表示的D-D’部分的垂直截面图。

图10是本发明的优选的第3实施方式所涉及的耦合器1C的平面图。

图11是图10所表示的A-A’部分的垂直截面图。

图12是图10所表示的区域B的放大图。

图13是图12所表示的C-C’部分的垂直截面图。

图14是表示本发明的优选的第3实施方式所涉及的耦合器1C的制造工序的步骤S1～S11的示意图。

图15是表示本发明的优选的第3实施方式所涉及的耦合器1C的制造工序的步骤S12～S21的示意图。

图16(a)～(e)是表示图14以及图15所表示的从步骤S8到步骤S15的工序中的、薄膜电阻图形R23的另一方端部R23b的附近的情况的示意图。

图17是对于用图10的耦合器1C所表示的构造来实现π型衰减器的情况(实施例Ex1)和用图18的耦合器100所表示的构造来实现该π型衰减器的情况(比较例Ex0)的各个，表示通过具有与由图1所表示的薄膜电阻图形R11～R13构成的π型衰减器相同的电路结构的π型衰减器的电流信号的衰减量的由频率引起的变化的示意图。

图18是本发明的背景技术的耦合器100的平面图。

图19是图18所表示的A-A’部分的垂直截面图。

图20是图18所表示的区域B的放大图。

图21是图20所表示的C-C’部分的垂直截面图。

具体实施方式

以下，参照附图，对本发明的优选的实施方式进行说明。还有，在各个附图中将相同符号标注于相同或者同等要素并省略重复的说明。上下左右等的位置关系只要是没有特别的限定，基于附图所表示的位置关系。再有，附图的尺寸比例并不限定于图示的比例。另外，以下的实施方式是用于说明本发明的例示，其宗旨不是将本发明仅限定于该实施方式。再有，本发明只要是不脱离其宗旨可以进行各种各样的变形。

图1是表示本实施方式所涉及的耦合器1的结构的等价电路图。如同图所示，耦合器1具备输入端子T11、输出端子T12、耦合端子T21、隔离端子T22、第1线路L1、第2线路L2、以及薄膜电阻图形(电阻膜图形)R11～R13,R21～R23而构成。

第1线路L1和第2线路L2以互相电磁耦合的形式被配置。在图1中，作为该电磁耦合的例子，图示磁耦合M和电容耦合C1,C2。

第1线路L1的一端被连接于输入端子T11，另一端被连接于输出端子T12。另外，第2线路L2的一端经由薄膜电阻图形R11而被连接于耦合端子T21，另一端经由薄膜电阻图形R21而被连接于隔离端子T22。薄膜电阻图形R12的一端被连接于第2线路L2与薄膜电阻图形R11之间，另一端被连接于接地端子T23。薄膜电阻图形R13的一端被连接于薄膜电阻图形R11与耦合端子T21之间，另一端被连接于接地端子T23。薄膜电阻图形R22的一端被连接于第2线路L2与薄膜电阻图形R21之间，另一端被连接于接地端子T23。薄膜电阻图形R23的一端被连接于薄膜电阻图形R21与隔离端子T22之间，另一端被连接于接地端子T23。薄膜电阻图形R11,R12,R13构成被连接于耦合端子T21的π型衰减器(attenuator)。另外，薄膜电阻图形R21,R22,R23构成被连接于隔离端子T22的π型衰减器。还有，在以下的说明中，会有将被设置于输入端子T11与输出端子T12之间的线路称作为“主线路”并且将被设置于耦合端子T21与隔离端子T22之间的线路(包含被设置于与接地端子T23之间的部分)称作为“副线路”的情况。

上述的第1线路L1以及第2线路L2各自的长度对应于耦合器1的规格而决定。在一个例子中，关于成为对象的传输信号(通过第1线路L1的信号)以成为1/4波长(λ/4)谐振器电路的形式设定第1线路L1以及第2线路L2各自的长度。

一边参照图1一边对耦合器1的基本的动作进行说明。成为由耦合器1进行的挑选(pick up)的对象的信号被输入到输入端子T11，并从输出端子T12被输出。如果信号被输入到输入端子T11的话则主电流IM流到第1线路L1。如果主电流IM流到第1线路L1的话则基于磁耦合M的感应电流IL在第2线路L2上朝着一个方向进行流动并且基于电容耦合C1,C2的位移电流IC在第2线路L2上流向两个方向。在第2线路L2上流动的电流成为感应电流IL与位移电流IC之和，其结果，具有与感应电流IL进行流动的方向相一致的方向性的电流(朝着耦合端子T21的电流)进行流动。这样，如果信号被输入到耦合器的输入端子T11并且从输出端子T12被输出的话则相当于该信号的一部分的信号从耦合端子T21被输出。

耦合器1例如被使用于功率放大器(PA)的输出监视器。在此情况下，耦合器1的输入端子T11被连接于功率放大器的输出端子，耦合器1的耦合端子T21经由AGC检波电路而被连接于功率放大器的输入端子。由此，相当于从功率放大器被输出的信号的一部分的信号从耦合器1的耦合端子T21经由AGC检波电路并作为反馈信号而被提供给功率放大器的输入端子。功率放大器中，通过根据该反馈信号进行输出控制从而可以将输出增益维持为一定。

另外，例如作为无线电通信设备的天线调谐器的控制用，也可以使用耦合器1。在此情况下，耦合器1的输入端子T11被连接于天线的输出端子，耦合器1的耦合端子T21被连接于天线开关。由此，相当于从天线被输出的信号的一部分的信号作为反馈信号而从耦合器1的耦合端子T21被提供给天线开关。天线调谐器中，通过根据该反馈信号进行输出控制从而可以将输出增益维持为一定。耦合器1因为具备作为衰减器的薄膜电阻图形R11～R13,R21～R23，所以即使是在从天线被输出的信号为宽频带信号的情况下也能够相对于阻抗变动具有高稳定性地进行动作。

接着，对于以上所说明的耦合器1的具体的构造，举出第1至第4实施方式来进行说明。

(第1实施方式)

图2是本发明的第1实施方式所涉及的耦合器1A的平面图。另外，图3是图2所表示的A-A’部分上的耦合器1A的垂直截面图，图4是图2所表示的区域B的放大图，图5是图4所表示的C-C’部分上的耦合器1A的垂直截面图，图6是图2所表示的D-D’部分上的耦合器1A的垂直截面图。

首先，如图3所示，耦合器1A具有平坦化膜H0以及绝缘膜H01按该顺序被层叠于基板K1的表面的整个面并且图1所表示的各个结构被形成于其上表面的构造。还有，在本发明中，会有将基板K1、平坦化膜H0以及绝缘膜H01统括地称为“基板”的情况。接下来说明的各个结构都被形成于绝缘膜H01的上方。

一边参照图2一边对耦合器1A的平面构造进行说明。以下，如图2所示，将长方形的基板K1的长边方向称为x方向，将短边方向称为y方向。

输入端子T11以及输出端子T12分别被配置于基板K1的一方的长边的一方的角以及另一方的角。在输入端子T11与输出端子T12之间配置有接地端子T13。另外，耦合端子T21以及隔离端子T22分别被配置于基板K1的另一方的长边的一方的角以及另一方的角。在耦合端子T21与隔离端子T22之间配置有接地端子TT23。

在绝缘膜H01(图3)的上表面形成有各个导体膜即配线图形L11,L21～L25、各个电阻膜即薄膜电阻图形R11～R13,R21～R23。

配线图形L11构成上述的主线路，以为了避开接地端子T13而朝着基板K1的中央进行弯曲并连接输入端子T11和输出端子T12的形式被配置。配线图形L11在基板K1的中央附近具有在x方向上进行延伸的直线部分。该直线部分构成图1所表示的第1线路L1。

配线图形L21～L25以及薄膜电阻图形R11～R13,R21～R23构成上述的副线路。具体来说，首先配线图形L21具备与配线图形L11的直线部分(第1线路L1)相平行地进行设置的直线部分L21a、从直线部分L21a的一端(靠近耦合端子T21的端部)朝着耦合端子T21进行弯曲(curve)并最终在y方向上进行延伸的第1部分L21b、从第1部分L21b的前端朝着接地端子T23在x方向上进行延伸并在中途在朝着基板K1的外侧的方向上进行弯曲并最终在y方向上进行延伸的第2部分L21c、从直线部分L21a的另一端(靠近隔离端子T22的端部)朝着隔离端子T22进行弯曲并最终在y方向上进行延伸的第3部分L21d、从第3部分L21d的前端朝着接地端子T23在x方向上进行延伸并在中途在朝着基板K1的外侧的方向上进行弯曲并最终在y方向上进行延伸的第4部分L21e而构成。直线部分L21a构成图1所表示的第2线路L2，并与配线图形L11的直线部分相电磁耦合。第2以及第4部分L21c,L21e各自的前端构成配线图形L21的两端。第1部分L21b的前端(与第2部分L21c的连接端)经由薄膜电阻图形R11而与耦合端子T21相电连接。第3部分L21d的前端(与第4部分L21e的连接端)经由薄膜电阻图形R21而与隔离端子T22相电连接。

配线图形L22是钻过接地端子T23的下侧并在x方向上进行延伸设置的直线状的图形。配线图形L22的一端(靠近耦合端子T21的端部)经由电阻膜R12而与配线图形L21的第2部分L21c的前端相电连接。配线图形L22的另一端(靠近隔离端子T22的端部)经由电阻膜R22而与配线图形L21的第4部分L21e的前端相电连接。

配线图形L23是钻过接地端子T23的下侧并与配线图形L22相平行并且被延伸设置至与配线图形L23相比较更接近于基板K1的边缘的位置的直线状的图形。配线图形L22的长度以与配线图形L23相比较短一点的形式进行设定。配线图形L24是以一端被连接于耦合端子T21且另一端与配线图形L23的一端相对的形式进行配置的直线状的图形。配线图形L24的另一端与配线图形L23的一端经由薄膜电阻图形R13而被电连接。配线图形L25是以一端被连接于隔离端子T22且另一端与配线图形L23的另一端相对的形式进行配置的直线状的图形。配线图形L25的另一端与配线图形L23的另一端经由薄膜电阻图形R23而被电连接。

接着，一边参照图3一边对耦合器1A的立体构造进行说明。以下，着眼于图3所表示的部分来进行说明，但是其它部分也具有同样的构造。

如以上所述，在基板K1的表面的整个面上平坦化膜H0以及绝缘膜H01按该顺序被层叠。作为基板K1，优选从氧化铝基板、玻璃基板、铁氧体基板、氮化铝基板等的各种基板中选出1种来进行使用。作为平坦化膜H0，优选使用氧化铝膜以及二氧化硅膜。在由氧化铝膜构成平坦化膜H0的情况下，由溅射法将氧化铝膜成膜于基板K1的表面，之后通过进行CMP(Chemical Mechanical Polishing(化学机械抛光))而使氧化铝膜的表面平坦化，由此获得氧化铝膜即平坦化膜H0。在由二氧化硅膜构成平坦化膜H0的情况下，优选由所谓旋涂玻璃(spin-on-glass)法来构成平坦化膜H0。在此情况下，没有必要进行用于使平坦化膜H0的表面平坦的CMP。作为绝缘膜H01，优选使用氮化硅膜或者氧化铝膜。还有，因为绝缘膜H01是为了将表面的导电率保持为充分低的值而被设置的膜，所以在即使仅通过平坦化膜H0也能够将表面的导电率保持为充分低的值的情况下不需要绝缘膜H01。

薄膜电阻图形R13,R23由被形成于绝缘膜H01的表面的电阻膜R1所构成。作为电阻膜R1的材料，优选使用氮化钽或镍铬合金等。另外，配线图形L23～L25分别由被形成于绝缘膜H01的表面的导体膜M1所构成。作为导体膜M1的材料，能够适当使用Cu、Ag、Pd、Ag-Pd、Ni、Au等。

在此，一边参照图4以及图5一边对薄膜电阻图形R13(第1电阻膜图形)与各个配线图形L23,L24(第1以及第2配线图形)的连接构造进行详细的说明。以下，着眼于薄膜电阻图形R13以及配线图形L23,L24来进行说明，但是关于其他的薄膜电阻图形与其他的配线图形的连接也由同样的构造实现。

如图4所示，薄膜电阻图形R13以在x方向的一方端部R13a(从一方端面起长度X1的部分。第1端部)与配线图形L23相连接并且在x方向的另一方端部R13b(从另一方端部起长度X2的部分。第2端部)与配线图形L24相连接的形式进行构成。薄膜电阻图形R13的配线宽度W1被设定成小于配线图形L23,L24的配线宽度W2。

一方端部R13a如图5所示以被嵌入到配线图形L23与基板(绝缘膜H01)之间的形式进行配置。由此，一方端部R13a的上表面、端面(x方向侧面)以及宽度方向的两侧面(y方向两侧面)分别接触于配线图形L23。同样，另一方端部R13b以嵌入到配线图形L24与基板(绝缘膜H01)之间的形式被配置。由此，另一方端部R13b的上表面、端面(x方向侧面)以及宽度方向的两侧面(y方向两侧面)分别接触于配线图形L24。

一方端部R13a以及另一方端部R13b各自的x方向的长度X1,X2的具体值被设定成充分小于配线图形L23,L24的延伸长度的值。因为关于薄膜电阻图形R13以外的薄膜电阻图形也相同，所以如图3所示导体膜M1的下表面的大部分不被电阻膜R1覆盖，并且与绝缘膜H01直接相接。

薄膜电阻图形R13的上表面中连接于配线图形L23,L24的部分以外的部分如图4以及图5所示被绝缘膜H1覆盖。绝缘膜H1是在制造工序中用于防止电阻膜R1发生氧化的膜，与绝缘膜H01相同，优选使用氮化硅膜或者氧化铝膜。还有，在本实施方式中，如图6所示，绝缘膜H1没有被设置于各个薄膜电阻图形(电阻膜R1)的宽度方向的侧面。

返回到图3，导体膜M1的膜厚被设定成大于电阻膜R1的膜厚和绝缘膜H1的膜厚的合计值的值。因此，如图3所示，绝缘膜H1的上表面位于低于导体膜M1的上表面的位置。

在绝缘膜H1以及导体膜M1的上层形成有保护膜I1。该保护膜I1如图6所示也覆盖各个薄膜电阻图形(电阻膜R1)的宽度方向的侧面。保护膜I1是用于保护所覆盖的各个结构的膜，由氮化硅、氧化铝、二氧化硅等的无机类绝缘体、或者聚酰亚胺、环氧树脂等的有机类绝缘体构成。

在保护膜I1上，如图3所示，接触孔CH被设置于与各个端子相对应的位置。导体膜M1露出于接触孔CH的底面。导体膜M2被埋入到接触孔CH的内部，该导体膜M2在下表面与导体膜M1相接触。导体膜M2的具体的构成材料可以与导体膜M1相同。导体膜M2直至高于接触孔CH的上端的位置为止进行成膜，并且以高于接触孔CH的上端的部分的平面展开比接触孔CH的截面积宽的形式被构成。导体膜M2中突出于接触孔CH的外侧的部分的表面被镀膜M3覆盖。作为镀膜M3，具体来说，能够适当使用镀Ni/Au或者镀Ni/Sn。如图3所示由导体膜M2和镀膜M3分别构成耦合端子T21、隔离端子T22以及接地端子T23。

以下，从其他的观点出发对以上所说明的耦合器1A的构造再次进行说明。

如图2所示，配线图形L11(主线路)被连接于输入端子T11和输出端子T12，并在与第2线路L2相同的面内相对地配置。由此，配线图形L11成为进行与第2线路L2相电磁耦合的部位。第2线路L2经由薄膜电阻图形R11～R13,R21～R23而连接于耦合端子T21、隔离端子T22、接地端子T23。

如图3所示，在基板K1上，形成有平坦化膜H0、绝缘膜H01。绝缘膜H01在能够取得充分的绝缘的情况下是不需要的。薄膜电阻图形R13、R23被形成于绝缘膜H01上。另外，以仅覆盖薄膜电阻图形R13、R23的与导体膜M1(配线层)的连接部分以外的形式形成绝缘膜H1，在没有被绝缘膜H1覆盖的薄膜电阻图形R13、R23之上形成有导体膜M1。在导体膜M1以及绝缘膜H1之上形成有保护膜I1。端子T21,T22,T23由导体膜M1和导体膜M2(端子)的层叠体形成。在端子T21,T22,T23的表面上形成有镀膜M3。

如图4以及图5所示，薄膜电阻图形R13的宽度W1窄于导体膜M1的宽度W2，而且薄膜电阻图形R13在左右的侧端部以及上表面部的长度X1以及X2的区域(端部R13a,R13b)上被导体膜M1覆盖并被连接。仅除了该连接部分之外的薄膜电阻图形R13的上层部被绝缘膜H1覆盖。

接着，对由本实施方式所涉及的耦合器1A取得的效果进行说明，但是，在说明之前对由本发明的背景技术所涉及的耦合器进行简单的说明，之后，一边与由该背景技术所涉及的耦合器相比较一边说明由耦合器1A取得的效果。

图18是本发明的背景技术所涉及的耦合器100的平面图。另外，图19是图18的A-A’部分中的耦合器100的垂直截面图，图20是图18所表示的区域B的放大图，图21是图20的C-C’部分中的耦合器1A垂直截面图。如将这些图与图2～图5比较而可以理解的那样，耦合器100在导体膜M1的下表面整体被电阻膜R1覆盖的方面、没有设置绝缘膜H1的方面、以及各个薄膜电阻图形的配线宽度与各个配线图形的配线宽度相等的方面，与第1实施方式所涉及的耦合器1A不同。

对于耦合器100的结构，进行更为详细的说明。在耦合器100中，配线图形L11(主线路)被连接于输入端子T11和输出端子T12，并且在与第2线路L2相同面内被相对地配置。由此，配线图形L11成为与第2线路L2相电磁耦合的部位。第2线路L2经由薄膜电阻图形R11～R13,R21～R23而连接于耦合端子T21、隔离端子T22、接地端子T23。由此，薄膜电阻图形R11～R13,R21～R23起到作为衰减器的功能。

耦合器100中的电阻膜R1遍及配线图形L11(主线路)以及配线图形L21～L25(副线路的一部分)的下表面的整体而被一体地形成。耦合器100中的薄膜电阻图形R11～R13,R21～R23分别是电阻膜R1的一部分。

即使在耦合器100中，平坦化膜H0以及绝缘膜H01也被形成于基板K1上的整个面。电阻膜R1被形成于绝缘膜H01上，导体膜M1(配线层)被形成于绝缘膜H01之上。在导体膜M1之上形成有保护膜I1。端子T21,T22,T23由导体膜M1和导体膜M2的层叠体所形成。在端子T21,T22,T23的表面形成有镀膜M3。

接着，对由本实施方式所涉及的耦合器1A取得的效果进行说明。根据耦合器1A，因为在导体膜M1的下表面存在没有被电阻膜R1覆盖的部分，所以与导体膜M1的下表面的整体被电阻膜R1覆盖的耦合器100相比较，可以抑制由于电流由趋肤效应而流向电阻膜R1而引起的影响。因此，耦合器1A中的电流信号的衰减量与耦合器100中的电流信号的衰减量相比较，成为由频率引起的差异被减少了的衰减量。

换言之，在耦合器100中，电阻膜R1存在于导体膜M1的下部的整个面并且与导体膜M1的下部整个面相接，所以特别是在高频区域中，流过导体膜M1的电流的一部分由于趋肤效应而也流向处于其下的电阻膜R1。这成为发生高频损耗的原因。相对于此，在第1实施方式的耦合器1A中，因为电阻膜R1和导体膜M1在各个薄膜电阻图形与导体膜M1的连接部分之外被绝缘膜H1完全分离并且被互相绝缘，所以能够抑制上述那样的高频损耗。

另外，在耦合器1A中，因为各个薄膜电阻图形的端部在上表面、端面以及宽度方向的各个侧面上与导体膜M1相接触，所以与仅在端面上它们进行接触的现有例(例如专利文献3的图5)相比较，能够抑制导体膜M1与电阻膜R1的接触电阻。

此外，在耦合器1A中，因为与耦合器100不同由绝缘膜H1来覆盖各个薄膜电阻图形的上表面，所以能够防止制造工序中的由于电阻膜R1的氧化而引起的劣化。因此，可以减小电阻膜R1的电阻值的由于基板面内的场所不同而引起的偏差。

还有，由氮化硅膜或者氧化铝膜形成绝缘膜H01以及绝缘膜H1也有助于防止电阻膜R1的氧化。即，氮化硅膜或者氧化铝膜那样的无机材料因为与电阻膜R1的反应性小，所以通过由氮化硅膜或者氧化铝膜形成绝缘膜H01以及绝缘膜H1从而能够抑制电阻膜R1的氧化。

绝缘膜H1也具有散热效果或ESD耐受性的提高效果。关于其中的后者，所谓提高ESD耐受性，是指获得防止由于静电被输入而使得电阻膜R1的劣化进展的效果。因此，从该点出发也可以说根据耦合器1A可以减小电阻膜R1的电阻值的由于基板面内的场所不同而引起的偏差。

另外，在耦合器1A中，电阻膜R1(薄膜电阻图形)的配线宽度因为被设定成小于导体膜M1(配线图形)的配线宽度的值，所以在制造工序中它们的相对的位置即使在宽度方向上多少发生偏移，也能够将电阻膜R1与导体膜M1的接触面积维持为一定值。

(第2实施方式)

图7是本发明的第2实施方式所涉及的耦合器1B的平面图。另外，图8是图7的A-A’部分中的耦合器1B的垂直截面图，图9是图7的D-D’部分中的耦合器1B的垂直截面图。

本实施方式所涉及的耦合器1B在绝缘膜H1不仅覆盖电阻膜R1的上表面而且覆盖宽度方向(与对应的2个配线图形的端面进行相对的方向相垂直的方向)的侧面的方面、以及绝缘膜H1在导体膜M1与电阻膜R1之间也被延伸设置的方面，与第1实施方式所涉及的耦合器1A不同。在其以外的方面，因为与第1实施方式所涉及的耦合器1A相同，所以以下着眼于不同点来进行详细的说明。

如果将图6与图9比较的话，则可以理解为相对于在耦合器1A中绝缘膜H1仅覆盖电阻膜R1的上表面并且侧面(宽度方向的侧面)没有被覆盖，在耦合器1B中绝缘膜H1不仅覆盖电阻膜R1的上表面而且还覆盖侧面(宽度方向的侧面)。这样，在本实施方式中，因为由绝缘膜H1来不仅覆盖电阻膜R1的上表面而且还覆盖宽度方向的侧面，所以能够更加可靠地防止制造工序中的由于电阻膜R1的氧化而引起的劣化。

另外，如图7以及图8所示，在本实施方式中，绝缘膜H1也在导体膜M1与电阻膜R1之间被延伸设置。由此，可以以在进行成为导体膜M1的导电性材料的成膜之前进行绝缘膜H1的图形化的形式构成耦合器1B的制造工序。总之，在设计上，能够通过以在导体膜M1与电阻膜R1之间也被延伸设置的形式设计绝缘膜H1的长度，从而即使假设在绝缘膜H1的图形与配线图形之间发生位置偏移也能够在导电性材料的图形化之后使电阻膜R1不露出。因此，可以采用上述那样的制造的顺序。

还有，即使如以上所述设计绝缘膜H1的长度，也有必要以各个薄膜电阻图形的端部的上表面(与导体膜M1相接触的部分)不被绝缘膜H1覆盖的形式进行设计。这是由于，如果薄膜电阻图形的上表面以及宽度方向的侧面的整体被绝缘膜H1覆盖的话则抑制导体膜M1与电阻膜R1的接触电阻变得不可能。

如以上所说明的那样，根据本实施方式所涉及的耦合器1B，因为具备除了各个薄膜电阻图形与导体膜M1的连接部分，在各个薄膜电阻图形的上表面之外在侧面也存在绝缘膜M1的构造，所以除了由第1实施方式所涉及的耦合器1A取得的效果之外还进一步能够可靠地防止电阻膜R1在绝缘膜H1刚形成之后发生氧化。由此，可以减小电阻膜R1的电阻值的由于基板面内的场所不同而引起的偏差。

另外，根据耦合器1B，可以以在进行成为导体膜M1的导电性材料的成膜之前进行绝缘膜H1的图形化的形式构成制造工序。

(第3实施方式)

图10是本发明的第3实施方式所涉及的耦合器1C的平面图。另外，图11是图10的A-A’部分中的耦合器1C的垂直截面图，图12是图10所表示的区域B的放大图，图13是图12的C-C’部分中的耦合器1C的垂直截面图。

本实施方式所涉及的耦合器1C在绝缘膜H1宽广地覆盖导体膜M1的下表面的方面，与第2实施方式所涉及的耦合器1B不同。在除此之外的方面与第2实施方式所涉及的耦合器1B相同，所以以下着眼于不同点来进行详细的说明。

因为随后将说明耦合器1C的制造工序，所以接下来进行详细的说明，本实施方式所涉及的绝缘膜H1通过在形成了各个薄膜电阻图形之后将绝缘膜材料成膜于整个面并且将多个通孔设置于该绝缘膜材料来进行形成。该多个通孔为图10所示的通孔H111,H112,H121,H122,H131,H132,H211,H212,H221,H222,H231,H232，并分别被形成于使各个薄膜电阻图形的端部(与导体膜M1相接触的端部)露出的位置。各个薄膜电阻图形的端部与所对应的配线图形在这些通孔的内部进行接触。

一边参照图12以及图13，一边以对应于薄膜电阻图形R13(第1电阻膜图形)的两端的通孔H132,H131(第1以及第2通孔)为例对本实施方式所涉及的绝缘膜H1的构造进行详细的说明。以下尽管没有言及，但是关于其他的通孔的绝缘膜H1的构造也是相同的。

如图12以及图13所示，通孔H132,H131分别被构成于使薄膜电阻图形R13的x方向的一方端部R13a(第1端部)以及另一方端部R13b(第2端部)露出的位置。另外，在绝缘膜H1上，与第1以及第2实施方式相同，形成有构成配线图形L23,L24的导体膜M1。构成配线图形L23的导体膜M1也被形成于通孔H132的内部，因此，在通孔H132内与薄膜电阻图形R13的一方端部R13a相接触。同样，构成配线图形L24的导体膜M1也被形成于通孔H131的内部，因此，在通孔H131内与薄膜电阻图形R13的另一方端部R13b相接触。

通孔H132,H131的大小以及形成位置以各自一方端部R13a以及另一方端部R13b的上表面以一定程度露出的形式进行设定。特别是通孔H132,H131各自的y方向的宽度(薄膜电阻图形R13的宽度方向的宽度)W4以宽于薄膜电阻图形R13的配线宽度W3并且窄于配线图形L23,L24的配线宽度W2的形式被构成。由此，薄膜电阻图形R13的各个端部在上表面、端面以及宽度方向的各个侧面上接触于所对应的导体膜M1。

通过如以上所述进行构成，从而即使在本实施方式所涉及的耦合器1C中与导体膜M1下表面的整个面被电阻膜R1覆盖的耦合器100(图14～图17)相比较，可以减少由于频率而引起的衰减量的差异。另外，电阻膜R1(薄膜电阻图形)的端部因为在上表面、端面以及宽度方向的各个侧面上与导体膜M1相接触，所以与仅在端面上它们进行接触的现有例子相比较，可以抑制导体膜M1与电阻膜R1的接触电阻。

另外，根据本实施方式所涉及的耦合器1C，与第2实施方式相同，能够防止电阻膜R1在刚形成绝缘膜H1之后发生氧化。因此，可以减小电阻膜R1的电阻值的在基板面内的偏差。

另外，相对于在耦合器100中电阻膜R1接触于导体膜M1的下部整个面，在本实施方式所涉及的耦合器1C中因为通孔的开口宽度W4被形成为大于电阻膜R1(薄膜电阻图形)的宽度W3，所以能够仅在各个薄膜电阻图形的始点与终点之间限定很大程度上决定电阻值的要素之一即电阻膜R1的宽度W3。因此，根据耦合器1C，可以减小导体膜M1与电阻膜R1的接触电阻的电阻值的在基板面内的偏差。

再有，在本实施方式所涉及的耦合器1C中因为使用薄膜绝缘膜来形成绝缘膜H1，所以很大程度上决定电阻值的要素之一即薄膜电阻图形的始点与终点的通孔之间的距离的图形化精度与由厚膜绝缘膜形成绝缘膜H1的情况相比较会提高。因此，与由厚膜绝缘膜进行形成的情况相比较能够减小电阻膜R1的电阻值的在基板面内的偏差。再有，能够减小在各个通孔内的直流电阻成分或由于寄生电感而引起的高频损耗的发生。

另外，因为绝缘膜H1被宽广地形成于导体膜M1之下，所以覆盖薄膜电阻图形的绝缘膜H1与被形成于电阻膜R1的下侧的绝缘膜H01的接触面积增大。因此，它们之间的紧密附着性与第2实施方式所涉及的耦合器1B相比较更好，并且绝缘膜H1的剥离受到抑制。

接着，对本实施方式所涉及的耦合器1C的制造工序进行说明。

图14以及图15是表示耦合器1C的制造工序的流程图。如该图所示，在制造耦合器1C的时候，首先由溅射来将氧化铝膜成膜于基板K1上(步骤S1)。然后，通过由CMP来使该氧化铝膜平坦化从而形成平坦化膜H0(步骤S2)。之后，将氧化铝或者氮化硅等的无机膜成膜于整个面(步骤S3)。由此，形成了绝缘膜H01。

接着，形成电阻膜R1(薄膜电阻图形)(步骤S4～S6)。具体来说，首先由溅射来将成为电阻膜R1的材料的电阻膜材料成膜于整个面(步骤S4)。接着，以覆盖电阻膜材料的形式将光致抗蚀剂涂布于整个面并由光刻来成形为电阻膜R1(薄膜电阻图形)的形状的抗蚀图形(第1抗蚀图形)(步骤S5)。然后，通过由离子铣削来除去没有被光致抗蚀剂覆盖的部分的电阻膜材料，即通过将在步骤S5中形成的抗蚀图形作为掩膜并蚀刻电阻膜材料，从而形成电阻膜R1(薄膜电阻图形)(步骤S6)。在形成电阻膜R1之后剥离(除去)光致抗蚀剂(步骤S7)。

接着，形成绝缘膜H1(步骤S8～S10)。具体来说，首先涂布光致抗蚀剂并由光刻来使光致抗蚀剂仅残留于不形成绝缘膜H1的场所(相当于通孔部分)(步骤S8)。这样形成的抗蚀图形(第2抗蚀图形)成为仅覆盖各个薄膜电阻图形的端部的图形。接着，由溅射来对覆盖在步骤S8中形成的抗蚀图形的绝缘膜材料(氧化铝或者氮化硅等)进行成膜(步骤S9)，进一步通过剥离光致抗蚀剂从而除去抗蚀图形以及被形成于该抗蚀图形的上表面的绝缘膜材料(步骤S10)。由此，形成了在图10所表示的位置上具有通孔的绝缘膜H1。还有，步骤S10的工序相当于所谓“剥离(lift-off)”。因此，在步骤S8中形成的光致抗蚀剂以能够在步骤S10中可靠地除去光致抗蚀剂以及绝缘膜材料的形式优选做成所谓双层抗蚀剂。

接着，通过进行反溅射从而对整个面进行蚀刻(步骤S11)。该反溅射的主要目的在于提高电阻膜R1以及绝缘膜H1的上表面的粗糙度，通过进行该反溅射从而能够提高在至此为止的工序中形成的电阻膜R1以及绝缘膜H1与在以后的工序中形成的导体膜M1的紧密附着性。

接着，形成导体膜M1(配线图形)(步骤S12～S15)。具体来说，首先将种子电极膜(例如铬与铜的层叠膜或者钛与铜的层叠膜)成膜于整个面(步骤S12)。接着，以覆盖该种子电极膜的形式将光致抗蚀剂涂布于整个面，由光刻来使光致抗蚀剂仅残留于不形成导体膜M1(配线图形)的场所(步骤S13)。由此，因为形成了覆盖种子电极膜的抗蚀图形(第3抗蚀图形)，所以进一步进行导电性材料(例如铜)的镀敷(步骤S14)。这样被形成的镀敷导体仅被形成于抗蚀图形之间，不被形成于抗蚀图形的上表面。在镀敷之后，通过剥离光致抗蚀剂从而除去抗蚀图形(步骤S14)。由此，形成了具有图10所表示的平面形状的导体膜M1(配线图形)。在形成了导体膜M1之后由蚀刻来除去露出的种子电极膜(没有被导电性材料覆盖的部分)(步骤S15)。

接着，形成保护膜I1(步骤S16)。具体来说，可以通过将感光性聚酰亚胺涂布于整个面并由光刻来将接触孔CH形成于各个端子T11～T13,T21～T23的形成区域，从而形成由聚酰亚胺构成的保护膜I1。

最后，形成端子T11～T13,T21～T23(步骤S17～S21)。具体来说，首先由与导体膜M1相同的方法来形成导体膜M2(步骤S17～S20)。接着，通过由镀敷来对Ni/Au进行成膜从而将镀膜M3形成于导体膜M2的表面(步骤S21)。由此，形成了端子T11～T13,T21～T23并完成了以上的全部工序。

如以上所说明的那样，根据本制造方法，可以制造图10～图13所表示的耦合器1C。另外，因为在形成导体膜M1之前的时间点由绝缘膜H1覆盖电阻膜R1，所以可以抑制在制造工序中的电阻膜R1的氧化。因此，能够防止电阻膜R1的电阻值由于基板内的场所不同而发生偏差。

还有，根据在此说明的制造工序，也可以制造第2实施方式所涉及的耦合器1B。即，耦合器1C与耦合器1B的差异因为仅在于如以上所述绝缘膜H1是否宽广地覆盖导体膜M1的下表面的方面，所以通过在步骤S8中扩大使光致抗蚀剂残留的部分，从而能够将上述制造工序运用于耦合器1B的制造中。

另外，在上述的制造工序的步骤S11中以提高电阻膜R1以及绝缘膜H1的上表面的粗糙度为目的而进行了反溅射，但是电阻膜R1的各个端部上的膜厚可以以从与所对应的通孔的内壁相接触的位置到端面逐渐地变薄的程度来进行反溅射。以下，进行详细的说明。

图16(a)～(e)是表示从步骤S8到步骤S15的工序中的、薄膜电阻图形R13的一方端部R13a的附近的情况的示意图。图16(a)相当于步骤S8，图16(b)相当于步骤S9，图16(c)相当于步骤S10，图16(d)相当于步骤S11，图16(e)相当于步骤S12～S15。但是，在图16(e)中省略种子电极膜的图示。

如图16(a)所示，在步骤S8中形成的光致抗蚀剂为由光致抗蚀剂RG1,RG2构成的双层抗蚀剂。在使用双层抗蚀剂的情况下，因为上侧的光致抗蚀剂RG2与下侧的光致抗蚀剂RG1相比较面积变大，所以在步骤S8中残留于通孔部分中的光致抗蚀剂如同图所示成为蘑菇状的抗蚀图形。如果在这样的蘑菇状的抗蚀图形被形成的状态下对成为绝缘膜H1的绝缘膜材料进行成膜(步骤S9)的话则被形成于电阻膜R1之上的部分的厚度如图16(b)所示随着接近于光致抗蚀剂RG1而逐渐地变薄。这是由于从溅射靶飞来的原子的行径被光致抗蚀剂RG2遮住。

接着，如果在步骤S9中剥离光致抗蚀剂RG1,RG2(步骤S10)的话则如图16(c)所示形成通孔H132。通孔H132的内壁如图所示成为朝着上侧逐渐地变宽的漏斗状。薄膜电阻图形R13的一方端部R13a露出于通孔H132的底面。

在该状态下，遍及超过提高电阻膜R1以及绝缘膜H1的上表面的粗糙度的程度的长时间，进行反溅射(步骤S11)。之后，如图16(d)所示，一方端部R13a上的薄膜电阻图形R13的形状成为从与通孔H132的内壁相接触的位置(图示的位置R13a1)到端面(图示的位置R13a2)逐渐地变薄的形状。总之是成为锥状，但是，这是由于通孔H132的内壁如以上所述成为漏斗状而引起的效果。之后，如图16(e)所示，进行导体膜M1的形成(步骤S12～S15)。

这样，在本制造方法中，因为通孔H132的内壁成为漏斗状，所以通过遍及超过提高电阻膜R1以及绝缘膜H1的上表面的粗糙度的程度的长时间来进行反溅射，从而可以将电阻膜R1的端部加工成锥状。于是，通过这样做，从而可以进一步抑制导体膜M1与电阻膜R1的接触电阻。

图17是对于由本实施方式所涉及的耦合器1C所表示的构造来实现π型衰减器的情况(实施例Ex1)和由上述背景技术所涉及的耦合器100所表示的构造来实现该π型衰减器的情况(比较例Ex0)的各个，表示通过具有与由图1所表示的薄膜电阻图形R11～R13构成的π型衰减器相同的电路结构的π型衰减器的电流信号的衰减量的由于频率引起的变化的示意图。同图的横轴为频率(GHz)，纵轴为衰减量(dB)。

实施例Ex1以及比较例Ex0所涉及的π型衰减器的具体材料以及制作方法分别如以下所述。即，首先关于实施例Ex1，作为基板K1而使用铁氧体基板，作为平坦化膜H0而由溅射法来对氧化铝进行成膜。平坦化膜H0的表面由CMH来进行平坦化。作为电阻膜R1，由溅射法来对50Ω/sq的镍铬合金进行成膜。电阻膜R1的图形化通过由光刻法来制作抗蚀图形并由离子铣削来除去被光致抗蚀剂覆盖的部分以外的电阻膜R1从而进行。之后，在由光刻法来制作抗蚀图形之后对作为绝缘膜H1的氧化铝膜进行成膜，用剥离法(lift off method)形成通孔。作为导体膜M1，通过镀敷铜来形成。保护膜I1通过用光刻法来对感光性聚酰亚胺进行图形化从而进行形成。作为导体膜M2，通过镀敷铜来形成，并通过镀敷来将Ni/Au合金形成于其表面。

另一方面，关于比较例Ex0，作为基板K1而使用铁氧体基板，作为平坦化膜H0而用溅射法来对氧化铝进行成膜。平坦化膜H0的表面用CMH来进行平坦化。作为电阻膜R1，用溅射法来对50Ω/sq的镍铬合金进行成膜。作为导体膜M1，通过镀敷铜来形成。保护膜I1通过用光刻法来对感光性聚酰亚胺进行图形化从而进行形成。作为端子M2，通过镀敷铜来形成，并通过镀敷来将Ni/Au合金形成于其表面。

如图17所示，在1.025GHz的频率下，实施例Ex1以及比较例Ex0都是其衰减量成为18.68dB(图17的点m3)。另一方面，在10.0GHz的频率下，相对于在比较例Ex0中的衰减量为17.39dB(图17的点m1)，在实施例Ex1中的衰减量成为17.56db(图17的点m2)。总之，可以理解为在比较例Ex0中1.29dB的在1.025GHz和10.0GHz下的衰减量之差停留于在实施例Ex1中1.12dB的差，相对于比较例Ex0减少了由于频率而引起的衰减量的差异。

以上，对本发明的优选的实施方式进行了说明，但是，本发明并不限定于上述各个实施方式，只要是在不变更本发明的宗旨的范围内可以进行各种各样的变形。例如，本发明的耦合器还可以应用于耦合器以外的薄膜电容器、滤波器等的其他电子部件。再有，在不脱离本发明的主旨的范围内可以进行各种各样的变更。

例如，关于第2实施方式所涉及的耦合器1B以及第3实施方式所涉及的耦合器1C，也可以由相同的材料来构成绝缘膜H1、绝缘膜H01以及基板K1。通过这样做，从而可以提高它们之间的紧密附着性。

以下，进行关于本发明的补充的说明。

首先，关于本发明的技术问题，在专利文献3中，成为残留在将电阻元件形成于形成起到作为电阻元件的功能的部分以外的主线路以及副线路的导体的正下方的整个面区域的时候所形成的电阻膜的构造。其结果，因为在高频区域中电流由趋肤效应而容易在导体表面进行流动，所以在电阻膜残留于形成耦合器的主线路以及副线路的导体正下方的整个面的构造中会发生由于电阻膜而引起的损耗。另外，近年来，在移动体通信设备或无线LAN设备等的使用频带变得越来越高的状况下，随着成为高频区域衰减器的功能中的衰减量的变化变大是问题。

另外，在上述构造的电阻内置耦合器中，在制作基板面内电阻值的偏差大并且在衰减器的高频特性方面会产生差异也是一个问题。

因此，本发明的目的之一在于在具有使用了电阻元件的衰减器的耦合器中减小衰减器的高频特性的偏差。

图1所表示的耦合器1具备第1线路L1、与第1线路相电磁耦合第2线路L2、作为π型的衰减器而在耦合端子T21侧具备电阻R11、R12、R13以及在隔离端子T22侧具备电阻R21、R22、R23。作为第1线路L1与第2线路L2之间的电磁耦合，在图1中图解磁耦合M和电容耦合C1、C2。

在该耦合器1中，第1线路L1的一端被连接于输入端子T11，第1线路L1的另一端被连接于输出端子T12。另外，第2线路L2的一端经由电阻R11而被连接于耦合端子T21，第2线路L2的另一端经由电阻R21而被连接于隔离端子T22。电阻R12、R13、R22、R23的一端被连接于接地端子T23。

上述线路L1～L2的长度对应于耦合器1的规格而不同，例如，能够以成为作为对象的传输信号的1/4波长(λ/4)谐振器电路的形式进行设定。

以下，参照图1并对耦合器1的基本动作进行说明。信号被输入到输入端子T11并从输出端子T12被输出。如果信号被输入到输入端子T11的话则主电流IM流向第1线路L1。如果主电流IM流到第1线路L1的话则基于磁耦合M的感应电流IL在第2线路L2上向一个方向流动并且基于电容耦合C1、C2的位移电流IC在第2线路L2上向两侧流动。最终在第2线路L2上进行流动的电流成为基于磁耦合M的感应电流IL与基于电容耦合C1、C2的位移电流IC之和，其结果，具有与由磁耦合形成的感应电流的方向相一致的方向性的电流朝着耦合端子T21进行流动。如果如以上所述信号被输入到耦合器的输入端子T11并从输出端子T12被输出的话则相当于该信号的一部分的信号从耦合端子T21被输出。

上述的耦合器1例如被使用于功率放大器(PA)的输出监视器。在此情况下，耦合器1的输入端子T11被连接于功率放大器的输出端子，耦合器1的耦合端子T21经由AGC检波电路而被连接于功率放大器的输入端子。由此，如果从功率放大器被输出的信号被输入到耦合器1的输入端子T11的话，则相当于该信号的一部分的信号从耦合器1的耦合端子T21被输出，反馈信号通过AGC检波电路而被输入到功率放大器。其结果，功率放大器的输出增益被维持、控制为一定。

另外，上述的耦合器1例如以控制无线电通信设备的天线调谐器为目的而被使用。在此情况下，耦合器1的输入端子T11被连接于天线的输出端子，耦合器1的耦合端子T21被连接于天线开关。由此，如果从天线被输出的信号被输入到耦合器1的输入端子T11的话则相当于该信号的一部分的信号从耦合器1的耦合端子T21被输出，天线的输出反馈信号被输入到天线开关。其结果，天线的输出增益被维持、控制为一定。在使用于宽频带的情况下，作为衰减器，通过存在电阻R11、R12、R13、R21、R22、R23从而能够相对于阻抗变动保持稳定性。

接着，对上述耦合器1的第1实施方式的耦合器1A(图2～图6)进行说明。如图2所示，在耦合器1A中，主线路L11被连接于端子T11和端子T12，成为在与副线路L21相同的面内相对的配置，并且成为进行电磁耦合的部位。副线路L21经由薄膜电阻图形R11、R12、R13、R21、R22、R23而连接于耦合端子T21、隔离端子T22、接地端子T23。

如图3所示，在基板K1上，形成有平坦化膜H0、绝缘膜H01。绝缘膜H01在能够取得充分的绝缘的情况下不需要。将薄膜电阻图形R13、R23形成于H01上并以由绝缘膜H1仅覆盖薄膜电阻图形R13、R23的与导体膜M1(配线层)的连接部分之外的形式进行形成，将导体膜M1形成于没有被绝缘膜H1覆盖的薄膜电阻图形R13、R23之上。将保护层I1形成于导体膜M1以及绝缘膜H1之上。端子T21、T22、T23由导体膜M1与端子M2的层叠体所形成。在端子T21、T22、T23的表面上形成有镀膜M3。

如图4所示，薄膜电阻图形R13的宽度W1窄于导体膜M1的宽度W2，而且薄膜电阻图形R13在左右的侧端部以及上表面部的长度X1以及X2的区域中被导体膜M1覆盖并被连接。仅除了该连接部分的薄膜电阻图形R13的上层部被绝缘膜H1覆盖。

关于基板K1，例如可以使用氧化铝、玻璃、铁氧体、氮化铝等的基板。关于平坦化膜H0，例如由溅射法等来对氧化铝进行成膜，用CMP来进行平坦化，或如果使用旋涂玻璃(SOG)的话则不进行CMP而可以获得平坦化。关于绝缘膜H01，优选为例如氮化硅膜、氧化铝膜等。关于薄膜电阻图形R13，优选为例如氮化钽或镍铬合金等。关于导体膜M1和端子M2，例如能够使用Cu、Ag、Pd、Ag-Pd、Ni、Au等，并且由溅射法、蒸镀法、印刷法、光刻法等的方法来形成。关于镀膜M3，例如可以使用Ni/Au镀敷或Ni/Sn镀敷。作为保护层I1，例如不仅可以使用氮化硅、氧化铝、二氧化硅等的无机类绝缘体而且还能够使用聚酰亚胺、环氧树脂等的有机类绝缘体。

接着，上述耦合器1的第2实施方式所涉及的耦合器1B(图7～图9)在绝缘膜H1被形成于除了薄膜电阻图形R11～R13,R21～R23与导体膜M1的连接部分之外的薄膜电阻图形R11～R13,R21～R23的上表面部和侧面部的方面，与图2等所表示的耦合器1A不同。

如将图6与图9比较而可以理解的那样，相对于在耦合器1A中绝缘膜H1仅在薄膜电阻图形R22,R23之上，在耦合器1B中具有绝缘膜H1不仅覆盖薄膜电阻图形R22,R23的上表面还覆盖侧面的构造。

接着，上述耦合器1的第3实施方式所涉及的耦合器1C(图10～图13)在薄膜电阻图形R11～R13,R21～R23的连接始点和终点经由使用绝缘膜H1来进行形成的通孔H111，H112，H121，H122，H131，H132，H211，H212，H221，H222，H231，H232而被连接于导体膜M1的方面和通孔H111，H112，H121，H122，H131，H132，H211，H212，H221，H222，H231，H232具有大于薄膜电阻图形R11～R13,R21～R23的宽度W3的开口宽度的方面，与图7等所表示的耦合器1B不同。

耦合器1C的绝缘膜H1与耦合器1B的绝缘膜不同，成为也被配置于薄膜电阻图形R13,R23之上和其以外的导体膜M1的下部，并且了在对应于薄膜电阻图形R13,R23与导体膜M1的连接部分的区域形成通孔H131,H132,H231,H232的构造。

如图12所示，薄膜电阻图形R13的宽度为W3，并且成为在绝缘膜H1上被形成于薄膜电阻图形R13与导体膜M1的连接部分的通孔H131,H132具有大于薄膜电阻图形R13的宽度W3的开口宽度的构造。

还有，在耦合器1B,1C中，也可以由与基板表面相同的材质来形成绝缘膜H01和绝缘膜H1。以下，将这样构成的耦合器1B,1C称为第4实施方式。

本实施方式(第1～第4实施方式)具有以下的效果。

在本发明的背景技术所涉及的耦合器100(图18～图21)中，因为是薄膜电阻图形R1存在于导体膜M1的下部的整个面并且在导体膜M1的下部整个面上相接的构造，所以在高频区域中流过导体膜M1的电流由于趋肤效应而集中地流向导体膜M1的下部的薄膜电阻图形R1，从而发生高频损耗。相对于此，在本发明的第1实施方式所涉及的耦合器1A中，如图2～图6所示，薄膜电阻图形R11～R13,R21～R23和导体膜M1在薄膜电阻图形R11～R13,R21～R23与导体膜M1的连接部分以外被绝缘膜H1完全分离，并且被互相绝缘。因此，在耦合器1A中，能够抑制高频损耗。另外，绝缘膜H1除了薄膜电阻图形的氧化等的劣化的保护之外还具有防止由于散热效果或ESD耐受性的提高而引起的薄膜电阻图形的劣化的进展的效果。

相对于本发明的背景技术所涉及的耦合器100(图18～图21)具有薄膜电阻图形接触于导体膜M1的下部整个面的构造，本发明的第2实施方式所涉及的耦合器1B，如图7～图9所示，具备除了在除了薄膜电阻图形与导体膜M1的连接部分的薄膜电阻图形R11～R13,R21～R23的上表面之外还在侧面存在绝缘膜H1的构造。因此，在耦合器1B中，相比于第1实施方式能够更加可靠地容易防止薄膜电阻图形R11～R13,R21～R23在绝缘膜H1刚形成之后发生氧化等的影响，并且能够减小薄膜电阻图形的电阻值的偏差。

相对于本发明的背景技术所涉及的耦合器100(图18～图21)具有薄膜电阻图形接触于导体膜M1的下部整个面的构造，本发明的第3实施方式所涉及的耦合器1C，如图10～图13所示，具有以通孔H111，H112，H121，H122，H131，H132，H211，H212，H221，H222，H231，H232的开口宽度大于薄膜电阻图形R11～R13,R21～R23的宽度W3的形式进行形成的构造。因此，因为能够仅在薄膜电阻图形R11～R13,R21～R23的始点与终点之间限定很大程度上决定电阻值的要素之一即电阻膜R11～R13,R21～R23的宽度W3，所以能够减小薄膜电阻图形R11～R13,R21～R23的电阻值的偏差。

另外，因为使用薄膜绝缘膜并将薄膜绝缘膜形成于绝缘膜H1，所以很大程度上决定电阻值的要素之一即薄膜电阻图形R11～R13,R21～R23的始点与终点的通孔之间的距离的图形化精度提高，并且与厚膜绝缘膜相比较能够减小薄膜电阻图形R11～R13,R21～R23的电阻值在基板面内的偏差。进一步还能够减小通孔H111，H112，H121，H122，H131，H132，H211，H212，H221，H222，H231，H232中的直流电阻成分或寄生电感的高频损耗的发生。

再有，绝缘电阻H1因为也被形成于主线路L11以及副线路L12的下部，因而覆盖薄膜电阻图形R11～R13,R21～R23的绝缘膜H1与被形成于薄膜电阻图形的下部的绝缘膜H01的接触面积增大，所以紧密附着性与第2实施方式所涉及的耦合器1B相比较变得良好，并且能够抑制绝缘膜H1发生剥离。

相对于本发明的背景技术所涉及的耦合器100(图18～图21)具有薄膜电阻图形接触于导体膜M1的下部整个面的构造，在本发明的第4实施方式所涉及的耦合器1B,1C中因为由与基板表面相同的材质形成了绝缘膜H01和绝缘膜H1，所以能够将绝缘膜H01、绝缘膜H1以及基板表面彼此之间的紧密附着性做到与没有薄膜电阻图形的时候相同的程度。另外，特别是通过由氧化铝或氮化硅等的与薄膜电阻图形反应性小的无机材料来形成绝缘膜H01以及绝缘膜H1，从而能够抑制由于薄膜电阻图形的氧化等而造成的影响，并且能够将在基板面内的电阻值偏差抑制为较小。

以下，关于图17，再次进行说明。在图10～图13所表示的耦合器1C的结构中，将铁氧体使用于基板K1，作为平坦化膜H0而由溅射法来对氧化铝进行成膜，用CMP来进行平坦化。薄膜电阻图形在由溅射法来对50Ω/sq的镍铬合金进行成膜之后由光刻法来制作图形，由离子铣削来除去图形部以外从而形成图形。在由光刻法制作了图形之后，作为绝缘膜H1而对氧化铝膜进行成膜，由剥离法(lift off method)形成通孔，并连接导体膜M1和薄膜电阻图形R13、R23。作为导体膜M1，由光刻法制作图形，并通过镀敷铜来形成。保护膜I1由光刻法来对感光性聚酰亚胺进行图形化而形成。端子M2由光刻法制作图形，通过镀敷铜来形成，并通过镀敷将Ni/Au合金形成于其表面。

相对于此，在图18～图21所表示的耦合器100的结构中，将铁氧体使用于基板K1，作为平坦化膜H0而由溅射法来对氧化铝进行成膜，用CMP来进行平坦化。薄膜电阻图形R1在由溅射法来对50Ω/sq的镍铬合金进行成膜，作为导体膜M1，由光刻法来制作图形，并通过镀敷铜来形成。保护膜I1由光刻法来对感光性聚酰亚胺进行图形化而形成。端子M2由光刻法制作图形，通过镀敷铜来形成，并通过镀敷将Ni/Au合金形成于其表面。

图17是关于如以上所说明的那样进行制作的耦合器1C和耦合器100各自的构造，调查了衰减器的频率特性的图表。理想的衰减器是不具有频率特性而显示一定的衰减量的衰减器。在比较例Ex0中在10GHz下变化到17.39dB，从而会有使用上的问题，但是，在实施例Ex1中在10GHz下变成17.56dB，因而能够改善大约0.2dB。

产业上的利用可能性

根据本发明的耦合器，相比于现有耦合器不仅更能够改善衰减器的频率特性而且还能够小型薄型化。因为能够维持被要求的耦合器的诸项特性并能够小型薄型化，所以可以特别适用于小型化被要求的无线电通信设备、装置、模块和系统、以及具备它们的设备、进而其制造中。

符号的说明

1,1A～1D 耦合器

CH 接触孔

H0 平坦化膜

H01 绝缘膜

H1 绝缘膜

H111,H112,H121,H122,H131,H132,H211,H212,H221,H222,H231,H232 通孔

I1 保护膜

K1 基板

L1 第1线路

L11,L21～L25 配线图形

L2 第2线路

M1,M2 导体膜

M3 镀膜

R1 电阻膜

R11～R13,R21～R23 电阻(薄膜电阻图形)

RG1,RG2 光致抗蚀剂

T11 输入端子

T12 输出端子

T13,T23 接地端子

T21 耦合端子

T22 隔离端子

Claims (6)

1.一种耦合器，其特征在于：

具备：

基板；

输入端子以及输出端子，分别被设置于所述基板上；

主线路，被设置于所述基板上，一端被连接于所述输入端子且另一端被连接于所述输出端子；以及

副线路，包含分别被设置于所述基板上的导体膜以及电阻膜，并且在所述导体膜的一部分上与所述主线路相电磁耦合，

所述导体膜具有第1以及第2配线图形，

所述电阻膜具有包含以嵌入到所述第1配线图形与所述基板之间的形式被配置的第1端部和以嵌入到所述第2配线图形与所述基板之间的形式被配置的第2端部的第1电阻膜图形，

所述第1以及第2端部分别至少在上表面以及端面上接触于所述导体膜，

进一步具备以覆盖所述电阻膜的形式进行形成的绝缘膜，

所述绝缘膜具有分别使所述第1以及第2端部露出的第1以及第2通孔，

所述电阻膜和所述导体膜在所述第1以及第2通孔的内部互相接触，

所述第1电阻膜图形被构成为，从与所述第1以及第2通孔各自的内壁相接触的位置到所对应的端面膜厚逐渐地变薄。

2.如权利要求1所述的耦合器，其特征在于：

所述第1电阻膜图形为在第1方向上延伸的直线状的图形，

所述第1电阻膜的与所述第1方向相垂直的第2方向的宽度小于所述第1以及第2通孔各自的所述第2方向的宽度。

3.一种电子部件，其特征在于：

具备：

基板；以及

配线，包含分别被设置于所述基板上的导体膜以及电阻膜，

所述导体膜具有第1以及第2配线图形，

所述电阻膜具有包含以嵌入到所述第1配线图形与所述基板之间的形式被配置的第1端部和以嵌入到所述第2配线图形与所述基板之间的形式被配置的第2端部的第1电阻膜图形，

所述第1以及第2端部分别至少在上表面以及端面上接触于所述导体膜，

进一步具备以覆盖所述电阻膜的形式进行形成的绝缘膜，

所述绝缘膜具有分别使所述第1以及第2端部露出的第1以及第2通孔，

所述电阻膜和所述导体膜在所述第1以及第2通孔的内部互相接触，

所述第1电阻膜图形被构成为，从与所述第1以及第2通孔各自的内壁相接触的位置到所对应的端面膜厚逐渐地变薄。

4.一种电子部件的制造方法，其特征在于：

具备：

电阻膜形成工序，形成具有包含第1以及第2端部的第1电阻膜图形的电阻膜；

在形成了所述电阻膜之后形成覆盖所述第1以及第2端部的第2抗蚀图形的工序；

对覆盖所述第2抗蚀图形的绝缘膜材料进行成膜的工序；

绝缘膜形成工序，通过除去所述第2抗蚀图形以及形成于该第2抗蚀图形的上表面的所述绝缘膜材料，从而形成覆盖除了所述第1以及第2端部的上表面之外的所述第1电阻膜图形的上表面并且具有分别使所述第1以及第2端部露出的第1以及第2通孔的绝缘膜；

通过在形成了所述绝缘膜之后进行反溅射从而除去露出的所述第1以及第2端部的一部分的工序；

导体膜形成工序，在实施了所述反溅射之后，形成具有分别覆盖所述第1以及第2端部的第1以及第2配线图形的导体膜；

保护膜成膜工序，对具有所述导体膜露出于底面的接触孔的保护膜进行成膜；以及

端子形成工序，形成经由所述接触孔而与所述导体膜接触的端子，

所述第2抗蚀图形由在面积相对小的第1光致抗蚀剂的上侧层叠面积相对大的第2光致抗蚀剂而成的双层抗蚀剂构成，

所述绝缘膜材料中形成于所述电阻膜上的部分的膜厚随着接近所述第1光致抗蚀剂而逐渐地变薄，

实施了所述反溅射之后的所述电阻膜的膜厚从与所述第1以及第2通孔各自的内壁相接触的位置到所对应的端面逐渐地变薄。

5.如权利要求4所述的电子部件的制造方法，其特征在于：

形成所述电阻膜的工序具备：

对电阻膜材料进行成膜的工序；

形成覆盖所述电阻膜材料的第1抗蚀图形的工序；

将所述第1抗蚀图形作为掩膜来对所述电阻膜材料进行蚀刻的工序；

除去所述第1抗蚀图形的工序。

6.如权利要求4所述的电子部件的制造方法，其特征在于：

形成所述导体膜的工序具备：

对种子电极膜进行成膜的工序；

形成覆盖所述种子电极膜的第3抗蚀图形的工序；

由镀敷而将导体膜材料成膜于所述第3抗蚀图形之间的工序；

除去所述第3抗蚀图形的工序；

除去所述种子电极膜中没有被所述导体膜材料覆盖的部分的工序。