JPH01179353A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPH01179353A JPH01179353A JP62332349A JP33234987A JPH01179353A JP H01179353 A JPH01179353 A JP H01179353A JP 62332349 A JP62332349 A JP 62332349A JP 33234987 A JP33234987 A JP 33234987A JP H01179353 A JPH01179353 A JP H01179353A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resistor
- integrated circuit
- oxygen
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims abstract description 16
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 11
- 239000001301 oxygen Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052723 transition metal Inorganic materials 0.000 claims abstract description 7
- 150000003624 transition metals Chemical class 0.000 claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims abstract description 5
- -1 oxygen ions Chemical class 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 17
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 229910052715 tantalum Inorganic materials 0.000 abstract description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 239000011521 glass Substances 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 229910052594 sapphire Inorganic materials 0.000 abstract description 2
- 239000010980 sapphire Substances 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 47
- 238000005530 etching Methods 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は混成集積回路の製造方法に関し、特に薄膜抵抗
を使用する混成集積回路の製造方法に関する。
を使用する混成集積回路の製造方法に関する。
従来、混成集積回路における薄膜抵抗の形成方法は、第
４図（ａ）及び（ｂ）に平面図及びそのＣＣ線に沿う断
面図を示すように、基板１上に抵抗膜をスパッタリング
法などで被着し、次いでフォトリソグラフィ技術による
ウニ７トエツチング法でこの抵抗膜をエツチングして抵
抗体２を形成し、その後、電極用の導体膜３を所要パタ
ーンにエツチング形成する方法がとられている。
４図（ａ）及び（ｂ）に平面図及びそのＣＣ線に沿う断
面図を示すように、基板１上に抵抗膜をスパッタリング
法などで被着し、次いでフォトリソグラフィ技術による
ウニ７トエツチング法でこの抵抗膜をエツチングして抵
抗体２を形成し、その後、電極用の導体膜３を所要パタ
ーンにエツチング形成する方法がとられている。
上述した従来の方法で形成された抵抗は、基板１上の抵
抗体２の厚さによってその端部の段差が急になり、導体
膜３のカバレッジが悪くなる問題がある。すなわち、導
体膜３はコスト及び製造工程の面からは薄いことが好ま
しいが、導体膜３を薄くすることによって抵抗体２の段
差部での断線の危険性が増し、信顛性に乏しくなるとい
う問題がある。
抗体２の厚さによってその端部の段差が急になり、導体
膜３のカバレッジが悪くなる問題がある。すなわち、導
体膜３はコスト及び製造工程の面からは薄いことが好ま
しいが、導体膜３を薄くすることによって抵抗体２の段
差部での断線の危険性が増し、信顛性に乏しくなるとい
う問題がある。
また、ウェットエツチング法で抵抗体２を形成している
ため、サイドエツチングが大きく、精度良（バターニン
グが出来ないという問題がある。
ため、サイドエツチングが大きく、精度良（バターニン
グが出来ないという問題がある。
この場合、ドライエツチング法で抵抗膜をエツチングす
る方法が考えられるが、例えばタンタル（Ｔａ）Ｆｉ膜
の場合、フッ化物の沸点は１気圧で２３０°Ｃであり、
ドライエツチング時に基板自身もエツチングされるとい
う不具合が生じ、実用化が難しいという問題があった。
る方法が考えられるが、例えばタンタル（Ｔａ）Ｆｉ膜
の場合、フッ化物の沸点は１気圧で２３０°Ｃであり、
ドライエツチング時に基板自身もエツチングされるとい
う不具合が生じ、実用化が難しいという問題があった。
本発明は、段差部における断線を防止し、かつ精度の高
い抵抗を形成することができる混成集積回路の製造方法
を提供することを目的としている。
い抵抗を形成することができる混成集積回路の製造方法
を提供することを目的としている。
本発明の混成集積回路の製造方法は、基板上に遷移金属
又は遷移金属の窒化物からなる抵抗膜を形成する工程と
、抵抗体となる領域をのみマスクで覆い前記抵抗膜に酸
素をイオン注入する工程と、熱処理して前記酸素を注入
した領域の抵抗膜を酸化する工程とを含み、抵抗体と同
じ平面に絶縁膜を形成するようにしている。
又は遷移金属の窒化物からなる抵抗膜を形成する工程と
、抵抗体となる領域をのみマスクで覆い前記抵抗膜に酸
素をイオン注入する工程と、熱処理して前記酸素を注入
した領域の抵抗膜を酸化する工程とを含み、抵抗体と同
じ平面に絶縁膜を形成するようにしている。
次に、本発明を図面を参照して説明する。
第１図（ａ）及び（ｂ）は本発明方法で製造された混成
集積回路の一部の平面図及びそのＡＡ線に沿う断面図で
ある。
集積回路の一部の平面図及びそのＡＡ線に沿う断面図で
ある。
図において、１は基板であり、この上に抵抗体２と絶縁
膜４とを同一平面に形成している。そして、この抵抗体
２及び絶縁膜４上に導体膜３を所要パターンに形成し、
前記抵抗膜３に電気接続されている。
膜４とを同一平面に形成している。そして、この抵抗体
２及び絶縁膜４上に導体膜３を所要パターンに形成し、
前記抵抗膜３に電気接続されている。
次に、上述した混成集積回路の製造方法を、第２図（ａ
）及び（ｂ）を用、いて説明する。
）及び（ｂ）を用、いて説明する。
先ず、第２図（ａ）のように、アルミナセラミック、ガ
ラス、サファイア、シリコンウェハ等からなる基板１上
に、タンタル等の遷移金属又はその窒化物からなる金属
膜をスパッタリング法等で１０００〜３０００人被着し
て抵抗膜２Ａを形成する。そして、フォトパターニング
法により抵抗体となる部分にのみフォ［・レジスト５を
被覆する。
ラス、サファイア、シリコンウェハ等からなる基板１上
に、タンタル等の遷移金属又はその窒化物からなる金属
膜をスパッタリング法等で１０００〜３０００人被着し
て抵抗膜２Ａを形成する。そして、フォトパターニング
法により抵抗体となる部分にのみフォ［・レジスト５を
被覆する。
次いで、１７０Ｋ ｅ Ｖ 〜３００Ｋ ｅ Ｖのエネ
ルギ及びＩＱ１８〜Ｉ Ｏ”ＣＩ−’のドーズ量で酸素
をイオン注入すると、表面から１０００〜２５００人の
位置にピークをもつプロファイルが形成される。そして
、フォトレジスト５を除去し、例えば３００″Ｃで熱酸
化を行うと、第２図（ｂ）のように、イオン注入した領
域はアモルファス化していることと、抵抗膜内部の酸素
の拡散の効果もあって、容易に酸化して絶縁膜４として
構成される。これに対し、未注入域は短時間では酸化膜
は進行しない。また、酸化してもその厚みは薄いため、
容易にエツチング除去でき、抵抗体２として残される。
ルギ及びＩＱ１８〜Ｉ Ｏ”ＣＩ−’のドーズ量で酸素
をイオン注入すると、表面から１０００〜２５００人の
位置にピークをもつプロファイルが形成される。そして
、フォトレジスト５を除去し、例えば３００″Ｃで熱酸
化を行うと、第２図（ｂ）のように、イオン注入した領
域はアモルファス化していることと、抵抗膜内部の酸素
の拡散の効果もあって、容易に酸化して絶縁膜４として
構成される。これに対し、未注入域は短時間では酸化膜
は進行しない。また、酸化してもその厚みは薄いため、
容易にエツチング除去でき、抵抗体２として残される。
しかる上で、導体膜例えばニクロム／金をそれぞれ５０
０人／３０００人被着し、フォトバターニングで導体膜
３を形成すれば、抵抗体２に電気接続された導体膜３を
形成でき、第１図（ａ）及び（ｂ）に示した集積回路基
板が完了する。
０人／３０００人被着し、フォトバターニングで導体膜
３を形成すれば、抵抗体２に電気接続された導体膜３を
形成でき、第１図（ａ）及び（ｂ）に示した集積回路基
板が完了する。
したがって、このように構成された混成集積回路は、抵
抗体２と絶縁膜４とが同一平面に形成されるので、抵抗
体２の端部において段差が生じることはなく、導体膜３
を薄（した場合にも断線が生じることはない。また、抵
抗体２はイオン注入によってパターンを画成できるので
、高精度のパターンとして構成できる。
抗体２と絶縁膜４とが同一平面に形成されるので、抵抗
体２の端部において段差が生じることはなく、導体膜３
を薄（した場合にも断線が生じることはない。また、抵
抗体２はイオン注入によってパターンを画成できるので
、高精度のパターンとして構成できる。
ここで、第２図（ａ）の工程においてフォトレジスト５
を除去した後に、直ちに導体膜例えばチタン（Ｔ ｉ
） ／パラジウム（Ｐｄ）／金（Ａｕ）をそれぞれ２０
０〜１０００人／１０００〜２０００人／３０００人被
着し、かつフォトバターニングで導体膜３を形成しても
よい。
を除去した後に、直ちに導体膜例えばチタン（Ｔ ｉ
） ／パラジウム（Ｐｄ）／金（Ａｕ）をそれぞれ２０
０〜１０００人／１０００〜２０００人／３０００人被
着し、かつフォトバターニングで導体膜３を形成しても
よい。
その後、例えば４５０°Ｃで熱酸化を行うと第３図（ａ
）及び（ｂ）のようになり、導体膜３に覆われていない
抵抗膜２Ａの部分は容易に酸化して個々の導体膜３は絶
縁分離される。また、抵抗体２として構成されるイオン
の注入をしていない部分は表層のみ酸化され、緻密な酸
化膜となり、酸化の進行は無い。そして、導体膜３の直
下の酸素ドープされた抵抗膜６は導体膜３で保護される
ため、酸化は進行しない。これにより第４図（ａ）及び
（ｂ）に示すように、導体膜３の下側に抵抗膜２人が一
体的に残された混成集積回路が形成される。
）及び（ｂ）のようになり、導体膜３に覆われていない
抵抗膜２Ａの部分は容易に酸化して個々の導体膜３は絶
縁分離される。また、抵抗体２として構成されるイオン
の注入をしていない部分は表層のみ酸化され、緻密な酸
化膜となり、酸化の進行は無い。そして、導体膜３の直
下の酸素ドープされた抵抗膜６は導体膜３で保護される
ため、酸化は進行しない。これにより第４図（ａ）及び
（ｂ）に示すように、導体膜３の下側に抵抗膜２人が一
体的に残された混成集積回路が形成される。
本発明の実施例によれば、抵抗膜には酸素イオン注入時
と熱酸化時に酸化による体積膨張があるが、せいぜい１
０〜２０％であり、厚みにして２００〜６００人の段差
しか生ぜず、実用上は問題にならない。
と熱酸化時に酸化による体積膨張があるが、せいぜい１
０〜２０％であり、厚みにして２００〜６００人の段差
しか生ぜず、実用上は問題にならない。
ここで、抵抗膜にはタンタル、チタン、そりブデン、バ
ナジウム、ジルコニウム等の遷移金属またはこれらの窒
化物が採用できる。
ナジウム、ジルコニウム等の遷移金属またはこれらの窒
化物が採用できる。
以上説明したように本発明は、基板上に形成した抵抗膜
に選択的に酸素をイオン注入し、これを熱処理して抵抗
膜を酸化することにより、抵抗体と絶縁膜を同一平面上
に形成しているので、抵抗膜の端部における段差を軽減
し、導体膜のステップカバレッジを改善して接続の信頼
性を向上できる。また、抵抗体の形成にウェットエツチ
ング法を用いないため、高精度の微細抵抗体が形成でき
る効果がある。
に選択的に酸素をイオン注入し、これを熱処理して抵抗
膜を酸化することにより、抵抗体と絶縁膜を同一平面上
に形成しているので、抵抗膜の端部における段差を軽減
し、導体膜のステップカバレッジを改善して接続の信頼
性を向上できる。また、抵抗体の形成にウェットエツチ
ング法を用いないため、高精度の微細抵抗体が形成でき
る効果がある。
′ 第１図（ａ）及び（ｂ）は本発明方法により製造
された混成集積回路の平面図及びそのＡＡ線断面図、第
２図（ａ）及び（ｂ）は本発明方法を工程順に示す断面
図、第３図（ａ）及び（ｂ）は本発明の他の実施例によ
り製造された混成集積回路の平面図及びそのＢＢ線断面
図、第４図（ａ）及び（ｂ）は従来方法により製造され
た混成集積回路の平面図及びそのＣＣ線断面図である。 １・・・基板、２・・・抵抗体、２Ａ・・・抵抗膜、３
・・・導体膜、４・・・絶縁膜。 話 区 綜
された混成集積回路の平面図及びそのＡＡ線断面図、第
２図（ａ）及び（ｂ）は本発明方法を工程順に示す断面
図、第３図（ａ）及び（ｂ）は本発明の他の実施例によ
り製造された混成集積回路の平面図及びそのＢＢ線断面
図、第４図（ａ）及び（ｂ）は従来方法により製造され
た混成集積回路の平面図及びそのＣＣ線断面図である。 １・・・基板、２・・・抵抗体、２Ａ・・・抵抗膜、３
・・・導体膜、４・・・絶縁膜。 話 区 綜
Claims (1)
- （１）基板上に遷移金属又は遷移金属の窒化物からなる
抵抗膜を形成する工程と、抵抗体となる領域をのみマス
クで覆い前記抵抗膜に酸素をイオン注入する工程と、熱
処理して前記酸素を注入した領域の抵抗膜を酸化する工
程とを含むことを特徴とする混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62332349A JPH01179353A (ja) | 1987-12-30 | 1987-12-30 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62332349A JPH01179353A (ja) | 1987-12-30 | 1987-12-30 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01179353A true JPH01179353A (ja) | 1989-07-17 |
Family
ID=18253966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62332349A Pending JPH01179353A (ja) | 1987-12-30 | 1987-12-30 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01179353A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007267229A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | マイクロストリップ伝送線路 |
| WO2013129251A1 (ja) * | 2012-02-27 | 2013-09-06 | Tdk株式会社 | カプラ、電子部品、及び電子部品の製造方法 |
-
1987
- 1987-12-30 JP JP62332349A patent/JPH01179353A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007267229A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | マイクロストリップ伝送線路 |
| US8222968B2 (en) | 2006-03-29 | 2012-07-17 | Kabushiki Kaisha Toshiba | Microstrip transmission line device including an offset resistive region extending between conductive layers and method of manufacture |
| WO2013129251A1 (ja) * | 2012-02-27 | 2013-09-06 | Tdk株式会社 | カプラ、電子部品、及び電子部品の製造方法 |
| CN104145367A (zh) * | 2012-02-27 | 2014-11-12 | Tdk株式会社 | 耦合器、电子部件以及电子部件的制造方法 |
| JPWO2013129251A1 (ja) * | 2012-02-27 | 2015-07-30 | Tdk株式会社 | カプラ、電子部品、及び電子部品の製造方法 |
| US9263786B2 (en) | 2012-02-27 | 2016-02-16 | Tdk Corporation | Coupler, electronic component, and manufacturing method for electronic component |
| CN104145367B (zh) * | 2012-02-27 | 2016-08-24 | Tdk株式会社 | 耦合器、电子部件以及电子部件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4434544A (en) | Multilayer circuit and process for manufacturing the same | |
| US4344223A (en) | Monolithic hybrid integrated circuits | |
| JPH01179353A (ja) | 混成集積回路の製造方法 | |
| JPS59144162A (ja) | 薄膜回路の製造方法 | |
| JPS59205735A (ja) | 半導体装置の製造方法 | |
| US4539434A (en) | Film-type electrical substrate circuit device and method of forming the device | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JP2748530B2 (ja) | 半導体装置の製造方法 | |
| JP2874184B2 (ja) | 半導体装置の製造方法 | |
| JPS63316467A (ja) | 薄膜抵抗体を有する半導体装置及びその製造方法 | |
| JP3036086B2 (ja) | 半導体装置の製造方法 | |
| JP2644079B2 (ja) | 半導体集積回路 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JPS59107769A (ja) | 半田流れ防止域の形成方法 | |
| KR0173178B1 (ko) | 반도체 금속막 식각공정 | |
| JPS634360B2 (ja) | ||
| JPH05243217A (ja) | 半導体装置の製造方法 | |
| JPH0648754B2 (ja) | 配線基板の製造方法 | |
| JPH0114701B2 (ja) | ||
| JPS5815253A (ja) | 半導体装置の電極製造方法 | |
| JPS6132427A (ja) | 半導体装置の製造方法 | |
| JP3292081B2 (ja) | 半導体式加速度センサの製造方法 | |
| JPH1084084A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS59181075A (ja) | ジヨセフソン集積回路装置の製造方法 | |
| JPH04348516A (ja) | コンタクトホールの形成方法 |