JPH0114701B2 - - Google Patents

Info

Publication number
JPH0114701B2
JPH0114701B2 JP54153240A JP15324079A JPH0114701B2 JP H0114701 B2 JPH0114701 B2 JP H0114701B2 JP 54153240 A JP54153240 A JP 54153240A JP 15324079 A JP15324079 A JP 15324079A JP H0114701 B2 JPH0114701 B2 JP H0114701B2
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
film
region
anodization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54153240A
Other languages
English (en)
Other versions
JPS5676536A (en
Inventor
Mitsuru Sakamoto
Kunyuki Hamano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Original Assignee
CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHO ERU ESU AI GIJUTSU KENKYU KUMIAI filed Critical CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority to JP15324079A priority Critical patent/JPS5676536A/ja
Publication of JPS5676536A publication Critical patent/JPS5676536A/ja
Publication of JPH0114701B2 publication Critical patent/JPH0114701B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 本発明はシリコン窒化膜の陽極酸化法を用いる
半導体装置の製造方法にかかり、シリコン窒化膜
の陽極酸電気化学反応(以下陽極化成と称す)に
より陽極酸化皮膜の形成に於いて当シリコン窒化
膜の選択的陽極化成による選択的酸化皮膜の生成
を用いる半導体装置の製造方法に関する。
シリコン窒化膜の陽極化成に依る陽極酸化皮膜
即ちシリコン酸化膜の形成は集積回路半導体素子
の製作に於けるシリコン窒化膜の適用、及び該シ
リコン窒化膜の加工法に新しい手法を与える。し
かし1967年にP.F.Schmidt、D.R.wonsidlerが上
記シリコン窒化膜の陽極化成に関して発表して以
来、数少ない例を除き当手法の集積回路半導体素
子製作への適用は余りなされていない。この理由
は陽極化成を施すシリコン窒化膜が絶縁物質であ
るために、アルミ金属などの金属物質の陽極化成
の如くには、陽極電流が発生せず、当陽極電流を
増加せんとすれば非常に高い陽極電圧が必要とさ
れるからである。この必要とされる陽極電圧は陽
極化成せんとするシリコン窒化膜厚が増加するに
従い、ますます増加する。例えばシリコン窒化膜
厚が1000Åの場合には陽極電圧は200〜300V必要
とされる。このため従来の上述した数少ない適用
例に於いては使用するシリコン窒化膜厚が限定さ
れ、シリコン窒化膜厚は400Å以下となりこの手
法の実用範囲が限られたものとなつていた。
更に、該シリコン窒化膜の陽極化成の集積回路
半導体素子への適用化に於いては、全面シリコン
窒化膜の化成の他、選択的シリコン窒化膜の陽極
化成が必要とされる。即ち、シリコン窒化膜の一
部領域のみを選択的に化成し当領域のみのシリコ
ン窒化膜を陽極酸化皮膜に変換した後、該皮膜の
みを除去し、選択的シリコン窒化膜を最終的に半
導体基板表面に形成する如き手段が有効となる場
合がある。斯くの如きシリコン窒化膜の選択的陽
極化成法として従来次の様な方法が提案されてい
る。即ち半導体基板表面に陽極化成時陽極電流を
遮断する絶縁物質を選択的に形成し、斯くの如き
姿態の半導体表面上全面にシリコン窒化膜を堆積
せしめた後陽極化成を行う。斯くすれば、絶縁物
質で陽極電流を遮断される領域のシリコン窒化膜
の陽極化成は起らず、絶縁物質で被覆されないシ
リコン基体表面に堆積したシリコン窒化膜のみが
陽極化成され、この領域のみを陽極酸化皮膜に変
換することが可能となる。
しかしこの従来技術の場合、シリコン窒化膜中
を流れる、陽極電流の横方向成分のために上記選
択的に形成された該絶縁物質のパターンに整合し
たシリコン窒化膜の選択的陽極化成は難かしく、
精確なシリコン窒化膜の微細加工は困難となつて
いた。
本発明は斯くの如く従来困難となつていたシリ
コン窒化膜の陽極化成による精確なシリコン窒化
膜の微細加工を容易にすると共に又、膜厚の大な
るシリコン窒化膜の選択的陽極化成をも可能とし
このシリコン窒化膜の陽極化成という手法の集積
回路半導体素子製造への適用範囲をより拡大せん
とするものである。
このために本発明に於いては、シリコン窒化膜
を選択的に陽極化成し陽極酸化皮膜に変換せんと
する領域のみにイオン注入を施す。斯くイオン注
入することにより注入領域のシリコン窒化膜の陽
極化成は、非イオン注入領域に比べ非常に速く進
むため選択的陽極化成が可能となる。
本発明は、シリコン窒化膜にイオン注入するこ
とで当注入を受けたシリコン窒化膜の陽極化成速
度が極度に増進され、しかも選択的にシリコン窒
化膜にイオン注入を施すと注入領域に陽極電流が
集中し陽極化成が進むが、非注入領域ではほとど
該陽極電流が流れず、陽極化成されないという知
見に基づくものである。
次に実施例で似つて本発明の詳細な説明を後添
附に従い行う。第1図〜第8図は本発明を適用し
た集積回路半導体素子製造に必要とされる多層配
線工程を示した第1の実施例である。
第1図に示す如く導電型がP型又はN型の比抵
抗0.01〜100Ω−cmのシリコン半導体基板101
表面に酸素ガス雰囲気中の温度炉による熱酸化又
はCVD法により二酸化シリコン膜102を膜厚
1000Å〜1μm形成した後、第2図に示す様にリ
ン又はボロン等の有効不純物を含有するポリシリ
コン又はアルミ、モリブデン等の金属薄膜103
をCVD法又は蒸着法等で膜厚2000Å〜2μm二酸
化シリコン膜102上に堆積せしめる。続いて第
3図に示すシリコン窒化膜104を膜厚1000Å〜
1μm、CVD法又はプラズマCVD法等により該金
属薄膜103を被覆するように堆積する。次に公
知のホトレジスト技術に依り、第4図に示す様に
シリコン窒化膜の陽極化成せんとする領域上のみ
を選択的に除去したPRマスク材料105を形成
した後当PRマスク材料105をマスクとしてリ
ン又はボロン等のイオン注入106をシリコン窒
化膜に施す。ここでイオン注入の注入量はφ=1
×1014/cm2程度とし、注入エネルギーは注入イオ
ンのシリコン窒化膜中の飛程距離が、該シリコン
窒化膜104の膜厚と同程度か又はより大となる
よう選択すればよく、これ注入イオンの種類によ
り異る。斯くした後該PRマスク材料105を除
去する。斯くして第5図に示すように前記イオン
注入により導入された多くの欠陥を含む領域10
7が形成されたシリコン窒化膜が露出する。
次に第5図姿態となつたシリコン半導体を陽極
化成する。斯くして該イオン注入されたシリコン
窒化膜領域107が化成され陽極酸化皮膜に変換
する。この際イオン注入のないシリコン窒化膜の
陽極化成はほとんど生じず第6図に示す如く該イ
オン注入領域107に整合した陽極酸化皮膜領域
108が形成される。但し前記金属薄膜103は
図面に示さない他領域に形成した二酸化シリコン
膜102のコンタクト開孔を通して、シリコン半
導体基板101表面と電気的に接続されているた
め陽極化成時の陽極電流は、シリコン半導体基板
101から該コンタクト開孔を通して金属薄膜1
03に流れ次にイオン注入を施したシリコン窒化
膜領域107のみを流れる。次に弗酸系の化学薬
品により該陽極酸化皮膜領域108を除去し第7
図のコンタクト開孔109を形成する。次に第8
図に示す様に第2のパターニングされた金属薄膜
110をコンタクト開孔109を介して第1の金
属薄膜103と電気的に接続する姿態に形成す
る。斯くして精確なコンタクト開孔109を介し
て接続した多層配線が可能となる。
次に第2の実施例で似つて本発明の詳細な説明
を行う。後添附図第9図〜第16図は、本発明を
半導体基体上に形成した薄膜パターニングに適用
した例を示す。ここで第9図〜第13図迄は第1
の実施例に於ける第1図〜第5図に示した工程と
同一であるので説明を省く。第2の実施例でも第
13図工程迄の処理を施した後、次に第1の実施
例で述べた如く、陽極化成により第14図に示す
如くイオン注入を施したシリコン窒化膜領域10
7のみを陽極化成し、当領域のみを陽極酸化皮膜
108に変換する。斯くして陽極酸化皮膜に変換
しないシリコン窒化膜201が精確に形成され
る、続いて該陽極酸化膜108を弗酸系の化学薬
品で除去し第15図姿態とした後、第16図に示
す如く精確にパターニングされたシリコン窒化膜
201をマスク材料とし金属薄膜103をプラズ
マエツチング又は化学薬品で蝕刻する。
斯くの如くして精確に形成されたシリコン窒化
膜201をマスク材料として正確な金属薄膜20
2の形成が可能となる。
【図面の簡単な説明】
第1図乃至第8図は本発明を適用した第1の実
施例を示す各工程の断面図であり、図において、
101……シリコン半導体基板、102……二酸
化シリコン膜、103……第1金属薄膜、104
……シリコン窒化膜、105……PRマスク、1
06……イオン注入、107……イオン注入され
たシリコン窒化膜、108……陽極酸化皮膜、1
09……コンタクト開孔、110……第2金属薄
膜である。 第9図乃至第16図は本発明を適用した第2の
実施例を示す各工程の断面図であり、101〜1
08……(第1の実施例と同じ記号)、201…
…シリコン窒化膜マスク材料、202……パター
ニングされた金属薄膜である。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体基板上に形成したシリコン窒化膜の一
    部領域にのみイオン注入を施す工程と、該イオン
    注入したシリコン窒化膜領域のみを選択的に非フ
    ツ酸系溶液で陽極酸化する工程と、前記陽極酸化
    された膜のみをエツチング除去し、イオン注入を
    施さないシリコン窒化膜領域のみを最終的に残す
    ことを特徴とする半導体装置の製造方法。
JP15324079A 1979-11-27 1979-11-27 Anodization of silicon nitride film Granted JPS5676536A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15324079A JPS5676536A (en) 1979-11-27 1979-11-27 Anodization of silicon nitride film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15324079A JPS5676536A (en) 1979-11-27 1979-11-27 Anodization of silicon nitride film

Publications (2)

Publication Number Publication Date
JPS5676536A JPS5676536A (en) 1981-06-24
JPH0114701B2 true JPH0114701B2 (ja) 1989-03-14

Family

ID=15558112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15324079A Granted JPS5676536A (en) 1979-11-27 1979-11-27 Anodization of silicon nitride film

Country Status (1)

Country Link
JP (1) JPS5676536A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58169976A (ja) * 1982-03-30 1983-10-06 Fujitsu Ltd 半導体装置の製造方法
US4450041A (en) * 1982-06-21 1984-05-22 The United States Of America As Represented By The Secretary Of The Navy Chemical etching of transformed structures
DE3675491D1 (de) * 1985-09-30 1990-12-13 Siemens Ag Verfahren zur uebertragung feinster fotolackstrukturen.

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50141276A (ja) * 1974-04-30 1975-11-13
JPS5488092A (en) * 1977-12-26 1979-07-12 Cho Lsi Gijutsu Kenkyu Kumiai Method of fabricating semiconductor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50141276A (ja) * 1974-04-30 1975-11-13
JPS5488092A (en) * 1977-12-26 1979-07-12 Cho Lsi Gijutsu Kenkyu Kumiai Method of fabricating semiconductor

Also Published As

Publication number Publication date
JPS5676536A (en) 1981-06-24

Similar Documents

Publication Publication Date Title
US3442701A (en) Method of fabricating semiconductor contacts
JPH0160940B2 (ja)
US4045302A (en) Multilevel metallization process
JPS58202545A (ja) 半導体装置の製造方法
JPH0114701B2 (ja)
JPH0281426A (ja) 半導体装置の製造方法
JP2794565B2 (ja) 溝形キャパシタの製造方法
JPS583261A (ja) 竪型埋め込みキヤパシタの製造方法
JPS6132421A (ja) 半導体装置の製造方法
JPS622654A (ja) 半導体装置およびその製造方法
JPH05243222A (ja) 半導体装置の製造方法
JPH0222818A (ja) 半導体装置の製造方法
JPS5821310A (ja) プレ−ナ型磁気バブル素子の製造法
JPS61281523A (ja) コンタクト形成法
JPS6046023A (ja) 半導体装置の製造方法
JPH0328074B2 (ja)
JPS6279625A (ja) 半導体装置の製造方法
JPS61113259A (ja) 半導体装置の製造方法
JPS5934798B2 (ja) 陽極酸化方法
JPS59178732A (ja) 半導体装置の製造方法
JPS5835940A (ja) 半導体装置の製造方法
JPH0354476B2 (ja)
JPS6261334A (ja) パタ−ンの形成方法
JPS5847851B2 (ja) チタン層を有する半導体素子の製造方法
JPS5851414B2 (ja) ヨウキヨクサンカホウホウ