JPS6261334A - パタ−ンの形成方法 - Google Patents
パタ−ンの形成方法Info
- Publication number
- JPS6261334A JPS6261334A JP19941185A JP19941185A JPS6261334A JP S6261334 A JPS6261334 A JP S6261334A JP 19941185 A JP19941185 A JP 19941185A JP 19941185 A JP19941185 A JP 19941185A JP S6261334 A JPS6261334 A JP S6261334A
- Authority
- JP
- Japan
- Prior art keywords
- spacers
- substrate
- wiring
- patterns
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体装置の製造方法に係り、特に段差を有
する基板上にきわめて微細なパターンを形成する方法に
関するものである。
する基板上にきわめて微細なパターンを形成する方法に
関するものである。
第２図を用いて従来技術の問題点を説明する。
第２図は、従来知られているリフトオフ法による配線形
成法の１例を示す。同図はＳｉなどの基板１０上に、配
線の逆パターンに加工されたスペーサ１１が形成され、
その上に配線用金属１２ａ、１２ｂが被着されている状
態を示す０次にスペーサ１１をエツチングし、同時にス
ペーサ１１上に被着された配線層１２ｂを剥離させるこ
とによって配線パターン１２ａを形成していた。この方
法においては、基板１０表面に急峻な段差等が存在する
場合、この上に配線１２ａを形成するためには、充分な
段差被覆性を確保するために基板を自公転させながら蒸
着を行うなどの、膜形成の粒子の廻り込み特性に優れた
膜形成法を用いる必要がある。しかし、この方法では、
スペーサによるシャドーイング効果によって、基板１０
上に形成する配線パターンの側面はテーバ状となる。こ
のため、従来のリフトオフ法ではアスペクト比の高い矩
形断面の配線パターンを形成することが困難で。
成法の１例を示す。同図はＳｉなどの基板１０上に、配
線の逆パターンに加工されたスペーサ１１が形成され、
その上に配線用金属１２ａ、１２ｂが被着されている状
態を示す０次にスペーサ１１をエツチングし、同時にス
ペーサ１１上に被着された配線層１２ｂを剥離させるこ
とによって配線パターン１２ａを形成していた。この方
法においては、基板１０表面に急峻な段差等が存在する
場合、この上に配線１２ａを形成するためには、充分な
段差被覆性を確保するために基板を自公転させながら蒸
着を行うなどの、膜形成の粒子の廻り込み特性に優れた
膜形成法を用いる必要がある。しかし、この方法では、
スペーサによるシャドーイング効果によって、基板１０
上に形成する配線パターンの側面はテーバ状となる。こ
のため、従来のリフトオフ法ではアスペクト比の高い矩
形断面の配線パターンを形成することが困難で。
配線微細加工上、１つの問題となっていた。この問題に
ついては、アイ・イー・イー・イー・トランスアクショ
ン・オン・エレクトロン・デバイスズ（ＴＥＥＥ Ｔｒ
ａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅ
ｖｉｃｅｓ）ＥＤ−２９，Ｎα４．１９８２．第５１２
〜５１７頁に詳しく示されている。
ついては、アイ・イー・イー・イー・トランスアクショ
ン・オン・エレクトロン・デバイスズ（ＴＥＥＥ Ｔｒ
ａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅ
ｖｉｃｅｓ）ＥＤ−２９，Ｎα４．１９８２．第５１２
〜５１７頁に詳しく示されている。
［発明の目的〕
本発明の目的は、基板上に高いアスペクト比、矩形段面
を有する微細パターンを形成する方法を提供することに
ある。
を有する微細パターンを形成する方法を提供することに
ある。
従来のりフトオフ法では、上記のようにスペーサの間に
被着した導体材料を配線として用いたためにシャドーイ
ング効果によって配線の微細化が制約される。これに対
して、本発明では、スペーサ上の導体材料を配線として
用いたことによって。
被着した導体材料を配線として用いたためにシャドーイ
ング効果によって配線の微細化が制約される。これに対
して、本発明では、スペーサ上の導体材料を配線として
用いたことによって。
スペーサの形状に忠実に加工された矩形断面を有する微
細な配線パターンが形成できる。また、スペーサ表面は
平坦なため、廻り込みの良い膜形成法を用いなくとも段
差被覆性の良い高信頼度の配線パターンが得られる。ス
ペーサ上の配線層とスペーサ以外の部分に堆積した配線
層とを電気的に完全に分離するために、スペーサ以外の
部分に堆積した配線層を陽極とする電解処理や、もしく
は表面酸化処理などを行って、スペーサ上の配線層に影
響を及ぼすことなく不要な部分をエツチング除去もしく
は表面を酸化することができろために、歩留り良く所定
の配線パターンが得られる。
細な配線パターンが形成できる。また、スペーサ表面は
平坦なため、廻り込みの良い膜形成法を用いなくとも段
差被覆性の良い高信頼度の配線パターンが得られる。ス
ペーサ上の配線層とスペーサ以外の部分に堆積した配線
層とを電気的に完全に分離するために、スペーサ以外の
部分に堆積した配線層を陽極とする電解処理や、もしく
は表面酸化処理などを行って、スペーサ上の配線層に影
響を及ぼすことなく不要な部分をエツチング除去もしく
は表面を酸化することができろために、歩留り良く所定
の配線パターンが得られる。
実施例１゜
第】図を用いて説明する。Ｓｉ基板２０上に下地層２１
としてＣｒを０．１μｍの厚さに蒸着した。次に第１の
スペーサ２２ａとして厚さ１μｍのポリイミド樹脂膜、
第２のスペーサ２２ｂとして厚さ０．１μｍのＣｒ膜を
形成し、まず第２のスペーサ２２ｂを所望のパターンに
加工し、これをマスクとして第１のスペーサ２２ａを加
工してスペーサ２２とした。この後に配線層２３として
銅を１μｍの厚さに蒸着した。最後に、硫酸銅水溶液中
で下地層２１を陽極とする電解エツチングを行った。第
２図（ａ）は、下地層２１−ヒの配線２３ａが電解エツ
チングされて、スペーサ２２」−の配線層２３ｂから電
気的に分離された状態を示す、この段階で、１１！解エ
ツチングを終了してもよいが、必要に応じて、第２図（
ｂ）に示すように配線層２３ａを完全に除去し、さらに
下地層２１のスペーサによって覆われていない部分を反
応性イオンエツチングまたはＡｒイオンエツチング等を
用いて除去してもよい、また、配線形成後、保護膜とし
てポリイミド樹脂等の絶縁物を塗布してもよい、上記実
施例では、Ｓｉ基板上に幅０．８μｍ、厚さ１．０μｍ
の矩形断面を有する謂からなる配線２３ｂを形成するこ
とができた。
としてＣｒを０．１μｍの厚さに蒸着した。次に第１の
スペーサ２２ａとして厚さ１μｍのポリイミド樹脂膜、
第２のスペーサ２２ｂとして厚さ０．１μｍのＣｒ膜を
形成し、まず第２のスペーサ２２ｂを所望のパターンに
加工し、これをマスクとして第１のスペーサ２２ａを加
工してスペーサ２２とした。この後に配線層２３として
銅を１μｍの厚さに蒸着した。最後に、硫酸銅水溶液中
で下地層２１を陽極とする電解エツチングを行った。第
２図（ａ）は、下地層２１−ヒの配線２３ａが電解エツ
チングされて、スペーサ２２」−の配線層２３ｂから電
気的に分離された状態を示す、この段階で、１１！解エ
ツチングを終了してもよいが、必要に応じて、第２図（
ｂ）に示すように配線層２３ａを完全に除去し、さらに
下地層２１のスペーサによって覆われていない部分を反
応性イオンエツチングまたはＡｒイオンエツチング等を
用いて除去してもよい、また、配線形成後、保護膜とし
てポリイミド樹脂等の絶縁物を塗布してもよい、上記実
施例では、Ｓｉ基板上に幅０．８μｍ、厚さ１．０μｍ
の矩形断面を有する謂からなる配線２３ｂを形成するこ
とができた。
実施例２
第３図を用いて説明する。実施例１と同様に、Ｓｉ基板
３０上に下地層２１と所望のパターンに加工されたスペ
ーサ３２を形成した。実施例２では配線層３３としてア
ルミニウムを１μｍの厚さに蒸着した。最後に、シュウ
酸水溶中で下地層３１を陽極とした陽極酸化処理により
、下地層３１上の配線層３３ａを絶縁物である酸化アル
ミニラ１１に変化させた。この実施例において、幅０．
８μｍ、厚さ１μｍのアルミニウム配線を形成すること
ができた。
３０上に下地層２１と所望のパターンに加工されたスペ
ーサ３２を形成した。実施例２では配線層３３としてア
ルミニウムを１μｍの厚さに蒸着した。最後に、シュウ
酸水溶中で下地層３１を陽極とした陽極酸化処理により
、下地層３１上の配線層３３ａを絶縁物である酸化アル
ミニラ１１に変化させた。この実施例において、幅０．
８μｍ、厚さ１μｍのアルミニウム配線を形成すること
ができた。
実施例３
第４図を用いて説明する。実施例】−と同様に、Ｓｉ基
板４０上に下地層４１と所望のパターンに加工されたス
ペーサ４２を形成した。実施例３では、配線層４３ａ、
４３ｂとしてアルミニウムを１μｍの厚さに蒸着した。
板４０上に下地層４１と所望のパターンに加工されたス
ペーサ４２を形成した。実施例３では、配線層４３ａ、
４３ｂとしてアルミニウムを１μｍの厚さに蒸着した。
最後に、基板４０全体を濃硝酸に浸漬し、配線層４３ａ
、４３ｂの表面に酸化膜４３ｃを形成することによって
配線層４３ａと配線層４３ｂを絶縁した。この実施例に
ついても、実施例２と同じパターンを得た。なお本実施
例においては、電解エツチングや陽極酸化処理を行わな
いため下地層４１は必ずしも必要でない。
、４３ｂの表面に酸化膜４３ｃを形成することによって
配線層４３ａと配線層４３ｂを絶縁した。この実施例に
ついても、実施例２と同じパターンを得た。なお本実施
例においては、電解エツチングや陽極酸化処理を行わな
いため下地層４１は必ずしも必要でない。
また、以上の実施例においては、不要な配線層を酸化す
る方法を示したが、酸化のかわりに表面をわずかにエツ
チングする方法を用いても良い。スペーサは、単層であ
っても、２層以上の複数層であっても良い、ただし、複
数層のスペーサを用いる場合、各層のスペーサは上下の
層との接着性に優れていることが望ましい、スペーサ材
料とじては、高分子樹脂のみについて述べたが、高精度
に加工できかつ電気抵抗の高い材料、例えばＳ ｉＯ□
やｐ−ｎ接合を有するＳｉ、Ｓｉ窒化物等であっても良
い。下地層は、Ｃｒの他、Ｗ、Ｔｉ、ＡＱ等の導電性材
料であれば良いが、配線層の電解エツチングの際に、配
線層よりもエツチングされ難く、かつ基板との接着性に
優れた材料であることが望ましい。また、基板としてＳ
ｉの場合について述べたが、他の導電材料や絶縁性材料
にも適用できる。なお、導電材料の場合は、電解処理を
行なう場合でも、必ずしも下地層は必要でない。
る方法を示したが、酸化のかわりに表面をわずかにエツ
チングする方法を用いても良い。スペーサは、単層であ
っても、２層以上の複数層であっても良い、ただし、複
数層のスペーサを用いる場合、各層のスペーサは上下の
層との接着性に優れていることが望ましい、スペーサ材
料とじては、高分子樹脂のみについて述べたが、高精度
に加工できかつ電気抵抗の高い材料、例えばＳ ｉＯ□
やｐ−ｎ接合を有するＳｉ、Ｓｉ窒化物等であっても良
い。下地層は、Ｃｒの他、Ｗ、Ｔｉ、ＡＱ等の導電性材
料であれば良いが、配線層の電解エツチングの際に、配
線層よりもエツチングされ難く、かつ基板との接着性に
優れた材料であることが望ましい。また、基板としてＳ
ｉの場合について述べたが、他の導電材料や絶縁性材料
にも適用できる。なお、導電材料の場合は、電解処理を
行なう場合でも、必ずしも下地層は必要でない。
本発明による配線形成方法には、下記の３つの効果があ
る。
る。
１）高アスペクト比、矩形断面を有する配線パターンの
形成が可能となる。
形成が可能となる。
２）配線材料の堆積方法として、従来国電とされていた
スパッタリング法も用いる。−とができる。
スパッタリング法も用いる。−とができる。
３）従来のりフトオフ法では、不要な配線層を除去する
際に多量の剥離物が発生するが、本発明は、剥離物を出
さない方法であるため、工程のクリーン化に効果がある
。
際に多量の剥離物が発生するが、本発明は、剥離物を出
さない方法であるため、工程のクリーン化に効果がある
。
第１図は本発明の一実施例を示す図、第２図は従来の方
法を示す図、第３図および第４図はそれぞれ本発明の異
なる実施例を示す図である。 １０．２０，３０．４０−・・基板、２１，３１゜４１
・・・下地層、１１ ａ 、 ２２ ａ 、 ３２ ａ
、 ４２ ａ・・・第１のスペーサ、１ ｌｂ、２２
ｂ、３２１）。
法を示す図、第３図および第４図はそれぞれ本発明の異
なる実施例を示す図である。 １０．２０，３０．４０−・・基板、２１，３１゜４１
・・・下地層、１１ ａ 、 ２２ ａ 、 ３２ ａ
、 ４２ ａ・・・第１のスペーサ、１ ｌｂ、２２
ｂ、３２１）。
Claims (1)
- 基板上に絶縁物からなる所定のパターンを形成する工
程、基板上に金属または半導体、もしくはそれらを主成
分とする化合物からなる導体層を形成する工程、上記以
外の部分に被着した導体層の少なくとも一部を選択的に
エッチング除去するか、もしくは少なくとも該導体層表
面を絶縁物に変化させる工程を含むことを特徴とするパ
ターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19941185A JPS6261334A (ja) | 1985-09-11 | 1985-09-11 | パタ−ンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19941185A JPS6261334A (ja) | 1985-09-11 | 1985-09-11 | パタ−ンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6261334A true JPS6261334A (ja) | 1987-03-18 |
Family
ID=16407354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19941185A Pending JPS6261334A (ja) | 1985-09-11 | 1985-09-11 | パタ−ンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6261334A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0230128A (ja) * | 1988-05-18 | 1990-01-31 | Veeco Instr Inc | 基板移送及び冷却方法、並びにその方法を実施するための装置 |
| JPH05140771A (ja) * | 1991-11-15 | 1993-06-08 | Nissin Electric Co Ltd | エツチング装置 |
-
1985
- 1985-09-11 JP JP19941185A patent/JPS6261334A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0230128A (ja) * | 1988-05-18 | 1990-01-31 | Veeco Instr Inc | 基板移送及び冷却方法、並びにその方法を実施するための装置 |
| JPH05140771A (ja) * | 1991-11-15 | 1993-06-08 | Nissin Electric Co Ltd | エツチング装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| US5120572A (en) | Method of fabricating electrical components in high density substrates | |
| US4035276A (en) | Making coplanar layers of thin films | |
| US5254493A (en) | Method of fabricating integrated resistors in high density substrates | |
| US4040891A (en) | Etching process utilizing the same positive photoresist layer for two etching steps | |
| US3386894A (en) | Formation of metallic contacts | |
| JPS6350860B2 (ja) | ||
| CA1079683A (en) | Forming feedthrough connections for multilevel interconnection metallurgy systems | |
| US4624740A (en) | Tailoring of via-hole sidewall slope | |
| US3623961A (en) | Method of providing an electric connection to a surface of an electronic device and device obtained by said method | |
| JPS6261334A (ja) | パタ−ンの形成方法 | |
| JP3126862B2 (ja) | 金属パターンの形成方法 | |
| US3997380A (en) | Method of engraving a conductive layer | |
| JPS56148845A (en) | Manufacture of semiconductor device | |
| EP0168535B1 (en) | A method of producing a layered structure | |
| JPS6325519B2 (ja) | ||
| JPH023926A (ja) | 配線の形成方法 | |
| JPH05243222A (ja) | 半導体装置の製造方法 | |
| JPS6056237B2 (ja) | メツキ膜のベ−ス層構造 | |
| JP2929850B2 (ja) | 半導体装置の製造方法 | |
| JPS5821310A (ja) | プレ−ナ型磁気バブル素子の製造法 | |
| KR0159647B1 (ko) | 전기 도금에 의한 금속층 형성 방법 | |
| KR100252757B1 (ko) | 금속패턴 형성방법 | |
| JPH0261142B2 (ja) | ||
| JPH04343228A (ja) | 半導体装置の製造方法 |