KR0159647B1 - 전기 도금에 의한 금속층 형성 방법 - Google Patents

전기 도금에 의한 금속층 형성 방법 Download PDF

Info

Publication number
KR0159647B1
KR0159647B1 KR1019950023333A KR19950023333A KR0159647B1 KR 0159647 B1 KR0159647 B1 KR 0159647B1 KR 1019950023333 A KR1019950023333 A KR 1019950023333A KR 19950023333 A KR19950023333 A KR 19950023333A KR 0159647 B1 KR0159647 B1 KR 0159647B1
Authority
KR
South Korea
Prior art keywords
layer
metal layer
substrate
electroplating
metal
Prior art date
Application number
KR1019950023333A
Other languages
English (en)
Other versions
KR970006549A (ko
Inventor
최재영
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950023333A priority Critical patent/KR0159647B1/ko
Publication of KR970006549A publication Critical patent/KR970006549A/ko
Application granted granted Critical
Publication of KR0159647B1 publication Critical patent/KR0159647B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 전기 도금에 의하여 일정한 형상의 금속층을 형성시키기 위한 방법에 관한 것으로서, 기판상에 순차적으로 적층되어 있는 절연층 및 감광층을 일정한 형상으로 패터닝(patterning)시켜서 상기 기판의 일부를 노출시키는 제1단계와, 상기 노출된 기판상에 시드(seed)층을 형성시키는 제2단계와, 상기 기판상에 형성된 시드(seed)층상에 전기 도금에 의하여 금속층을 형성시키는 제3단계와, 상기 전열층상에 잔존하는 감광층을 제거하는 제4단계와, 그리고 상기 절연층 및 금속층상에 평탄화 물질을 도포시키는 제5단계로 이루어지며 이에 의해서 상기 금속층 주위에 기공이 형성되는 것을 방지시키고 또한 상기 금속층이 습식 식각 공정에 의하여 화학적 손상을 받는 것을 방지시킬 수 있어서 금속층의 성능을 향상시킬 수 있다.

Description

전기 도금에 의한 금속층 형성 방법
제1a도 내지 제1e도는 종래 실시예에 따른 전기 도금을 순차적으로 도시한 공정도.
제2a도 내지 제2e도는 본 발명에 따라서 오버-행(over-hang)을 이용한 전기 도금을 순차적으로 도시한 공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 기판 22 : 절연층
23 : 감광층 24 : 시드(seed)층
25 : 금속층 26 : 평탄화 물질
본 발명은 전기 도금에 의하여 금속층을 일정한 형상으로 패터닝(patterning)시키기 위한 방법에 관한 것으로서, 특히 평탄화 표면을 제공할 뿐만 아니라 기공의 발생을 제거시키기 위하여 전기 도금에 의한 금속층 형성 방법에 관한 것이다.
일반적으로, 기판상에 적층된 금속층을 패터닝(patterning)시키기 위한 공정은 널리 공지되어 있으며, 전기 도금에 의하여 금속층을 패터닝(patterning) 시키기 위한 종래 일실시예는 제1a도 내지 제1e도에 도시되어 있다.
즉, 기판(11)상에 금(Au) 또는 구리(Cu)를 소정 두께로 적층시켜서 시드(seed)층(12)을 형성시키고, 상기 시드(seed)층(12)상에 감광물질을 도포시켜서 감광층(13)을 형성시킨 후 상기 감광층(13)을 포토 리쏘그래피(photolithography) 공정에 의하여 소정 형상의 패터닝(patterning)을 시킨다.
이때, 상기 감광층(13)을 패터닝(patterning)시킴으로써 노출된 상기 시드(seed)층(12)상에 전기 도금에 의하여 상기 시드(seed)층(12)의 조성과 동일한 조성을 적층시켜서 금속층(14)을 형성시킨 후 상기 감광층(13) 및 시드(seed)층(12)을 순차적으로 제거한다.
이 후에 상기 기판(11)상에 잔존하는 상기 시드(seed)층(12)의 일부 및 금속층(14)사이를 평탄화시키기 위하여 상기 노출된 기판(11)상에 평탄화 물질(15)을 적층시킨다.
그러나, 상기된 바와 같이 기판상에 일정한 형상의 금속층을 형성시킨 후 평탄화 물질을 적층시킬 때, 상기 금속층주위에 기공이 발생되며 또한 습식 식각 공정에 의하여 상기 시드(seed)층을 제거할 때 상기 금속층이 화학적 손상을 받게 된다는 문제점이 발생된다.
본 발명은 상기와 같은 종래의 문제점을 해소시키기 위하여 안출된 것으로 그 목적은 일정한 형상으로 패터닝(patterning)된 금속층 주위에 기공이 형성되는 것을 방지시킬 뿐만 아니라 상기 금속층이 습식 식각 공정에 의하여 화학적 손상을 받는 것을 방지시킬 수 있도록 전기 도금에 의한 금속층 형성 방법을 제공하는데 있다.
본 발명에 따르면, 전기 도금에 의한 금속층 형성 방법은 기판상에 순차적으로 적층되어 있는 절연층 및 감광층을 일정한 형상으로 패터닝(patterning)시켜서 상기 기판의 일부를 노출시키는 제1단계와, 상기 노출된 기판상에 시드(seed)층을 형성시키는 제2단계와, 상기 기판상에 형성된 시드(seed)층상에 전기 도금에 의하여 금속층을 형성시키는 제3단계와, 상기 전열층상에 잔존하는 감광층을 제거하는 제4단계와, 그리고 상기 절연층 및 금속층상에 평탄화 물질을 도포시키는 제5단계로 이루어진다.
본 발명의 바람직한 실시예에 따르면, 상기 기판상에 형성되는 시드(seed)층의 조성 물질은 패터닝(patterning)시키고자 하는 금속층의 조성 물질과 같은 물질로 이루어진다.
본 발명의 바람직한 실시예에 따르면, 상기 절연층은 습식 식각 공정에 의하여 제거된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
제2a도 내지 제2e도는 본 발명에 따라 전기 도금에 의하여 금속층을 형성시키기 위한 공정이 순차적으로 도시된 공정도이다.
먼저, 본 발명의 제1단계가 예시되어 있는 제2a도를 참조하면, 실리콘 또는 알루미나와 같은 절연 물질로 이루어진 기판(21)상에 화학 기상 증착 공정 또는 진공 증착 공정에 의하여 실리콘 산화물 또는 알루미나와 같은 절연 물질을 소정 두께로 증착시킴으로써 절연층(22)을 형성시킨다.
이때, 상기 절연층(22)상에 감광물질을 소정 두께로 도포시켜서 감광층(23)을 형성시키며 이 후에 포토-마스크(photo-mask)를 사용하는 포토리쏘그래피(photolithgraphy) 공정에 의하여 상기 감광층(23)의 일부를 제거하여 상기 절연층(22)의 일부를 노출시킨다.
또한, 상기된 바와 같이 노출된 상기 절연층(22)의 일부는 식각액을 사용하는 습식 식각 공정 또는 반응성 이온 식각등을 사용하는 건식 식각 공정에 의하여 제거되며 이에 의해서 상기 기판(21)의 일부를 노출시킨다.
한편, 상기 절연층(22)의 일부를 등방성 식각 형태를 갖는 습식 식각 공정에 의하여 제거하는 경우에, 상기 절연층(22)에 대하여 식각액이 모든 방향으로 동일한 식각비율을 가지면서 식각되어, 제2a도에 도시된 바와 같이, 감광층(23)의 아래에 형성된 절연층(22)의 일부가 식각되면서, 상기 절연층은 언더컷(undercut)구조를 형성하게 되며 이때, 상기 감광층(23)은 오버-행(over-hang)구조를 형성하게 된다.
한편, 본 발명의 제2단계가 예시되어 있는 제2b도를 참조하면, 상기된 바와 같이 포토리쏘그래피(photolithography) 공정에 의하여 상기 감광층(23)의 일부를 제거시킴으로써 일부가 노출된 상기 기판(21)상에 시드(seed)층(24)을 형성시킨다.
즉, 이후의 공정에 의하여 패터닝(patterning)시키고자 하는 금속층(제2c도 참조)을 구성하는 조성과 동일한 조성의 금속을 진공 증착 공정 또는 스퍼터링(sputtering) 공정에 의하여 상기 감광층(23)상에 소정 두께로 적층시킴으로써 상기 시드(seed)층(24)은 형성된다.
한편, 본 발명의 바람직한 실시예에 따르면, 상기 시드(seed)층(24)을 구성하는 금속은 도전성이 양호한 금(Au) 또는 구리(Cu)로 이루어져 있고 상기 시드(seed)층(24)의 두께는 전기 도금을 수행하기 위한 단자로 작용할 수 있을 정도의 두께가 적절하며 특히 이 후에 형성되는 금속층의 두께보다 얇은 두께로 형성된다.
이때, 본 발명의 제3단계가 예시되어 있는 제2c도를 참조하면, 상기 시드(seed)층(24)을 구성하고 있는 조성과 동일한 조성의 금속을 전기 도금에 의하여 상기 기판(21)상에 형성된 시드(seed)층(24)상에 소정 두께로 적층시킴으로써 금속층(25)을 형성시킨다.
한편, 본 발명의 제2단계의 수행에 의해서 상기 기판(21)상에 시드(seed)층(24)을 형성시킬 때 상기 감광층(23)상에 적층된 금속(24')은 상기 절연층(22)에 의하여 상기 기판(21)과 절연되어 있으므로 전기 도금을 수행할 때 상기 금속(24')의 상부에는 금속층이 형성되지 않는다.
따라서, 전기 도금에 의하여 상기 금속층(25)은 상기 기판(21)상의 시드(seed)층(24)상에 자체 정렬된 상태(self align)로 형성되며 이때 상기 금속층(25)의 두께는 상기 기판(21)상에 형성된 절연층(22)과 평탄한 상태로 유지될 수 있도록 이루어진다.
한편, 본 발명의 제4단계가 예시되어 있는 제2d도를 참조하면, 상기 절연층(22)상에 잔존하는 감광층(23)을 제거하여서 상기 절연층(22)을 노출시킨다.
이때, 상기 감광층(23)은 아세톤(acetone)에 용해시킴으로써 제거될 수 있으며 또한 H202:H2SO4= 1 : 1의 조성으로 이루어진 식각액에 용해시킴으로써 제거될 수 있다.
따라서, 상기된 바와 같이, 상기 절연층(22)상에 잔존하는 상기 감광층(23)을 제거함으로써 상기 감광층(23)상에 적층된 금 또는 구리와 같은 상기 도전성 금속(24')이 동시에 제거되는 리프트-오프(lift-off)법에 의하여 제거되며 이에 의해서 상기 절연층(22)과 상기 금속층(25)은 평탄한 표면을 제공한다.
또한, 본 발명의 제5단계가 예시되어 있는 제2e도에 도시되어 있는 바와 같이, 노출된 상기 금속층(25)을 외부의 분위기로부터 보호하기 위하여 화학 기상 증착 공정 또는 물리 기상 증착 공정 또는 졸 겔 공정에 의하여 상기 절연층(22)과 금속층(25)의 평탄한 표면상에 평탄화 물질(26)을 도포시킨다.
이때, 상기 평탄화 물질(26)은 절연성 물질로 이루어져 있으며 본 발명의 일 실시예에 따르면, 상기 평탄화 물질(26)은 유동성을 가지고 있고 실리콘성분이 많이 포함된 유기물을 균일하게 회전도포한 후 열처리하여 유기성분을 제거함으로써 형성되는 스핀-온-글라스(spin-on-glass:SOG)물질로 이루어져 있고 특히 상기 절연층(22)과의 부착력을 향상시키기 위해서 상기 절연층(22)을 구성하고 있는 조성과 동일한 조성으로 이루어져 있다.
상기 내용은 본 발명의 바람직한 실시예를 단지 예시한 것으로 본 밥명이 속하는 분야의 당업자는 본 발명의 요지를 변경시킴 없이 본 발명에 대한 수정 및 변경을 가할 수 있다.
따라서, 본 발명에 따르면, 기판상에 형성된 금속층은 오버-행(over-hang) 구조를 이용한 전기 도금에 의하여 형성되므로 상기 금속층 주위에 기공이 형성되지 않고 또한 습식 식각 공정의 수행시 화학적 손상을 받지 않으므로 양호한 금속층을 형성시킬 수 있다.

Claims (5)

  1. 전기 도금에 의한 금속층 형성 방법에 있어서, 기판(21)상에 순차적으로 적층되어 있는 절연층(22) 및 감광층(23)을 일정한 형상으로 패터닝(patterning)시켜서 상기 기판(21)의 일부를 노출시키는 제1단계와, 상기 노출된 기판(21)상에 시드(seed)층(24)을 형성시키는 제2단계와, 상기 기판(21)상에 형성된 시드(seed)층(24)상에 전기 도금에 의하여 금속층(25)을 형성시키는 제3단계와, 상기 절연층(22)상에 잔존하는 감광층(23)을 제거하는 제4단계와, 그리고 상기 절연층(22) 및 금속층(25)상에 평탄화 물질(26)을 도포시키는 제5단계로 이루어진 것을 특징으로 하는 전기 도금에 의한 금속층 형성 방법.
  2. 제1항에 있어서, 상기 절연층(22)의 일부는 습식 식각 공정에 의하여 제거되는 것을 특징으로 하는 전기 도금에 의한 금속층 형성 방법.
  3. 제2항에 있어서, 상기 습식 식각 공정에 의하여 상기 감광층(23)은 오버-행(over-hang) 구조로 형성되는 것을 특징으로 하는 전기 도금에 의한 금속층 형성 방법.
  4. 제3항에 있어서, 상기 시드(seed)층(24)과 금속층(25)은 동일한 조성의 도전성 금속으로 이루어져 있는 것을 특징으로 하는 전기 도금에 의한 금속층 형성 방법.
  5. 제4항에 있어서, 상기 시드(seed)층(24)은 상기 도전성 금속을 스퍼터링(sputtering) 증착 공정 또는 진공 증착 공정에 의하여 상기 기판(21)상에 형성되는 것을 특징으로 하는 전기 도금에 의한 금속층 형성 방법.
KR1019950023333A 1995-07-31 1995-07-31 전기 도금에 의한 금속층 형성 방법 KR0159647B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950023333A KR0159647B1 (ko) 1995-07-31 1995-07-31 전기 도금에 의한 금속층 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950023333A KR0159647B1 (ko) 1995-07-31 1995-07-31 전기 도금에 의한 금속층 형성 방법

Publications (2)

Publication Number Publication Date
KR970006549A KR970006549A (ko) 1997-02-21
KR0159647B1 true KR0159647B1 (ko) 1999-01-15

Family

ID=19422325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023333A KR0159647B1 (ko) 1995-07-31 1995-07-31 전기 도금에 의한 금속층 형성 방법

Country Status (1)

Country Link
KR (1) KR0159647B1 (ko)

Also Published As

Publication number Publication date
KR970006549A (ko) 1997-02-21

Similar Documents

Publication Publication Date Title
US4035276A (en) Making coplanar layers of thin films
US7960240B1 (en) System and method for providing a dual via architecture for thin film resistors
US6384481B1 (en) Single step electroplating process for interconnect via fill and metal line patterning
US4029562A (en) Forming feedthrough connections for multi-level interconnections metallurgy systems
US5904563A (en) Method for metal alignment mark generation
EP0875928B1 (en) Metallization in semiconductor devices
JPH0685414B2 (ja) チタニウムタングステンおよび選択的ｃｖｄタングステンによる凹部相互接続方法
JPH1064996A (ja) 半導体装置の自己整合的金属配線形成方法
JPH0766942B2 (ja) 多層相互接続導体パターン製造方法
JPH1056060A (ja) 半導体装置の製造方法
JPH07226434A (ja) 半導体素子のブァイアフラグの形成方法
KR100435137B1 (ko) 두꺼운도체를갖는모노리식마이크로파집적회로를제조하는방법
US6004729A (en) Methods of improving photoresist adhesion for integrated circuit fabrication
KR0159647B1 (ko) 전기 도금에 의한 금속층 형성 방법
KR100367695B1 (ko) 반도체소자의비아콘택형성방법
KR0159398B1 (ko) 메탈층 형성 방법
JPH0536846A (ja) 半導体装置の製造方法
KR0182176B1 (ko) 반도체 소자의 접촉부 제조 공정
KR960009987B1 (ko) 반도체 소자의 금속배선 형성방법
KR100191709B1 (ko) 미세 콘택홀의 형성방법
JPS62264642A (ja) スル−ホ−ルの形成方法
KR100365936B1 (ko) 반도체소자의비아콘택형성방법
KR100458589B1 (ko) 반도체 소자 제조 방법
JP2937675B2 (ja) 半導体装置の製造方法
JPS6056237B2 (ja) メツキ膜のベ−ス層構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010730

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee