JPH0536846A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0536846A JPH0536846A JP19331291A JP19331291A JPH0536846A JP H0536846 A JPH0536846 A JP H0536846A JP 19331291 A JP19331291 A JP 19331291A JP 19331291 A JP19331291 A JP 19331291A JP H0536846 A JPH0536846 A JP H0536846A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- interlayer insulating
- semiconductor substrate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 平坦な層間絶縁膜を形成できる半導体装置の
製造方法を提供する。 【構成】 本発明の半導体装置の製造方法では、半導体
基板上の絶縁膜をパタ−ンニングし、基板上に導電膜を
形成する工程と、この工程に続いて、導電膜の表面を空
気中に晒すこと無く、絶縁膜を形成する工程と、絶縁膜
形成後、半導体基板上に層間絶縁膜膜を形成する工程と
を含んでいる。
製造方法を提供する。 【構成】 本発明の半導体装置の製造方法では、半導体
基板上の絶縁膜をパタ−ンニングし、基板上に導電膜を
形成する工程と、この工程に続いて、導電膜の表面を空
気中に晒すこと無く、絶縁膜を形成する工程と、絶縁膜
形成後、半導体基板上に層間絶縁膜膜を形成する工程と
を含んでいる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に詳細には、半導体装置上の導電部分、例えば
電極、配線等の製作に特徴を有する半導体装置の製造方
法に関する。
関し、特に詳細には、半導体装置上の導電部分、例えば
電極、配線等の製作に特徴を有する半導体装置の製造方
法に関する。
【０００２】
【従来の技術】従来、半導体装置の配線パタ−ン等を形
成する際、導電膜を半導体基板上に形成し、その導電膜
上にフォトレジストにより配線パタ−ンを形成し、これ
をマスクにしてエッチングしていた。そして、その後フ
ォトレジストを除去した後、更にその上に層間絶縁膜膜
を形成していた。
成する際、導電膜を半導体基板上に形成し、その導電膜
上にフォトレジストにより配線パタ−ンを形成し、これ
をマスクにしてエッチングしていた。そして、その後フ
ォトレジストを除去した後、更にその上に層間絶縁膜膜
を形成していた。
【０００３】
【発明が解決しようとする課題】しかし、上記の従来の
方法では、電極もしくは配線形成後に、ウエハ面上にＳ
ｉＯ2 等の絶縁膜が形成されている部分と、電極等が露
出している部分とが存在することとなる。そのため、そ
の後、層間絶縁膜膜を形成する際、絶縁膜を均一に堆積
することができず層間絶縁膜表面の平坦化が難しかっ
た。これは、一般的に絶縁膜の導電膜表面での積速度が
絶縁膜上のものに比較して遅くなるためである。また、
導電膜表面を空気に晒すことにより酸化膜が形成され、
その上に堆積する絶縁膜との密着性が悪くなり、剥がれ
等が生じる恐れがあった。
方法では、電極もしくは配線形成後に、ウエハ面上にＳ
ｉＯ2 等の絶縁膜が形成されている部分と、電極等が露
出している部分とが存在することとなる。そのため、そ
の後、層間絶縁膜膜を形成する際、絶縁膜を均一に堆積
することができず層間絶縁膜表面の平坦化が難しかっ
た。これは、一般的に絶縁膜の導電膜表面での積速度が
絶縁膜上のものに比較して遅くなるためである。また、
導電膜表面を空気に晒すことにより酸化膜が形成され、
その上に堆積する絶縁膜との密着性が悪くなり、剥がれ
等が生じる恐れがあった。
【０００４】本発明は上記問題点を解決し、平坦な層間
絶縁膜膜を有し、導電表面部と、その上の層間絶縁膜と
の密着性が高い半導体装置の製造方法を提供することを
目的とする。
絶縁膜膜を有し、導電表面部と、その上の層間絶縁膜と
の密着性が高い半導体装置の製造方法を提供することを
目的とする。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上の絶縁膜をパタ−ンニングし、
基板上に導電膜を形成する工程と、この工程に続いて、
導電膜の表面を空気中に晒すことなく、その上に絶縁膜
を堆積する工程と、絶縁膜堆積後、半導体基板上に層間
絶縁膜となる絶縁膜を形成する工程とを含むことを特徴
とする。
造方法は、半導体基板上の絶縁膜をパタ−ンニングし、
基板上に導電膜を形成する工程と、この工程に続いて、
導電膜の表面を空気中に晒すことなく、その上に絶縁膜
を堆積する工程と、絶縁膜堆積後、半導体基板上に層間
絶縁膜となる絶縁膜を形成する工程とを含むことを特徴
とする。
【０００６】
【作用】本発明の製造方法では、導電膜上にも、直接絶
縁膜が形成された状態で、層間絶縁膜が形成され、絶縁
膜と実質的に同じ条件で導電膜の上方にも層間絶縁膜が
形成される。また、導電膜形成後、その表面を空気に晒
すことなく絶縁膜を形成しているので、絶縁膜と導電膜
の密着性が高くなる。
縁膜が形成された状態で、層間絶縁膜が形成され、絶縁
膜と実質的に同じ条件で導電膜の上方にも層間絶縁膜が
形成される。また、導電膜形成後、その表面を空気に晒
すことなく絶縁膜を形成しているので、絶縁膜と導電膜
の密着性が高くなる。
【０００７】
【実施例】以下、図面を用いて本発明に従う一実施例で
ある半導体装置の製造方法を説明する。
ある半導体装置の製造方法を説明する。
【０００８】図１は、本発明に従う一実施例の製造方法
の特徴部分の工程図を示す。
の特徴部分の工程図を示す。
【０００９】この図に示すように、実施例の方法は、第
１絶縁膜を形成し、その上にフォトレジストを塗布し、
フォトレジストをパタ−ンニングする工程１と、エッチ
ングし、基板表面を露出させる工程２と、基板全体に導
電膜を形成する工程３と、基板全体に第２の絶縁膜を形
成する工程４と、第１絶縁膜を露出させる工程５と、半
導体基板全体に層間絶縁膜を形成する工程６とを備えて
いる。ここで、本発明の特徴となる部分は、導電膜形成
ののち導電膜表面を空気に晒すことなく第２の絶縁膜を
形成することと、導電膜上に絶縁膜を残した状態で層間
絶縁膜膜を形成することである。
１絶縁膜を形成し、その上にフォトレジストを塗布し、
フォトレジストをパタ−ンニングする工程１と、エッチ
ングし、基板表面を露出させる工程２と、基板全体に導
電膜を形成する工程３と、基板全体に第２の絶縁膜を形
成する工程４と、第１絶縁膜を露出させる工程５と、半
導体基板全体に層間絶縁膜を形成する工程６とを備えて
いる。ここで、本発明の特徴となる部分は、導電膜形成
ののち導電膜表面を空気に晒すことなく第２の絶縁膜を
形成することと、導電膜上に絶縁膜を残した状態で層間
絶縁膜膜を形成することである。
【００１０】図２は、図１に示す各工程に対応する半導
体装置の断面構造を示す。この図２を参照しつつ実施例
の工程を具体的に説明していく。
体装置の断面構造を示す。この図２を参照しつつ実施例
の工程を具体的に説明していく。
【００１１】まず、半導体基板１０上にＳｉＮの絶縁膜
１１を約２０００オングストロ−ムの厚さに堆積し、そ
の上にフォトレジストを形成して、フォトリソグラフィ
技術を用いて電極パタ−ンを形成する。この状態を図２
（ａ）に示す。
１１を約２０００オングストロ−ムの厚さに堆積し、そ
の上にフォトレジストを形成して、フォトリソグラフィ
技術を用いて電極パタ−ンを形成する。この状態を図２
（ａ）に示す。
【００１２】次に、先にパタ−ンニングしたフォトレジ
ストをマスクとして、反応性イオンエッチング（ＲＩ
Ｅ）を行い、ＳｉＮの絶縁膜を加工し、電極を形成すべ
き部分の半導体基板表面を露出させる。この状態を図２
（ｂ）に示す。
ストをマスクとして、反応性イオンエッチング（ＲＩ
Ｅ）を行い、ＳｉＮの絶縁膜を加工し、電極を形成すべ
き部分の半導体基板表面を露出させる。この状態を図２
（ｂ）に示す。
【００１３】次に、金、アルミニウム等の電極材料とな
る金属を真空蒸着法により約１５００オングストロ−ム
の厚さに堆積する。この状態を図２（ｄ）に示す。この
金属膜は単層構造でもよいが、Ｔｉ／Ｐｔ／Ａｕ等の積
層構造となるようにしてもよい。そして、次に、この真
空状態を破ることなく、更に真空蒸着法によりＳｉＯ２
膜を約５００オングストロ−ムの厚さに堆積する。この
ように真空状態を破壊せず、連続して蒸着を行うことに
より、金属膜の表面が酸化されず、このＳｉＯ２の絶縁
膜と金属膜との密着性が高くなる。この状態を図（ｄ）
に示す。
る金属を真空蒸着法により約１５００オングストロ−ム
の厚さに堆積する。この状態を図２（ｄ）に示す。この
金属膜は単層構造でもよいが、Ｔｉ／Ｐｔ／Ａｕ等の積
層構造となるようにしてもよい。そして、次に、この真
空状態を破ることなく、更に真空蒸着法によりＳｉＯ２
膜を約５００オングストロ−ムの厚さに堆積する。この
ように真空状態を破壊せず、連続して蒸着を行うことに
より、金属膜の表面が酸化されず、このＳｉＯ２の絶縁
膜と金属膜との密着性が高くなる。この状態を図（ｄ）
に示す。
【００１４】次に、リフトオフ法を用いて、フォトレジ
ストを溶解し、除去することによりその上の不要な絶縁
膜、金属膜を取り除く。そして図２（ｅ）に示すように
電極パタ−ン部上には絶縁膜が形成された状態となって
いる。これにより半導体装置の電極・配線の形成は完了
する。
ストを溶解し、除去することによりその上の不要な絶縁
膜、金属膜を取り除く。そして図２（ｅ）に示すように
電極パタ−ン部上には絶縁膜が形成された状態となって
いる。これにより半導体装置の電極・配線の形成は完了
する。
【００１５】更に、後の工程で、多層配線用の層間絶縁
膜等を形成する。ここで、先に説明したように金属膜１
３の厚さと絶縁膜１４の厚さとの和が、ほぼ絶縁膜１１
の厚さに等しくなるように構成することにより、層間絶
縁膜等を基板表面が平坦な状態で行うことができ、ま
た、電極パタ−ン部分及びそれ以外の部分での層間絶縁
膜の堆積速度を等しくできるので、平坦な層間絶縁膜を
形成できる。そのため、その上に形成する第２配線にお
いて切断等が生じ難くなる。
膜等を形成する。ここで、先に説明したように金属膜１
３の厚さと絶縁膜１４の厚さとの和が、ほぼ絶縁膜１１
の厚さに等しくなるように構成することにより、層間絶
縁膜等を基板表面が平坦な状態で行うことができ、ま
た、電極パタ−ン部分及びそれ以外の部分での層間絶縁
膜の堆積速度を等しくできるので、平坦な層間絶縁膜を
形成できる。そのため、その上に形成する第２配線にお
いて切断等が生じ難くなる。
【００１６】尚、上記実施例での電極パタ−ンである金
属膜１３上の絶縁膜１４は、上層配線と接続する際、層
間絶縁膜と同時に穴あけされるため、この加工において
は、工程数が増加しない。
属膜１３上の絶縁膜１４は、上層配線と接続する際、層
間絶縁膜と同時に穴あけされるため、この加工において
は、工程数が増加しない。
【００１７】本発明は上記実施例に限定されず種々の変
形例が考えられ得る。
形例が考えられ得る。
【００１８】具体的には、上記実施例では、絶縁膜、金
属膜等の材料を特定して説明しているが、これに限定さ
れず、絶縁膜としての機能を果たすもの、電極としての
機能を果たすものであれば種々選択し得る。
属膜等の材料を特定して説明しているが、これに限定さ
れず、絶縁膜としての機能を果たすもの、電極としての
機能を果たすものであれば種々選択し得る。
【００１９】また、上記実施例では、蒸着法を用いて、
金属膜、絶縁膜を形成しているが、これに限定されず、
スパッタリング法、ＣＶＤ法を使用してもよく、またリ
フトオフ法を使用する代わりに絶縁膜、金属膜を全面に
形成し、その上にフォトレジストパタ−ンを形成し、反
応性イオンエッチング（ＲＩＥ）法により金属膜及び絶
縁膜をエッチング加工するようにしてもよい。
金属膜、絶縁膜を形成しているが、これに限定されず、
スパッタリング法、ＣＶＤ法を使用してもよく、またリ
フトオフ法を使用する代わりに絶縁膜、金属膜を全面に
形成し、その上にフォトレジストパタ−ンを形成し、反
応性イオンエッチング（ＲＩＥ）法により金属膜及び絶
縁膜をエッチング加工するようにしてもよい。
【００２０】
【発明の効果】本発明の製造方法を使用することによ
り、層間絶縁膜を形成する際、同質の材料の上に形成で
きるため、層間絶縁膜の堆積速度を電極部分とそれ以外
の部分とでほぼ同じにでき、かつ酸化物等が形成されて
いない金属膜のすぐ上に絶縁膜を形成しているため密着
性が高い。そのため、平坦でかつ密着性の高い層間絶縁
膜の形成が可能になる。
り、層間絶縁膜を形成する際、同質の材料の上に形成で
きるため、層間絶縁膜の堆積速度を電極部分とそれ以外
の部分とでほぼ同じにでき、かつ酸化物等が形成されて
いない金属膜のすぐ上に絶縁膜を形成しているため密着
性が高い。そのため、平坦でかつ密着性の高い層間絶縁
膜の形成が可能になる。
【図１】本発明に従う半導体装置の製造方法の工程図で
ある。
ある。
【図２】図１に示す各工程における半導体装置の断面構
造を示す図である。
造を示す図である。
１０…半導体基板 １１、１４…絶縁膜 １２…レジストパタ−ン １３…金属膜
Claims (1)
- 【特許請求の範囲】 【請求項１】 半導体基板上の絶縁膜をパタ−ンニング
し、基板上に導電膜を形成する工程と、 前記工程に続いて、前記導電膜の表面を空気中に晒すこ
と無く、絶縁膜を形成する工程と、 前記絶縁膜形成後、半導体基板上に層間絶縁膜膜を形成
する工程とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19331291A JPH0536846A (ja) | 1991-08-01 | 1991-08-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19331291A JPH0536846A (ja) | 1991-08-01 | 1991-08-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536846A true JPH0536846A (ja) | 1993-02-12 |
Family
ID=16305813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19331291A Pending JPH0536846A (ja) | 1991-08-01 | 1991-08-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536846A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100642908B1 (ko) * | 2004-07-12 | 2006-11-03 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| US8154869B2 (en) | 2008-12-05 | 2012-04-10 | Fujitsu Technology Solutions Intellectual Property Gmbh | Method and device for cooling heat-generating computer components |
| DE102015102374A1 (de) * | 2015-02-19 | 2016-08-25 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterkörpers |
| US10468555B2 (en) | 2015-02-19 | 2019-11-05 | Osram Opto Semiconductors Gmbh | Method for producing a semiconductor body |
-
1991
- 1991-08-01 JP JP19331291A patent/JPH0536846A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100642908B1 (ko) * | 2004-07-12 | 2006-11-03 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| US8154869B2 (en) | 2008-12-05 | 2012-04-10 | Fujitsu Technology Solutions Intellectual Property Gmbh | Method and device for cooling heat-generating computer components |
| DE102015102374A1 (de) * | 2015-02-19 | 2016-08-25 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterkörpers |
| CN107251238A (zh) * | 2015-02-19 | 2017-10-13 | 欧司朗光电半导体有限公司 | 用于制造半导体本体的方法 |
| US10424509B2 (en) | 2015-02-19 | 2019-09-24 | Osram Opto Semiconductors Gmbh | Method for producing a semiconductor body |
| US10468555B2 (en) | 2015-02-19 | 2019-11-05 | Osram Opto Semiconductors Gmbh | Method for producing a semiconductor body |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07307385A (ja) | 半導体素子の多層金属配線の形成方法 | |
| JPH0536846A (ja) | 半導体装置の製造方法 | |
| JP3348564B2 (ja) | 誘電体キャパシタの製造方法 | |
| JP2720480B2 (ja) | 多層配線形成法 | |
| JPH0918117A (ja) | 導電体層形成方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPH0570301B2 (ja) | ||
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JPH06267961A (ja) | 金属配線の形成方法 | |
| JPS5825229A (ja) | 半導体装置の製造方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0794481A (ja) | 半導体装置の製造方法 | |
| JP2000311914A (ja) | 半導体装置の製造方法 | |
| JPH0319222A (ja) | 半導体装置の製造方法 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
| JPH04150034A (ja) | 半導体装置の製造方法 | |
| JPH0671000B2 (ja) | 半導体装置の配線形成法 | |
| JP2001057369A (ja) | 金配線を有する半導体装置およびその製造方法 | |
| JPH05275542A (ja) | 半導体装置の製造方法 | |
| JPH05206285A (ja) | 多層配線形成方法 | |
| JP2001291769A (ja) | 半導体装置及びその製造方法 | |
| JPH01298740A (ja) | 半導体装置 | |
| JPH0513599A (ja) | 半導体装置の配線形成方法 | |
| JPS61113261A (ja) | 配線層間接続方法 |