JPH0513599A - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法Info
- Publication number
- JPH0513599A JPH0513599A JP15907091A JP15907091A JPH0513599A JP H0513599 A JPH0513599 A JP H0513599A JP 15907091 A JP15907091 A JP 15907091A JP 15907091 A JP15907091 A JP 15907091A JP H0513599 A JPH0513599 A JP H0513599A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- contact hole
- film
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造工程において配線を形成す
る際に、Si基板上のコンタクトホール部における配線の
ステップカバレッジおよび平坦度の向上を図る。 【構成】 Si基板１の上に形成されたコンタクトホール
５に、たとえばAl-Si 膜などの一種類の材質からなる配
線11を目標膜厚の50％以上の厚さで堆積し、その後目標
膜厚の配線を得るようにエッチバックする。
る際に、Si基板上のコンタクトホール部における配線の
ステップカバレッジおよび平坦度の向上を図る。 【構成】 Si基板１の上に形成されたコンタクトホール
５に、たとえばAl-Si 膜などの一種類の材質からなる配
線11を目標膜厚の50％以上の厚さで堆積し、その後目標
膜厚の配線を得るようにエッチバックする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の配線形成
方法に関する。
方法に関する。
【０００２】
【従来の技術】近年の半導体装置の微細化，高集積化に
ともなって、配線に用いるコンタクトホールのアスペク
ト比が高くなっている。このため、配線と下地との接続
の信頼性の確保が困難になってきている。その改善策と
して、たとえば図２に示すように、下地膜との選択比を
確保するためにストッパを用いて高融点金属などの埋め
込み材を堆積し、これをエッチバックする方法などが用
いられている。
ともなって、配線に用いるコンタクトホールのアスペク
ト比が高くなっている。このため、配線と下地との接続
の信頼性の確保が困難になってきている。その改善策と
して、たとえば図２に示すように、下地膜との選択比を
確保するためにストッパを用いて高融点金属などの埋め
込み材を堆積し、これをエッチバックする方法などが用
いられている。
【０００３】ここで、図２のエッチバック法について説
明すると、まず、Si基板１上にSiO2絶縁膜２を積層し、
ついでＣＶＤ法などによりシリコン窒化膜（Si3N4 膜）
３を堆積し、その上にフォトレジスト４を塗布（図２
(a) ）した後、写真製版によりマスクパターンを転写し
てレジストホール開口部５ａを形成（図２(b) ）し、さ
らにこのレジストパターン４ａをマスクしてフォトエッ
チングによりシリコン窒化膜３，SiO2絶縁膜２をエッチ
ングしてしてコンタクトホール５を形成（図２(c) ）す
る。
明すると、まず、Si基板１上にSiO2絶縁膜２を積層し、
ついでＣＶＤ法などによりシリコン窒化膜（Si3N4 膜）
３を堆積し、その上にフォトレジスト４を塗布（図２
(a) ）した後、写真製版によりマスクパターンを転写し
てレジストホール開口部５ａを形成（図２(b) ）し、さ
らにこのレジストパターン４ａをマスクしてフォトエッ
チングによりシリコン窒化膜３，SiO2絶縁膜２をエッチ
ングしてしてコンタクトホール５を形成（図２(c) ）す
る。
【０００４】そして、図２(d) に示すようにコンタクト
ホール５の底部にシリサイド層６を設けた後、レジスト
パターン４ａを除去してTiW などのバリアメタル膜７を
ストッパとして堆積（図２(e) ）し、その上にさらにＷ
などの高融点金属の埋め込み材８を堆積（図２(f) ）す
る。さらに、図２(g) のようにシリコン窒化膜４の面ま
でエッチバックしてから、たとえばAl-Si-Cu膜などの配
線９を形成（図２(h)）するのである。
ホール５の底部にシリサイド層６を設けた後、レジスト
パターン４ａを除去してTiW などのバリアメタル膜７を
ストッパとして堆積（図２(e) ）し、その上にさらにＷ
などの高融点金属の埋め込み材８を堆積（図２(f) ）す
る。さらに、図２(g) のようにシリコン窒化膜４の面ま
でエッチバックしてから、たとえばAl-Si-Cu膜などの配
線９を形成（図２(h)）するのである。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た従来の高融点金属を用いた配線形成方法では、埋め込
み材８の形成などで工程が複雑になり、さらに多くの材
料をも使用する必要があるなどの欠点がある。本発明
は、このような従来技術の課題を改善すべくなされたも
のであって、工程が容易でステップカバレッジのよい配
線を形成し得る半導体装置の配線形成方法を提供するこ
とを目的とする。
た従来の高融点金属を用いた配線形成方法では、埋め込
み材８の形成などで工程が複雑になり、さらに多くの材
料をも使用する必要があるなどの欠点がある。本発明
は、このような従来技術の課題を改善すべくなされたも
のであって、工程が容易でステップカバレッジのよい配
線を形成し得る半導体装置の配線形成方法を提供するこ
とを目的とする。
【０００６】
【課題を解決するための手段】本発明は、コンタクトホ
ールの形成がなされたシリコン基板上に、配線材料を厚
めに堆積して配線を形成し、ついで前記配線材料を所定
の膜厚にエッチバックすることを特徴とする半導体装置
の配線形成方法である。
ールの形成がなされたシリコン基板上に、配線材料を厚
めに堆積して配線を形成し、ついで前記配線材料を所定
の膜厚にエッチバックすることを特徴とする半導体装置
の配線形成方法である。
【０００７】
【作 用】本発明によれば、コンタクトホールの形成後
に配線材料を高温で堆積し、これをエッチバックするこ
とによって、コンタクトホールのステップカバレッジを
改善することができ、しかも配線を平坦化することがで
きるので、電気抵抗の低い配線を形成することができ
る。
に配線材料を高温で堆積し、これをエッチバックするこ
とによって、コンタクトホールのステップカバレッジを
改善することができ、しかも配線を平坦化することがで
きるので、電気抵抗の低い配線を形成することができ
る。
【０００８】
【実施例】以下に、本発明の実施例について、図１の概
要図を参照して詳しく説明する。なお、図中において従
来例と同一部材は同一符号を付している。 まず、図
１(a) に示すように、Si基板１上にSiO2絶縁膜２を積層
し、その上にフォトレジスト４を塗布する。 つい
で、図１(b) に示すように、写真製版によりマスクパタ
ーンを転写してレジストホール開口部５ａを形成する。
さらに、図１(c) に示すように、レジストパターン
４ａをマスクとしてフォトエッチングによりSiO2絶縁膜
２をエッチングしてしてコンタクトホール５を形成す
る。 そして、図１(d) に示すようにレジストパター
ン４ａを除去してから、コンタクトホール５にたとえば
Al-Si 膜などの一種類の配線11をスパッタリング法ある
いは真空蒸着法などを用いて堆積する。このときの線11
の膜厚は、目標膜厚に対して50％くらい厚めにする。ま
た、ステップカバレッジをよくするために堆積するとき
の温度を400 〜530 ℃と十分に高くする。 さらに、
図１(e) に示すように、配線11の全面にフォトレジスト
12を厚さ２μm 程度に塗布した後、図１(f) に示すよう
にエッチバックして、配線11を目標とする膜厚にしてか
らフォトレジスト12を除去する。
要図を参照して詳しく説明する。なお、図中において従
来例と同一部材は同一符号を付している。 まず、図
１(a) に示すように、Si基板１上にSiO2絶縁膜２を積層
し、その上にフォトレジスト４を塗布する。 つい
で、図１(b) に示すように、写真製版によりマスクパタ
ーンを転写してレジストホール開口部５ａを形成する。
さらに、図１(c) に示すように、レジストパターン
４ａをマスクとしてフォトエッチングによりSiO2絶縁膜
２をエッチングしてしてコンタクトホール５を形成す
る。 そして、図１(d) に示すようにレジストパター
ン４ａを除去してから、コンタクトホール５にたとえば
Al-Si 膜などの一種類の配線11をスパッタリング法ある
いは真空蒸着法などを用いて堆積する。このときの線11
の膜厚は、目標膜厚に対して50％くらい厚めにする。ま
た、ステップカバレッジをよくするために堆積するとき
の温度を400 〜530 ℃と十分に高くする。 さらに、
図１(e) に示すように、配線11の全面にフォトレジスト
12を厚さ２μm 程度に塗布した後、図１(f) に示すよう
にエッチバックして、配線11を目標とする膜厚にしてか
らフォトレジスト12を除去する。
【０００９】これにより、コンタクトホール５部での配
線11は良好なステップカバレッジが得られ、しかもその
平坦化を行うことができる。
線11は良好なステップカバレッジが得られ、しかもその
平坦化を行うことができる。
【００１０】
【発明の効果】本発明の配線形成方法によれば、複雑な
工程を経ることなく、一種類のみの配線材料でコンタク
トホール部の配線の良好なステップカバレッジが得ら
れ、しかも配線の平坦化を実現することが可能である。
その結果、電気抵抗の低い配線を形成することができ
る。
工程を経ることなく、一種類のみの配線材料でコンタク
トホール部の配線の良好なステップカバレッジが得ら
れ、しかも配線の平坦化を実現することが可能である。
その結果、電気抵抗の低い配線を形成することができ
る。
【図１】本発明の実施例の概要を示す側断面図である。
【図２】従来例の概要を示す側断面図である。
１ Si基板 ２ SiO2絶縁膜 ４ フォトレジスト ５ コンタクトホール 11 配線
Claims (1)
- 【特許請求の範囲】 【請求項１】 コンタクトホールの形成がなされたシ
リコン基板上に、配線材料を厚めに堆積して配線を形成
し、ついで前記配線材料を所定の膜厚にエッチバックす
ることを特徴とする半導体装置の配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15907091A JPH0513599A (ja) | 1991-06-28 | 1991-06-28 | 半導体装置の配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15907091A JPH0513599A (ja) | 1991-06-28 | 1991-06-28 | 半導体装置の配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513599A true JPH0513599A (ja) | 1993-01-22 |
Family
ID=15685565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15907091A Pending JPH0513599A (ja) | 1991-06-28 | 1991-06-28 | 半導体装置の配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513599A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100550776B1 (ko) * | 1999-07-27 | 2006-02-08 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
-
1991
- 1991-06-28 JP JP15907091A patent/JPH0513599A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100550776B1 (ko) * | 1999-07-27 | 2006-02-08 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3510942B2 (ja) | 半導体素子の配線形成方法 | |
| JP2785768B2 (ja) | 半導体装置の製造方法 | |
| JPH0685074A (ja) | 多層相互接続導体パターン製造方法 | |
| EP0355339A2 (en) | Process for making self-aligned contacts | |
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| JPH0513599A (ja) | 半導体装置の配線形成方法 | |
| JPH11220025A (ja) | 半導体装置およびその製造方法 | |
| JPH05251566A (ja) | 多層配線構造 | |
| JP3208608B2 (ja) | 配線形成方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| KR0167251B1 (ko) | 반도체 소자의 배선구조 및 그 제조방법 | |
| JP2671369B2 (ja) | 半導体装置の製造方法 | |
| JP2544100B2 (ja) | 金属パタ−ン形成法 | |
| KR940005625B1 (ko) | 텅스텐의 미세가공방법 | |
| JPS62241373A (ja) | 半導体装置 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| JPH1197536A (ja) | 半導体装置の製造方法 | |
| JPH05326504A (ja) | 半導体装置の製造方法 | |
| JPH0837237A (ja) | 半導体素子の多層金属配線形成方法 | |
| JPH04150034A (ja) | 半導体装置の製造方法 | |
| JPH08107145A (ja) | 半導体装置の製造方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
| JPS6085542A (ja) | 半導体装置の製造方法 |