JPH0837237A - 半導体素子の多層金属配線形成方法 - Google Patents
半導体素子の多層金属配線形成方法Info
- Publication number
- JPH0837237A JPH0837237A JP6325104A JP32510494A JPH0837237A JP H0837237 A JPH0837237 A JP H0837237A JP 6325104 A JP6325104 A JP 6325104A JP 32510494 A JP32510494 A JP 32510494A JP H0837237 A JPH0837237 A JP H0837237A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- forming
- contact holes
- etching
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Abstract
(57)【要約】
【目的】金属配線のステップカバレージ（Step Coverag
e ）を向上させ、コンタクトホール内部で発生する気泡
（Void）の形成を防止し、金属配線の電気的な特性を向
上させることにその目的がある。 【構成】互いに異なる段差比を有する多数のコンタクト
ホールに金属コンタクト形成工程を実施する際、コンタ
クトホールを埋め込むためのタングステンを蒸着したの
ち、ブランケット（blanket ）エッチング時発生するタ
ングステン残留物を選択的に除去し、その後所定の金属
を蒸着し金属配線を形成する。
e ）を向上させ、コンタクトホール内部で発生する気泡
（Void）の形成を防止し、金属配線の電気的な特性を向
上させることにその目的がある。 【構成】互いに異なる段差比を有する多数のコンタクト
ホールに金属コンタクト形成工程を実施する際、コンタ
クトホールを埋め込むためのタングステンを蒸着したの
ち、ブランケット（blanket ）エッチング時発生するタ
ングステン残留物を選択的に除去し、その後所定の金属
を蒸着し金属配線を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子の多層金属配
線形成方法に関するものであって、特にコンタクトホー
ルを埋めこむために、タングステンを蒸着したのち、ブ
ランケット（blanket ）エッチング時発生するタングス
テンの残留物を選択的に除去し、その後所定の金属を蒸
着し金属配線を形成することによって、金属配線の電気
的な特性を向上させることのできる半導体素子の多層金
属配線形成方法に関するものである。
線形成方法に関するものであって、特にコンタクトホー
ルを埋めこむために、タングステンを蒸着したのち、ブ
ランケット（blanket ）エッチング時発生するタングス
テンの残留物を選択的に除去し、その後所定の金属を蒸
着し金属配線を形成することによって、金属配線の電気
的な特性を向上させることのできる半導体素子の多層金
属配線形成方法に関するものである。
【０００２】
【従来の技術】一般に、半導体素子の製造工程において
金属配線形成工程のうち、一番大きい難点の一つとして
金属コンタクトの形成技術が挙げられる。半導体素子の
集積度が増加すればするほどコンタクトホールの大きさ
が小さくなり、コンタクトホールの段差比はこれと反対
に増加するようになる。大きい段差比を有するコンタク
トホールをスパッタリング方法を用いてアルミニウム合
金として蒸着する場合、蒸着されるアルミニウム合金は
ステップカバレージ（Step-Coverage ）が悪く、一定電
流の印加時、切れやすくなり、またコンタクトホールの
内部に気泡（Void）が形成されるという短所がある。
金属配線形成工程のうち、一番大きい難点の一つとして
金属コンタクトの形成技術が挙げられる。半導体素子の
集積度が増加すればするほどコンタクトホールの大きさ
が小さくなり、コンタクトホールの段差比はこれと反対
に増加するようになる。大きい段差比を有するコンタク
トホールをスパッタリング方法を用いてアルミニウム合
金として蒸着する場合、蒸着されるアルミニウム合金は
ステップカバレージ（Step-Coverage ）が悪く、一定電
流の印加時、切れやすくなり、またコンタクトホールの
内部に気泡（Void）が形成されるという短所がある。
【０００３】
【発明が解決しようとする課題】その他の方法の中の一
つであるタングステン蒸着法は選択タングステン蒸着法
と全面タングステン蒸着法がある。コンタクトホールの
内部を埋め込むための選択タングステン蒸着法は段差比
が小さいコンタクトホールにおいてタングステンが成長
し過ぎるという問題がある。
つであるタングステン蒸着法は選択タングステン蒸着法
と全面タングステン蒸着法がある。コンタクトホールの
内部を埋め込むための選択タングステン蒸着法は段差比
が小さいコンタクトホールにおいてタングステンが成長
し過ぎるという問題がある。
【０００４】コンタクトホールを含む全体構造の上部に
蒸着する全面タングステン蒸着法はタングステン自体の
抵抗値がアルミニウム合金より高い。これによってコン
タクトホールの内部のみにタングステンが埋め込まれる
ように、残りの部分のタングステンはエッチングされな
ければならない。
蒸着する全面タングステン蒸着法はタングステン自体の
抵抗値がアルミニウム合金より高い。これによってコン
タクトホールの内部のみにタングステンが埋め込まれる
ように、残りの部分のタングステンはエッチングされな
ければならない。
【０００５】しかしながら、段差比が大きいコンタクト
ホールと段差比が小さいコンタクトホールの間の傾斜し
た部分に存在するタングステンは完全にエッチングされ
ることが難しいという問題点があった。
ホールと段差比が小さいコンタクトホールの間の傾斜し
た部分に存在するタングステンは完全にエッチングされ
ることが難しいという問題点があった。
【０００６】従って、本発明はタングステンを蒸着した
のちブランケット（blanket ）エッチング時発生するタ
ングステン残留物を選択的に除去し、その後、所定の金
属を蒸着し金属配線を形成することによって、前記した
問題点を解消することができる半導体素子の多層金属配
線形成方法を提供することにその目的がある。
のちブランケット（blanket ）エッチング時発生するタ
ングステン残留物を選択的に除去し、その後、所定の金
属を蒸着し金属配線を形成することによって、前記した
問題点を解消することができる半導体素子の多層金属配
線形成方法を提供することにその目的がある。
【０００７】
【課題を解決するための手段】前述の目的を達成するた
めに、本発明の多層金属配線形成工程はシリコン基板上
に部分的に完成された素子構造（partially completed
device structure）を形成したのち全体構造の上部に絶
縁膜を蒸着し、シリコン基板に形成された接合層が開放
できるように絶縁膜をエッチングし、段差比が異なる多
数のコンタクトホールを形成する段階と、多数のコンタ
クトホールを含む全体構造の上部に第１及び第２金属を
順次に薄く蒸着し、第２金属上に第３金属を厚く蒸着す
る段階と、第３金属をエッチングし、多数のコンタクト
ホール内に残っているようにする段階と、第３金属エッ
チング工程の時、段差比が大きいコンタクトホールと段
差比が小さいコンタクトホールの間の傾斜した部分に残
留する第３金属を選択的に除去する段階と、全体構造の
上部に第４金属を薄く蒸着し、第４金属上に第５金属を
厚く蒸着し、第５金属上に第６金属を薄く蒸着する段階
からなることを特徴とする。
めに、本発明の多層金属配線形成工程はシリコン基板上
に部分的に完成された素子構造（partially completed
device structure）を形成したのち全体構造の上部に絶
縁膜を蒸着し、シリコン基板に形成された接合層が開放
できるように絶縁膜をエッチングし、段差比が異なる多
数のコンタクトホールを形成する段階と、多数のコンタ
クトホールを含む全体構造の上部に第１及び第２金属を
順次に薄く蒸着し、第２金属上に第３金属を厚く蒸着す
る段階と、第３金属をエッチングし、多数のコンタクト
ホール内に残っているようにする段階と、第３金属エッ
チング工程の時、段差比が大きいコンタクトホールと段
差比が小さいコンタクトホールの間の傾斜した部分に残
留する第３金属を選択的に除去する段階と、全体構造の
上部に第４金属を薄く蒸着し、第４金属上に第５金属を
厚く蒸着し、第５金属上に第６金属を薄く蒸着する段階
からなることを特徴とする。
【０００８】
【作用】互いに異なる段差比を有する多数のコンタクト
ホールに金属コンタクト形成工程を実施する時、コンタ
クトホールを埋め込むためのタングステンを蒸着したの
ち、ブランケット（blanket ）エッチング時発生するタ
ングステン残留物を選択的に除去する。その後、所定の
金属を蒸着し金属配線を形成することによって、金属配
線のステップカバレージ（Step Coverage ）を向上さ
せ、コンタクトホール内部で発生する気泡（Void）の形
成を防止する。
ホールに金属コンタクト形成工程を実施する時、コンタ
クトホールを埋め込むためのタングステンを蒸着したの
ち、ブランケット（blanket ）エッチング時発生するタ
ングステン残留物を選択的に除去する。その後、所定の
金属を蒸着し金属配線を形成することによって、金属配
線のステップカバレージ（Step Coverage ）を向上さ
せ、コンタクトホール内部で発生する気泡（Void）の形
成を防止する。
【０００９】
【実施例】以下、添付された図面を参照しながら本発明
を詳細に説明する。図１Ａ乃至図１Ｅは本発明による半
導体素子の多層金属配線形成方法を説明するための素子
の断面図である。
を詳細に説明する。図１Ａ乃至図１Ｅは本発明による半
導体素子の多層金属配線形成方法を説明するための素子
の断面図である。
【００１０】図１Ａはシリコン基板１上に部分的に完成
された素子構造（pertially completed device structu
re）を形成したのち、全体構造の上部に絶縁膜３を蒸着
し、シリコン基板１に形成された接合層２が開放できる
ように絶縁膜３をエッチングし、多数のコンタクトホー
ル２０Ａ、２０Ｂを形成した状態が示される。
された素子構造（pertially completed device structu
re）を形成したのち、全体構造の上部に絶縁膜３を蒸着
し、シリコン基板１に形成された接合層２が開放できる
ように絶縁膜３をエッチングし、多数のコンタクトホー
ル２０Ａ、２０Ｂを形成した状態が示される。
【００１１】絶縁膜３内部に形成された多数のポリシリ
コン層４は部分的に完成された素子構造を示す。多数の
コンタクトホール２０Ａ、２０Ｂのうち、一方のコンタ
クトホール２０Ａは段差比が大きいコンタクトホールで
り、他方のコンタクトホール２０Ｂは段差比が小さいコ
ンタクトホールである。
コン層４は部分的に完成された素子構造を示す。多数の
コンタクトホール２０Ａ、２０Ｂのうち、一方のコンタ
クトホール２０Ａは段差比が大きいコンタクトホールで
り、他方のコンタクトホール２０Ｂは段差比が小さいコ
ンタクトホールである。
【００１２】図１Ｂは多数のコンタクトホール２０Ａ、
２０Ｂを含む全体構造の上部に第１、第２及び第３金属
５、６、７を順次に蒸着した状態が示される。第１金属
５としてはチタンが使用され、薄く蒸着し粘着層として
利用される。第２金属６としては窒化チタンが使用さ
れ、第１金属５上に薄く蒸着され拡散防止層として利用
される。窒化チタンからなった第２金属層６は蒸着の後
に金属配線の特性を向上させるために熱処理する。第３
金属７としてはタングステンが使用され、厚く蒸着され
多数のコンタクトホール２０Ａ、２０Ｂ内に十分に埋め
込まれる。
２０Ｂを含む全体構造の上部に第１、第２及び第３金属
５、６、７を順次に蒸着した状態が示される。第１金属
５としてはチタンが使用され、薄く蒸着し粘着層として
利用される。第２金属６としては窒化チタンが使用さ
れ、第１金属５上に薄く蒸着され拡散防止層として利用
される。窒化チタンからなった第２金属層６は蒸着の後
に金属配線の特性を向上させるために熱処理する。第３
金属７としてはタングステンが使用され、厚く蒸着され
多数のコンタクトホール２０Ａ、２０Ｂ内に十分に埋め
込まれる。
【００１３】図１Ｃは第３金属７をブランケット（blan
ket ）エッチングし、多数のコンタクトホール２０Ａ、
２０Ｂの内部に第３金属７Ａ、７Ｂが残留した状態を示
す。この際、ブランケットのエッチング工程の後に第３
金属７は段差比が大きいコンタクトホールと段差比が小
さいコンタクトホールの間の傾斜した部分に残る（図
中、７Ｃ）。
ket ）エッチングし、多数のコンタクトホール２０Ａ、
２０Ｂの内部に第３金属７Ａ、７Ｂが残留した状態を示
す。この際、ブランケットのエッチング工程の後に第３
金属７は段差比が大きいコンタクトホールと段差比が小
さいコンタクトホールの間の傾斜した部分に残る（図
中、７Ｃ）。
【００１４】図１Ｄは傾斜した部分に残留した第３金属
７Ｃを除去するためにフォトレジストパターン８を段差
比が大きいコンタクトホール２０Ａの上部に形成させた
のち、残留した第３金属７Ｃを、フォトレジストパター
ン８エッチング防止層としたエッチング工程によって削
除した状態が示される。
７Ｃを除去するためにフォトレジストパターン８を段差
比が大きいコンタクトホール２０Ａの上部に形成させた
のち、残留した第３金属７Ｃを、フォトレジストパター
ン８エッチング防止層としたエッチング工程によって削
除した状態が示される。
【００１５】この時、段差比が大きいコンタクトホール
２０Ａの内部の第３金属７Ａはフォトレジストパターン
８により保護される一方、段差比が小さいコンタクトホ
ール２０Ｂでの第３金属膜７Ｂはエッチングされ所定部
分のみ残留する（図中、７Ｄ）。
２０Ａの内部の第３金属７Ａはフォトレジストパターン
８により保護される一方、段差比が小さいコンタクトホ
ール２０Ｂでの第３金属膜７Ｂはエッチングされ所定部
分のみ残留する（図中、７Ｄ）。
【００１６】本発明の実施例では段差比が大きいコンタ
クトホール２０Ａ上にフォトレジストパターン８を形成
し、残留した第３金属７Ｃを除去したが、反対に段差比
が小さいコンタクトホール２０Ｂ上にフォトレジストパ
ターンを形成し、残留した第３金属７Ｃを除去すること
もできる。
クトホール２０Ａ上にフォトレジストパターン８を形成
し、残留した第３金属７Ｃを除去したが、反対に段差比
が小さいコンタクトホール２０Ｂ上にフォトレジストパ
ターンを形成し、残留した第３金属７Ｃを除去すること
もできる。
【００１７】図１Ｅはフォトレジストパターン８を除去
したのち、全体構造の上部に第４、第５、第６金属９、
１０、１１を順次、蒸着した状態が示される。第４金属
９はチタン、窒化チタン、チタンタングステンのうち、
いずれかの一つが利用され、全体構造の上部に薄く蒸着
する。チタン、窒化チタン、チタンタングステンのう
ち、いずれかの一つからなった第４金属９は蒸着後に金
属配線の特性を向上させるために熱処理する。
したのち、全体構造の上部に第４、第５、第６金属９、
１０、１１を順次、蒸着した状態が示される。第４金属
９はチタン、窒化チタン、チタンタングステンのうち、
いずれかの一つが利用され、全体構造の上部に薄く蒸着
する。チタン、窒化チタン、チタンタングステンのう
ち、いずれかの一つからなった第４金属９は蒸着後に金
属配線の特性を向上させるために熱処理する。
【００１８】第５金属１０としてはアルミニウム合金ま
たは銅が利用され、第４金属９上に厚く蒸着される。第
６金属１１としてはチタン、窒化チタンの他、炭素、シ
リコン等の物質が利用され、第５金属１０上に薄く蒸着
される。
たは銅が利用され、第４金属９上に厚く蒸着される。第
６金属１１としてはチタン、窒化チタンの他、炭素、シ
リコン等の物質が利用され、第５金属１０上に薄く蒸着
される。
【００１９】
【発明の効果】前述した本発明は互いに異なる段差比を
有する多数のコンタクトホールに金属コンタクト形成工
程を実施する時、コンタクトホールを埋め込むためのタ
ングステンを蒸着したのち、ブランケット（blanket ）
エッチング時発生するタングステン残留物を選択的に除
去し、その後、所定の金属を蒸着し金属配線を形成する
ことによって、金属配線のステップカバレージ（Step C
overage ）を向上させ、コンタクトホール内部で発生す
る気泡（Void）の形成を防止し、金属配線の電気的な特
性を向上させることができる卓越した効果を有する。
有する多数のコンタクトホールに金属コンタクト形成工
程を実施する時、コンタクトホールを埋め込むためのタ
ングステンを蒸着したのち、ブランケット（blanket ）
エッチング時発生するタングステン残留物を選択的に除
去し、その後、所定の金属を蒸着し金属配線を形成する
ことによって、金属配線のステップカバレージ（Step C
overage ）を向上させ、コンタクトホール内部で発生す
る気泡（Void）の形成を防止し、金属配線の電気的な特
性を向上させることができる卓越した効果を有する。
【図１】本発明の実施例における半導体素子の多層金属
配線形成方法を説明するための素子の断面図である。
配線形成方法を説明するための素子の断面図である。
１：シリコン基板 ２：接合層 ３：絶縁膜 ４：ポリシリコン層 ５：第１金属 ６：第２金属 ７，７Ａ，Ｂ，７Ｃ及び７Ｄ：第３金属 ８：フォトレジストパターン ９：第４金属 １０：第５金属 １１：第６金属 ２０Ａ，２０Ｂ：コンタクトホール
Claims (12)
- 【請求項１】 半導体素子の多層金属配線形成方法にお
いて、シリコン基板上に部分的に完成された素子構造
（partially completed device structure）を形成した
のち全体構造の上部に絶縁膜を蒸着し、シリコン基板に
形成された接合層が開放されるように絶縁膜をエッチン
グし段差比が異なる多数のコンタクトホールを形成する
段階と、前記多数のコンタクトホールを含む全体構造の
上部に第１及び第２金属を順次に薄く蒸着し、前記第２
金属上に第３金属を厚く蒸着する段階と、前記第３金属
をエッチングし多数のコンタクトホール内に残っている
ようにする段階と、前記第３金属エッチング工程時、段
差比が大きいコンタクトホールと段差比が小さいコンタ
クトホールの間の傾斜した部分に残留する第３金属を選
択的に除去する段階と、全体構造の上部に第４金属を薄
く蒸着し、前記第４金属上に第５金属を厚く蒸着し、前
記第５金属上に第６金属を薄く蒸着する段階から成るこ
とを特徴とする半導体素子の多層金属配線形成方法。 - 【請求項２】 第１請求項において、前記第１金属は粘
着層であって、チタンであることを特徴とする半導体素
子の多層金属配線形成方法。 - 【請求項３】 第１請求項において、前記第２金属は拡
散防止層であって、窒化チタンであることを特徴とする
半導体素子の多層金属配線形成方法。 - 【請求項４】 第１請求項において、前記第３金属はタ
ングステンであることを特徴とする半導体素子の多層金
属配線形成方法。 - 【請求項５】 第１請求項において、前記多数のコンタ
クトホール内部に第３金属が残っているようにするため
のエッチング工程はブランケットエッチング方法によっ
て第３金属をエッチングすることを特徴とする半導体素
子の多層金属配線形成方法。 - 【請求項６】 第１請求項において、前記傾斜した部分
に残留した第３金属を選択的に除去する工程はフォトレ
ジストパターンをエッチング防止層としたエッチング工
程によって除去することを特徴とする半導体素子の多層
金属配線形成方法。 - 【請求項７】 第６請求項において、前記フォトレジス
トパターンは段差比が大きいコンタクトホールの上部に
形成させることを特徴とする半導体素子の多層金属配線
形成方法。 - 【請求項８】 第６請求項において、前記フォトレジス
トパターンは段差比が小さいコンタクトホールの上部に
形成することを特徴とする半導体素子の多層金属配線形
成方法。 - 【請求項９】 第１請求項において、前記第４金属はチ
タン、窒化チタン、チタンタングステンのうち、いずれ
かの１つであることを特徴とする半導体素子の多層金属
配線形成方法。 - 【請求項１０】 第１請求項において、前記第５金属は
アルミニウム合金または銅であることを特徴とする半導
体素子の多層金属配線形成方法。 - 【請求項１１】 第１請求項において、前記第６金属は
炭素、チタン、窒化チタン、シリコンのうち、いずれか
１つであることを特徴とする半導体素子の多層金属配線
形成方法。 - 【請求項１２】 第１請求項において、前記第２金属及
び第４金属を蒸着したのち、熱処理工程を実施すること
を含む半導体素子の多層金属配線形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93-31154 | 1993-12-30 | ||
| KR93031154A KR970009613B1 (en) | 1993-12-30 | 1993-12-30 | Multi-level metalizing method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0837237A true JPH0837237A (ja) | 1996-02-06 |
Family
ID=19374164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6325104A Pending JPH0837237A (ja) | 1993-12-30 | 1994-12-27 | 半導体素子の多層金属配線形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0837237A (ja) |
| KR (1) | KR970009613B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990057826A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 반도체 소자의 금속 배선 형성 방법 |
| KR100576515B1 (ko) * | 2004-12-30 | 2006-05-03 | 동부일렉트로닉스 주식회사 | 원형결함을 방지하는 금속 식각 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04321224A (ja) * | 1990-10-01 | 1992-11-11 | Sgs Thomson Microelettronica Spa | コンタクトを形成する方法 |
| JPH05114558A (ja) * | 1990-11-27 | 1993-05-07 | Toshiba Corp | 半導体装置の製造方法 |
| JPH05121378A (ja) * | 1991-10-29 | 1993-05-18 | Sony Corp | 半導体装置の製造方法 |
| JPH05326722A (ja) * | 1992-04-01 | 1993-12-10 | Nec Corp | 半導体装置の製造方法 |
-
1993
- 1993-12-30 KR KR93031154A patent/KR970009613B1/ko not_active IP Right Cessation
-
1994
- 1994-12-27 JP JP6325104A patent/JPH0837237A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04321224A (ja) * | 1990-10-01 | 1992-11-11 | Sgs Thomson Microelettronica Spa | コンタクトを形成する方法 |
| JPH05114558A (ja) * | 1990-11-27 | 1993-05-07 | Toshiba Corp | 半導体装置の製造方法 |
| JPH05121378A (ja) * | 1991-10-29 | 1993-05-18 | Sony Corp | 半導体装置の製造方法 |
| JPH05326722A (ja) * | 1992-04-01 | 1993-12-10 | Nec Corp | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990057826A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 반도체 소자의 금속 배선 형성 방법 |
| KR100576515B1 (ko) * | 2004-12-30 | 2006-05-03 | 동부일렉트로닉스 주식회사 | 원형결함을 방지하는 금속 식각 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970009613B1 (en) | 1997-06-14 |
| KR950021120A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5266526A (en) | Method of forming trench buried wiring for semiconductor device | |
| JP2576820B2 (ja) | コンタクト・プラグの製造方法 | |
| US5985751A (en) | Process for fabricating interconnection of semiconductor device | |
| JPH07307385A (ja) | 半導体素子の多層金属配線の形成方法 | |
| JPH0837237A (ja) | 半導体素子の多層金属配線形成方法 | |
| KR100221656B1 (ko) | 배선 형성 방법 | |
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| JP2560626B2 (ja) | 半導体装置の製造方法 | |
| US5247204A (en) | Semiconductor device having multilayer interconnection structure | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP2003218199A (ja) | 半導体装置の製造方法 | |
| JPH05251566A (ja) | 多層配線構造 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| JPH0536839A (ja) | 半導体装置の製造方法 | |
| KR0156122B1 (ko) | 반도체장치의 제조방법 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JP3340578B2 (ja) | 半導体装置の多層配線及びその製造方法 | |
| JPH0629409A (ja) | 半導体装置の製造方法 | |
| JPH06244187A (ja) | 半導体装置の製造方法 | |
| JPH05304216A (ja) | 半導体装置 | |
| JPH0629237A (ja) | 半導体装置及びその製造方法 | |
| JPH05283363A (ja) | 半導体装置の製造方法 | |
| JPH08107145A (ja) | 半導体装置の製造方法 | |
| JPH0629240A (ja) | 半導体装置並びにその製造方法 | |
| JPH11135629A (ja) | 半導体デバイスの配線構造並びにその形成方法 |