KR950021120A - 반도체 소자의 다층 금속박막 형성방법 - Google Patents

반도체 소자의 다층 금속박막 형성방법 Download PDF

Info

Publication number
KR950021120A
KR950021120A KR1019930031154A KR930031154A KR950021120A KR 950021120 A KR950021120 A KR 950021120A KR 1019930031154 A KR1019930031154 A KR 1019930031154A KR 930031154 A KR930031154 A KR 930031154A KR 950021120 A KR950021120 A KR 950021120A
Authority
KR
South Korea
Prior art keywords
metal thin
thin film
forming
semiconductor device
film
Prior art date
Application number
KR1019930031154A
Other languages
English (en)
Other versions
KR970009613B1 (en
Inventor
조경수
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR93031154A priority Critical patent/KR970009613B1/ko
Priority to JP6325104A priority patent/JPH0837237A/ja
Publication of KR950021120A publication Critical patent/KR950021120A/ko
Application granted granted Critical
Publication of KR970009613B1 publication Critical patent/KR970009613B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 다층 금속박막 형성방법에 관한 것으로, 서로 다른 단차비를 갖는 콘택을 형성한 후 제1, 제2 및 제3 금속박막을 순차적으로 증착시킨 다은 상기 제3 금속박막을 식각하고 경사진 부분에 잔류하는 상기 제3금속박막을 감광막을 사용하여 부분 식각으로 모두 제거한 후 제4, 제5및 제6 금속박막을 순차적으로 증착시키므로써 충덮힘(Step Coverage)을 향상시키는 반도체 소자의 다층 금속박막 형성방법에 관해 기술된다.

Description

반도체 소자의 다층 금속박막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a 내지 1e도는 본 발명에 따른 반도체 소지자의 다층 금속박막 형성방법을 설명하기 위한 소자의 도면도.

Claims (3)

  1. 반도체 소자의 다층 금속박막 형성방법에 있어서, 실리콘 기판(1)상에 접합층(2), 산화막(3) 및 다결정 실리콘 박막(4)을 순차적으로 형성한 다음 마스크공정 및 사진 식각공정에 의해 서로 다른 단차비를 갖는 콘택(20A,20B)을 형성하는 단계와, 상기 단계로부터 상부 전체면에 제1, 제2 및 제3 금속박막(5, 6 및 7)을 순차적으로 형성한 다음 상기 제3 금속박막을 전면 식각하는 단계와, 상기 단계로부터 잔류하는 제3 금속박막(7C)을 감광막(8)을 사용하여 일정시간 평면 식각하는 단계와, 상기 단계로부터 감광막(8)을 모두 제거한 후 상부 전체면에 제4, 제5 및 제6 금속박막(9, 10 및 11)을 순차적으로 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 다층 금속박막 형성방법.
  2. 제1항에 있어서, 상기 제1, 제2 및 제3 금속박막(5, 6 및 7)은 티타늄, 티타늄나이트라이드 및 텅스텐을 각각 사용하는 것을 특징으로 하는 반도체 소자의 다층 금속박막 형성방법.
  3. 제1항에 있어서, 상기 제4 금속박막(9)은 티타늄, 티타늄나이트라이드 또는 티타늄 텅스텐으로 형성되고 제5 금속박막(10)은 알루미늄 합금 또는 구리박막으로 형성되며 제6 금속박막(11)은 탄소(C), 티타늄, 티타늄나이트라이드 또는 실리콘으로 형성되는 것을 특징으로 하는 반도체 소자의 다층 금속막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR93031154A 1993-12-30 1993-12-30 Multi-level metalizing method of semiconductor device KR970009613B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR93031154A KR970009613B1 (en) 1993-12-30 1993-12-30 Multi-level metalizing method of semiconductor device
JP6325104A JPH0837237A (ja) 1993-12-30 1994-12-27 半導体素子の多層金属配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR93031154A KR970009613B1 (en) 1993-12-30 1993-12-30 Multi-level metalizing method of semiconductor device

Publications (2)

Publication Number Publication Date
KR950021120A true KR950021120A (ko) 1995-07-26
KR970009613B1 KR970009613B1 (en) 1997-06-14

Family

ID=19374164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR93031154A KR970009613B1 (en) 1993-12-30 1993-12-30 Multi-level metalizing method of semiconductor device

Country Status (2)

Country Link
JP (1) JPH0837237A (ko)
KR (1) KR970009613B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990057826A (ko) * 1997-12-30 1999-07-15 김영환 반도체 소자의 금속 배선 형성 방법
KR100576515B1 (ko) * 2004-12-30 2006-05-03 동부일렉트로닉스 주식회사 원형결함을 방지하는 금속 식각 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0478871B1 (en) * 1990-10-01 2004-04-28 SGS-THOMSON MICROELECTRONICS S.r.l. Formation of contact plugs by blanket CVD deposition and etchback
JPH05114558A (ja) * 1990-11-27 1993-05-07 Toshiba Corp 半導体装置の製造方法
JPH05121378A (ja) * 1991-10-29 1993-05-18 Sony Corp 半導体装置の製造方法
JPH05326722A (ja) * 1992-04-01 1993-12-10 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR970009613B1 (en) 1997-06-14
JPH0837237A (ja) 1996-02-06

Similar Documents

Publication Publication Date Title
US5441914A (en) Method of forming conductive interconnect structure
KR970054272A (ko) 저저항성 및 내약품성 전극 배선을 갖는 박막 트랜지스터기판 및 그 제조방법
KR940020531A (ko) 콘택홀에 금속플러그 제조방법
KR970067702A (ko) 반도체 장치 및 그 제조 방법
KR950034609A (ko) 반도체 가공물의 화학적인 증기증착 과정동안에 합금 입자의 오염을 감소시키기 위한 방법
KR950021120A (ko) 반도체 소자의 다층 금속박막 형성방법
US5856238A (en) Method for fabricating metal wire of semiconductor device
KR960030372A (ko) 반도체 소자의 금속배선 형성방법
KR940005625B1 (ko) 텅스텐의 미세가공방법
KR0138008B1 (ko) 금속배선층 형성방법
KR0144232B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JPH0484422A (ja) 微細な金属配線の形成方法
KR930024106A (ko) 반도체 소자의 콘택형성방법
KR950012654A (ko) 반도체 소자의 본딩패드 제조방법
KR970052516A (ko) 반도체 소자의 금속배선 형성방법
KR930006837A (ko) 금속접착층을 이용한 텅스텐 선택증착방법
JPS624317A (ja) 半導体集積回路の製造方法
KR960002644A (ko) 반도체 소자의 층간 절연막 형성방법
KR20000021053A (ko) 반도체 장치의 금속 배선 형성 방법
KR960015702A (ko) 반도체소자 제조방법
JPH0258212A (ja) 半導体装置の製造方法
KR950019913A (ko) 금속배선층 형성방법
KR960026755A (ko) 모스 트랜지스터(mosfet)의 금속 배선 형성 방법
KR970018409A (ko) 반도체소자의 금속배선 형성방법
JPH05326504A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee