KR100576515B1 - 원형결함을 방지하는 금속 식각 방법 - Google Patents

원형결함을 방지하는 금속 식각 방법 Download PDF

Info

Publication number
KR100576515B1
KR100576515B1 KR1020040117475A KR20040117475A KR100576515B1 KR 100576515 B1 KR100576515 B1 KR 100576515B1 KR 1020040117475 A KR1020040117475 A KR 1020040117475A KR 20040117475 A KR20040117475 A KR 20040117475A KR 100576515 B1 KR100576515 B1 KR 100576515B1
Authority
KR
South Korea
Prior art keywords
metal
etching
preventing
circular
over
Prior art date
Application number
KR1020040117475A
Other languages
English (en)
Inventor
조보연
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040117475A priority Critical patent/KR100576515B1/ko
Application granted granted Critical
Publication of KR100576515B1 publication Critical patent/KR100576515B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 원형결함을 방지하는 금속 식각 방법에 관한 것으로, 보다 자세하게는, 반도체 소자 제조 방법에 있어 금속 식각공정을 진행하게 되면 웨이퍼 가장자리 영역에 금속 잔류물이 다수 존재(원형결함, circle defect)하게 되어 후속 어닐링(annealing)공정 등에서 상기 금속이 산화막과 붙어있지 못하고 떨어지게 되어 정상 패턴을 브릿지(bridge)시키는 등의 문제를 가져왔던 바, 상기 웨이퍼 가장자리 영역의 원형결함을 방지하는 금속 식각 방법에 관한 것이다.
본 발명의 원형결함을 방지하는 금속 식각 방법은 주식각, 제1과식각 및 제2과식각으로 진행함으로써, 금속의 상호 단차를 줄이며 특히 웨이퍼 가장자리 영역의 상기 식각된 금속 잔류물이 원형으로 남게되는 결함을 방지하는 원형결함을 방지하여, 반도체 소자의 수율을 향상시킬 수 있다.
금속, 웨이퍼, 가장자리, 원형 결함, 주식각, 과식각.

Description

원형결함을 방지하는 금속 식각 방법{Metal etching method for preventing the circle defect}
도 1a 내지 도 1c는 종래기술에 따른 금속 식각 공정단면도.
도 2는 본 발명에 따른 금속 식각 공정단면도.
본 발명은 원형결함을 방지하는 금속 식각 방법에 관한 것으로, 보다 자세하게는, 반도체 소자 제조 방법에 있어 금속 식각공정을 진행하게 되면 웨이퍼 가장자리 영역에 금속 잔류물이 다수 존재(원형결함, circle defect)하게 되어 후속 어닐링(annealing)공정 등에서 상기 금속이 산화막과 붙어있지 못하고 떨어지게 되어 정상 패턴을 브릿지(bridge)시키는 등의 문제를 가져왔던 바, 상기 웨이퍼 가장자리 영역의 원형결함을 방지하는 금속 식각 방법에 관한 것이다.
반도체 기판 상에 금속이 형성되는 과정 중 대표적인 것이 금속 배선 형성에 관계된 것이다. 상기 금속 배선 형성 과정 중 발생하는 원형 결함에 대해 살펴보면 다음과 같다.
반도체 기판 내의 도전영역(불순물 영역) 또는 하부배선과 상부배선사이의 전기적 연결은 통상적으로 절연막 내에 형성된 콘택 오프닝에 형성된 콘택 플러그를 통해 이루어지는 데, 이러한 두 도전영역 사이의 전기적 연결은 반도체 제조에 있어서 매우 중요한 기술중의 하나이다.
이러한 전기적 연결은 통상적으로 다음과 같은 순서로 형성된다. 먼저 도전영역 상에 절연막을 형성하고, 상기 절연막을 식각하여 상기 도전영역을 노출시키는 콘택 오프닝을 형성하고, 이어서 도전물질을 상기 콘택 오프닝에 채워 하부 도전영역과 전기적으로 연결되도록 한다. 그러나 반도체 장치의 집적도가 증가함에 따라, 절연막 내에 형성되는 콘택 오프닝의 경우, 그 직경은 감소하는데 반해, 그 깊이는 증가하고 있다(콘택 오프닝의 종횡비 증가).
알루미늄 합금(예를 들면 알루미늄-실리콘, 알루미늄-구리)의 스퍼터 (sputter) 증착법이 콘택 오프닝을 채워 금속배선막을 형성하는 방법으로 종래에 널리 사용되었다. 그러나 이러한 증착법은 현재의 마이크론 이하의 선폭을 가지는 콘택 오프닝을 채우는 기술로는 적합하지 않다. 이로 인해, 화학적 기상 증착법(chemical vapor deposition) 예를 들면 저압 화학적 기상 증착법, 플라즈마 강화 화학적 기상 증착법이 도입되어 내화성 금속(refractory metal) 예를 들면 텅스텐 같은 물질을 높은 종횡비를 가지는 콘택 오프닝에 증착하여 콘택 플러그를 형성하고 있다. 화학적 기상 증착법은 가스 흐름(gas flow)으로부터 금속 물질을 등방성으로 증착하는 기술이다. 화학적 기상 증착 공정은 높은 종횡비를 가지는 콘택 오 프닝을 효과적으로 채울 수 있는데, 이는 증착되는 도전성 물질이 수직적으로 수평적으로 모든 방향에 대해서 성장이 일어나기 때문이다.
텅스텐은 금속 배선 공정에 있어서, 콘택 오프닝을 채우는 물질로 널리 사용되는데, 이는 금속 배선으로 널리 사용되는 알루미늄 합금과 양립할 수 있기 때문이다. 티타늄막이 텅스텐 증착 전에 형성되는 데, 이는 컨트롤 가능한 낮은 오믹 콘택(ohmic contact)을 형성하기 위해서이다. 그러나 이러한 티타늄막은 반응성이 매우 높기 때문에 티타늄 질화막이 반응방지막으로 상기 티타늄막과 텅스텐막 사이에 형성된다. 또한 상기 티타늄막은 상기 티타늄 질화막과 하부의 절연막 사이의 접착강화막 역할을 한다.
이미 잘 알려진 콘택플러그 형성 방법을 이하에서 설명한다. 절연막 내에 콘택 오프닝이 형성된다. 접착강화/배리어막으로 티타늄/티타늄 질화막이 증착된다. 콘택 오프닝의 바닥부분에서 상기 접착강화 그리고/또는 배리어막은 후속공정으로 형성되는 콘택 오프닝 충진 물질(텅스텐)이 하부의 불순물 영역 또는 하부배선으로 확산되는 것을 방지하는 한편, 그것과의 양호한 전기적 접촉(낮은 콘택 저항)을 가능하게 한다. 다음으로, 텅스텐이 화학적 기상 증착법에 의해 상기 콘택 오프닝을 완전히 채운다. 마스크 없이 절연막 상의 텅스텐이 제거되고 콘택 오프닝에만 남게 되어 텅스텐 플러그가 형성된다. 그리고, 절연막 표면으로부터 텅스텐 잔존물(tungsten residue)을 제거하기 위해 텅스텐을 선택적으로 과식각한다. 이러한 텅스텐 잔류물은 단차 부분에서 많이 발견되고, 특히, 웨이퍼 가장자리(edge) 부분에는 금속 잔류물이 다수 존재하게 된다.
도 1a 및 도 1b는 상기 문제점을 설명하기 위한 단면도들이다. 콘택 오프닝에 텅스텐(108)을 증착한 후(도 1a 참조), 재식각(etch back) 공정이 수행되어 절연막(104) 표면으로부터 텅스텐을 제거하되, 상기 콘택 오프닝에는 텅스텐을 남겨두어 텅스텐 플러그를 형성한다. 그러나 이러한 재식각 공정은 이방성 식각 특성을 가지고 있기 때문에, 불필요한 텅스텐 잔유물(108b)이 단차 부분에 생기게 된다(도 1b 참조). 이러한 단차 부분의 텅스텐 잔유물(108b)을 제거하기 위해 과식각이 수행되는데, 이러한 과식각 동안, 텅스텐 플러그도 또한 식각될 수 있는데, 이로 인해 텅스텐 플러그(108a)는 그 높이가 리세스된 부분(110) 만큼 낮아지게 되며, 웨이퍼 가장자리 부분에는 금속 잔류물이 다수 존재하게 되는 원형결함이 발생하게 된다. 도 1c는 상기 잔유물(108b)이 웨이퍼 가장자리에 잔류하는 원형결함이 발생한 웨이퍼 가장자리의 단면을 나타낸 것이다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 금속 식각 방법에 있어, 주식각(main etch) 공정을 진행한 후 제1과식각(first over etch) 공정 및 제2과식각(second over etch) 공정을 진행하여 금속의 상호 단차를 줄이며 특히 웨이퍼 가장자리 영역의 상기 식각된 금속 잔류물이 원형으로 남게되는 결함을 방지하는 원형결함을 방지하는 금속 식각 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 반도체 소자 제조 공정 중 웨이퍼 가장자리에 발생하는 원형결함을 방지하는 금속 식각 방법에 있어서, 금속막의 전면에 걸쳐 주식각하는 단계; 상기 주식각에 의한 잔유물을 제거하기 위해 제1과식각하는 단계; 및 상기 제1과식각의 공정조건에 비해 압력은 2배 가량 증가하고, 파워는 Source 및 bias를 동일하게 하며, Cl2 및 N2를 혼합한 가스를 사용하여 제2과식각하는 단계를 포함하여 이루어짐을 특징으로 하는 원형결함을 방지하는 금속 식각 방법으로 이루어진 원형결함을 방지하는 금속 식각 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
본 발명에 따른 금속 식각 방법은 주식각(main etch)과 과식각(over etch)으로 이루어지는 바, 상기 과식각은 다시 제1과식각(first over etch) 및 제2과식각(second over etch)로 나누어 진행된다.
상기 주식각은 식각대상 금속의 종류, 크기 및 면적에 따라 그 공정조건이 달라지게 된다. 즉, 수십mTorr 내지 수백mTorr의 압력, 수백Ｗ의 파워소스, 30℃ 내지 50℃의 온도의 조건에서 해당 금속의 종류에 따른 식각가스를 사용하여 공정을 진행한다. 예를 들어, 텅스텐 플러그의 식각공정에서는 SF6을 200sccm 내지 700sccm, 산소를 20sccm 내지 120sccm, 아르곤(Ar)을 50sccm 내지 250sccm으로 혼 합한 가스를 사용하여 진행하는 것이다.
상기 과식각은 제1과식각 및 제2과식각으로 나뉘어 진행되는 바, 상기 제1과식각 공정조건의 일예는, 「8mTorr / 500Ｗ(Source) / 150Ｗ(Bias) / 70Cl2 / 45BCl3 / 10CHF3 / 30Ar / 8T(He) / 50second」이다.
상기 제2과식각은 상기 제1과식각의 공정조건에 비례한 몇가지 공정조건을 달리하여 진행한다. 즉, 상기 제2과식각의 압력은 상기 제1과식각의 압력에 비해 약 2배 가량 증가시켜 진행한다. 상기 제2과식각의 시간은 상기 제1과식각의 시간에 비해 같거나 약 50% 가량으로 진행한다. 상기 제2과식각의 파워는 상기 제1과식각과는 달리 source 및 bias power를 동일하게 하여 진행하며, 상기 source 및 bias power를 250Ｗ 이하로 한다. 상기 제2과식각의 혼합가스를 보면, Cl2 및 N2를 사용하여 진행하는 바, 상기 Cl2 및 N2의 비율은 1:1로 하여 진행한다.
상기와 같은 제2과식각의 조건에 따라 상기 제1과식각의 일예와의 연관된 공정조건을 보면, 「16mTorr / 250Ｗ(Source) / 250Ｗ(Bias) / 100Cl2 / 100N2 / 8T(He) / 50second」이다.
도 2는 상기와 같은 공정조건에 의해 진행된 금속 식각에 의해 형성된 웨이퍼 가장자리의 금속 잔유물이 제거된 단면도를 도시한 것이다. 상기 도 1c에서 보았던 금속 잔유물(108b)가 제거된 것을 볼 수 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설 명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 원형결함을 방지하는 금속 식각 방법은 주식각, 제1과식각 및 제2과식각으로 진행함으로써, 금속의 상호 단차를 줄이며 특히 웨이퍼 가장자리 영역의 상기 식각된 금속 잔류물이 원형으로 남게되는 결함을 방지하는 원형결함을 방지하여, 반도체 소자의 수율을 향상시킬 수 있다.

Claims (5)

  1. 반도체 소자 제조 공정 중 웨이퍼 가장자리에 발생하는 원형결함을 방지하는 금속 식각 방법에 있어서,
    금속막의 전면에 걸쳐 주식각하는 단계;
    상기 주식각에 의한 잔유물을 제거하기 위해 제1과식각하는 단계; 및
    상기 제1과식각의 공정조건에 비해 압력은 2배 가량 증가하고, 파워는 source 및 bias를 동일하게 하며, Cl2 및 N2를 혼합한 가스를 사용하여 제2과식각하는 단계
    를 포함하여 이루어짐을 특징으로 하는 원형결함을 방지하는 금속 식각 방법.
  2. 제 1 항에 있어서,
    상기 제2과식각의 공정시간은 상기 제1과식각의 시간과 동일하게 진행함을 특징으로 하는 원형결함을 방지하는 금속 식각 방법.
  3. 제 1 항에 있어서,
    상기 제2과식각의 공정시간은 상기 제1과식각의 시간에 비해 약 50% 가량으로 진행함을 특징으로 하는 원형결함을 방지하는 금속 식각 방법.
  4. 제 1 항에 있어서,
    상기 제2과식각의 공정파워는 Source 및 bias를 약 250Ｗ 이하로 진행함을 특징으로 하는 원형결함을 방지하는 금속 식각 방법.
  5. 제 1 항에 있어서,
    상기 제2과식각의 혼합가스인 Cl2 및 N2 가스의 혼합 비율은 1:1 로 진행함을 특징으로 하는 원형결함을 방지하는 금속 식각 방법.
KR1020040117475A 2004-12-30 2004-12-30 원형결함을 방지하는 금속 식각 방법 KR100576515B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040117475A KR100576515B1 (ko) 2004-12-30 2004-12-30 원형결함을 방지하는 금속 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117475A KR100576515B1 (ko) 2004-12-30 2004-12-30 원형결함을 방지하는 금속 식각 방법

Publications (1)

Publication Number Publication Date
KR100576515B1 true KR100576515B1 (ko) 2006-05-03

Family

ID=37181080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117475A KR100576515B1 (ko) 2004-12-30 2004-12-30 원형결함을 방지하는 금속 식각 방법

Country Status (1)

Country Link
KR (1) KR100576515B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837237A (ja) * 1993-12-30 1996-02-06 Hyundai Electron Ind Co Ltd 半導体素子の多層金属配線形成方法
JPH08125018A (ja) * 1994-10-26 1996-05-17 Sharp Corp 半導体装置の製造方法
KR970003524A (ko) * 1995-06-30 1997-01-28 김주용 반도체 소자의 금속 배선 플러그 형성 방법
JP2000150649A (ja) 1998-11-12 2000-05-30 Sony Corp 半導体装置製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837237A (ja) * 1993-12-30 1996-02-06 Hyundai Electron Ind Co Ltd 半導体素子の多層金属配線形成方法
JPH08125018A (ja) * 1994-10-26 1996-05-17 Sharp Corp 半導体装置の製造方法
KR970003524A (ko) * 1995-06-30 1997-01-28 김주용 반도체 소자의 금속 배선 플러그 형성 방법
JP2000150649A (ja) 1998-11-12 2000-05-30 Sony Corp 半導体装置製造方法

Similar Documents

Publication Publication Date Title
US5407861A (en) Metallization over tungsten plugs
US6204192B1 (en) Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures
US4952274A (en) Method for planarizing an insulating layer
US6319822B1 (en) Process for forming an integrated contact or via
KR100259872B1 (ko) 반도체 장치 및 그 제조방법
US5658425A (en) Method of etching contact openings with reduced removal rate of underlying electrically conductive titanium silicide layer
JPH05343532A (ja) 耐熱金属でキャップした低抵抗率の導体構造およびその形成方法
US7615494B2 (en) Method for fabricating semiconductor device including plug
US6548415B2 (en) Method for the etchback of a conductive material
JP2001176842A (ja) シリコン窒化膜のエッチング方法及び半導体装置の製造方法
JP2003179136A (ja) デュアルダマシン半導体製造のためのマスク層及び相互接続構造
JP3189970B2 (ja) 半導体装置の製造方法
US6740598B2 (en) Wiring layer dry etching method and semiconductor device manufacturing method
US20040038547A1 (en) Method of etching a metal layer using a mask, a metallization method for a semiconductor device, a method of etching a metal layer, and an etching gas
KR100576515B1 (ko) 원형결함을 방지하는 금속 식각 방법
JPH09172017A (ja) 半導体装置の製造方法
JP3339255B2 (ja) コンタクトプラグの形成方法
KR100598294B1 (ko) 듀얼 다마신을 이용한 구리 배선 형성 방법
CN101471287A (zh) 在半导体器件中形成金属线的方法
KR100336837B1 (ko) 반도체 장치에 있어서 텅스텐 플러그를 형성하는 방법
JPH08181146A (ja) 半導体装置の製造方法
US6103633A (en) Method for cleaning metal precipitates in semiconductor processes
KR100571696B1 (ko) 반도체 소자의 제조 방법
JP4207284B2 (ja) 半導体装置の製造方法
US6426016B1 (en) Method for etching passivation layers and antireflective layer on a substrate

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee