JPS6325519B2 - - Google Patents

Info

Publication number
JPS6325519B2
JPS6325519B2 JP53080494A JP8049478A JPS6325519B2 JP S6325519 B2 JPS6325519 B2 JP S6325519B2 JP 53080494 A JP53080494 A JP 53080494A JP 8049478 A JP8049478 A JP 8049478A JP S6325519 B2 JPS6325519 B2 JP S6325519B2
Authority
JP
Japan
Prior art keywords
wiring layer
forming
layer
insulating film
connection layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53080494A
Other languages
English (en)
Other versions
JPS558054A (en
Inventor
Mitsuaki Morikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Noritake Itron Corp
Original Assignee
Ise Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ise Electronics Corp filed Critical Ise Electronics Corp
Priority to JP8049478A priority Critical patent/JPS558054A/ja
Publication of JPS558054A publication Critical patent/JPS558054A/ja
Publication of JPS6325519B2 publication Critical patent/JPS6325519B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】 この発明は多層配線層の製造方法に関する。
絶縁基板上に多層配線層を形成する場合、従来
は、第1図AないしDに示すようになされてい
る。まず、第1図Aに示すように絶縁基板1上に
所定のパターンの配線層2を形成し、この配線層
2の表面の全域を酸化することにより、第1図B
に示すように絶縁膜3を形成する。そして、この
ように形成した配線層2面において、後工程で形
成する二層目の配線層との接続個所に該当する部
分の絶縁膜3を、フオトエツチング技術により、
第1図Cに示すように除去し、スルホール4を形
成する。その後、このスルホール4において前記
一層目の配線層2と接続される二層目の配線層5
を形成する。
しかしながら、このような工程からなる多層配
線層の製造方法は、絶縁膜3の一部にスルホール
4を形成する場合、フオトエツチング技術を使用
しなければならず、このフオトエツチング技術
は、フオトレジスト塗布、選択露光、現象および
フオトレジスト除去等の一連の作業を必要とする
ため、極めて工程が煩雑であり、かつコストの高
いものとなつている。
また、塗布するフオトレジストにはピンホール
が発生している場合があり、スルーホール以外の
部分における絶縁膜3にも穴が形成され、この結
果、この予期しない穴の部分にて二層目の配線層
5が他の一層目の配線層2と短絡してしまうとい
うことがあつた。
それ故、この発明の目的は、工程が極めて簡単
でかつ信頼性の高い多層配線層の製造方法を提供
するものである。
以下、実施例を用いてこの発明を詳細に説明す
る。
第2図AないしDはこの発明に係る多層配線層
の製造方法の一実施例を示す工程図である。ま
ず、同図Aにおいて、絶縁基板11を用意し、こ
の絶縁基板11の主表面にたとえばアルミニウム
からなる一層目の配線層12を所定のパターンに
形成する。この配線層12は、前記絶縁基板11
の主表面の全域に、たとえば蒸着あるいはスパツ
タリング等で、アルミニウム層を形成した後、フ
オトエツチング技術により、所定のパターンを得
る。
そして、このようにして形成した配線層11面
において、後工程で形成する二層目の配線層との
接続個所に該当する部分に、化学的に不活性で、
かつ低抵抗の物質、たとえば金、白金あるいは炭
素からなる接続層13を付着させる。この接続層
13は、たとえばメタルマスクを介し、金を蒸着
させることにより、第2図Bに示すように、前記
配線層12面の所要個所のみに被着させることが
できる。実験では、通常の真空度(10-5
10-6Torr)で、たとえば50μ厚の50−50Alloyの
メタルマスクを用いた場合、蒸発物質の廻り込み
幅を10〜30μmの範囲にできた。
次に、絶縁基板を純水中でボイルすることによ
り、第2図Cに示すように、前記配線層12の表
面の全域に酸化アルミニウムの絶縁膜14を形成
する。この場合、前記接続層13は、金、白金あ
るいは炭素等で構成された化学的に安定した部材
であるため、酸化はなされず、したがつて、前記
絶縁膜14面に導電性を有する部材として露出さ
れる。実験では、接続層13として金を用い、純
水中で約30分間煮沸したところ、金の部分は低抵
抗のままであつたが、それ以外の領域の配線層1
2面は薄白色の絶縁膜が形成され、高抵抗となつ
た。
その後、第2図Dに示すように、前記接続層1
3において、前記一層目の配線層12と接続され
た二層目の配線層15を形成するが、この配線層
15はたとえば蒸着あるいはスパツタリング等
で、アルミニウム層を形成した後、フオトエツチ
ング技術により、所定のパターンを得るか、ある
いは印刷方法により、所定のパターンで被着され
るアルミニウム層を形成することにより行なわれ
る。このようにして形成された多層配線層の平面
図を第3図に示す。
このようにすれば、一層目の配線層12と二層
目の配線層15との接続部はスルホールによつて
形成されるのではなく、導体層の部分被着によつ
て形成されることから、従来のフオトエツチング
技術を使用することはなくなる。したがつて、フ
オトエツチング技術における必須の工程、すなわ
ちフオトレジスト塗布、選択露光、現象およびフ
オトレジスト除去工程を経ることはなく、たとえ
ば部分蒸着等をするのみでよいことから、極めて
作業が簡単になる。また、フオトレジスト塗布工
程がないことから、フオトレジストに発生するピ
ンホールによる絶縁膜14の穴あきがなく、二層
目の配線層15とこれに接続されない他の一層目
の配線層との絶縁性に高い信頼性を有するように
なる。
この実施例では、配線層の材料としてアルミニ
ウムを用いたが、アルミニウム合金あるいは他の
金属であつてもよいことはいうまでもない。ま
た、絶縁膜の形成方法としては純水ボイル法以外
にも陽極酸化法や熱酸化法等の方法があり、純水
ボイル法にこれらの方法を組合せることによつて
さらに良質な、絶縁膜の形成が可能である。
また、この実施例では、二層配線層の製造につ
いて述べたものであるが、三層以上であつてもよ
いことはもちろんである。
以上述べたように、この発明に係る多層配線層
の製造方法によれば、工程が極めて簡単となり、
かつ高い信頼性を得ることができる。
【図面の簡単な説明】
第1図AないしDは従来の多層配線層の製造方
法の一例を示す工程図、第2図AないしDはこの
発明に係る多層配線層の製造方法の一実施例を示
す工程図、第3図はこの発明によつて製造された
多層配線の平面図である。 1,11……絶縁基板、2,12,5,15…
…配線層、3,14……絶縁膜、4……スルーホ
ール、13……接続層。

Claims (1)

  1. 【特許請求の範囲】 1 絶縁基板の主表面に表面を酸化することによ
    り絶縁膜化し得る金属からなる第1層目配線層を
    フオトエツチング形成する工程と、この第1層目
    配線層の一部に陽極酸化法、純水ボイル法または
    熱酸化法により表面が酸化されない導電材からな
    る接続層を形成する工程と、前記第1層目配線層
    の表面を陽極酸化法、純水ボイル法または熱酸化
    法により絶縁膜化する工程と、この第1層目配線
    層上に前記接続層を介して当該第1層目配線層と
    電気的に接続する第2層目配線層を形成する工程
    とを含むことを特徴とする多層配線層の製造方
    法。 2 接続層の形成は、部分蒸着により行なうこと
    を特徴とする特許請求の範囲第1項記載の多層配
    線層の製造方法。
JP8049478A 1978-07-04 1978-07-04 Method of manufacturing multiilayer wiring layer Granted JPS558054A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8049478A JPS558054A (en) 1978-07-04 1978-07-04 Method of manufacturing multiilayer wiring layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8049478A JPS558054A (en) 1978-07-04 1978-07-04 Method of manufacturing multiilayer wiring layer

Publications (2)

Publication Number Publication Date
JPS558054A JPS558054A (en) 1980-01-21
JPS6325519B2 true JPS6325519B2 (ja) 1988-05-25

Family

ID=13719845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8049478A Granted JPS558054A (en) 1978-07-04 1978-07-04 Method of manufacturing multiilayer wiring layer

Country Status (1)

Country Link
JP (1) JPS558054A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173929A (ja) * 2001-09-26 2003-06-20 Mitsui Mining & Smelting Co Ltd キャパシタ層形成用の積層板及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4998587A (ja) * 1973-01-22 1974-09-18

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4998587A (ja) * 1973-01-22 1974-09-18

Also Published As

Publication number Publication date
JPS558054A (en) 1980-01-21

Similar Documents

Publication Publication Date Title
JPS6222247B2 (ja)
JP2821623B2 (ja) 半導体装置の製造方法
JPS6325519B2 (ja)
JP3126862B2 (ja) 金属パターンの形成方法
GB2283614A (en) Method for manufacture of multilayer wiring board
JP3040500B2 (ja) 半導体装置の製造方法
JPS6155797B2 (ja)
JPH0245996A (ja) 混成集積回路の製造方法
JPH07307550A (ja) 電子部品の製造方法
JPS6261334A (ja) パタ−ンの形成方法
JPS6097691A (ja) 厚膜薄膜配線基板の製造方法
JP3036038B2 (ja) 半導体装置の製造方法
JPS5841775B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPS58210168A (ja) 二層膜のエツチング方法
JPS6362104B2 (ja)
JPS6074489A (ja) 超伝導グランドコンタクトの形成方法
JPH05308182A (ja) 膜回路基板の製造方法
JPH05102160A (ja) 半導体装置およびその製造方法
JPS6046049A (ja) 半導体装置の製造方法
JPH0587038B2 (ja)
JPH04348592A (ja) 薄膜回路基板の製造方法
JPH0897242A (ja) 半導体装置の製造方法
JPS594876B2 (ja) 厚膜回路基板およびその製法
JPS5893398A (ja) 配線基板の製造方法
JPH03291936A (ja) 半導体装置の製造方法