JPS6155797B2 - - Google Patents
Info
- Publication number
- JPS6155797B2 JPS6155797B2 JP2016480A JP2016480A JPS6155797B2 JP S6155797 B2 JPS6155797 B2 JP S6155797B2 JP 2016480 A JP2016480 A JP 2016480A JP 2016480 A JP2016480 A JP 2016480A JP S6155797 B2 JPS6155797 B2 JP S6155797B2
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- thin film
- metal thin
- wiring layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 239000010409 thin film Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000007747 plating Methods 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 11
- 239000010931 gold Substances 0.000 claims description 11
- 229910052737 gold Inorganic materials 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 239000010408 film Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 29
- 239000011229 interlayer Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
本発明は高密度多層配線基板の製造方法に関
し、特に基板上の導体層の形成方法に関する。
し、特に基板上の導体層の形成方法に関する。
多層配線基板の高密度化のためには、パターン
寸法の微細化が必要であり、この微細化達成のた
めにフオト・レジストを用いた選択めつき法が製
造方法に採用されている。
寸法の微細化が必要であり、この微細化達成のた
めにフオト・レジストを用いた選択めつき法が製
造方法に採用されている。
選択めつき法を用いた従来の多層配線基板の製
造方法においては、まず第１図に示すように、セ
ラミツク基板１０の上に金属薄膜１２が蒸着され
該金属薄膜１２の所要部分がフオト・レジスト１
４で被覆される。このあと、金属薄膜１２を一方
の電極として、電解金めつきが行なわれ、第１の
配線層１６が形成されたあとで、フオト・レジス
ト１４が除去され、金属薄膜１２の金めつきで覆
われていない部分がエツチング除去される。次
に、第２図に示すように、絶縁層１８が形成さ
れ、その上に金属薄膜２２が蒸着され、金属薄膜
２２の所要部分がフオトレジスト２４で被覆され
たあと、電解金めつきにより第１の配線層１６と
このあとで形成される第２の配線層とを接続する
ための導体２６が形成され、フオト・レジスト２
４で除去される。次に、金属薄膜２２の金めつき
で覆われていない部分がエツチング除去され、絶
縁層２８が形成され、この上に第２の配線層３６
が第１の配線層の場合と同一の工程で金属薄膜３
２の上に形成されている。
造方法においては、まず第１図に示すように、セ
ラミツク基板１０の上に金属薄膜１２が蒸着され
該金属薄膜１２の所要部分がフオト・レジスト１
４で被覆される。このあと、金属薄膜１２を一方
の電極として、電解金めつきが行なわれ、第１の
配線層１６が形成されたあとで、フオト・レジス
ト１４が除去され、金属薄膜１２の金めつきで覆
われていない部分がエツチング除去される。次
に、第２図に示すように、絶縁層１８が形成さ
れ、その上に金属薄膜２２が蒸着され、金属薄膜
２２の所要部分がフオトレジスト２４で被覆され
たあと、電解金めつきにより第１の配線層１６と
このあとで形成される第２の配線層とを接続する
ための導体２６が形成され、フオト・レジスト２
４で除去される。次に、金属薄膜２２の金めつき
で覆われていない部分がエツチング除去され、絶
縁層２８が形成され、この上に第２の配線層３６
が第１の配線層の場合と同一の工程で金属薄膜３
２の上に形成されている。
このような従来の製造方法では、配線層の形成
時とその上の層間接続用の導体の形成時にそれぞ
れ金属薄膜の蒸着および除去およびフオト・レジ
ストの除去が必要なため工程が煩雑になるという
欠点がある。
時とその上の層間接続用の導体の形成時にそれぞ
れ金属薄膜の蒸着および除去およびフオト・レジ
ストの除去が必要なため工程が煩雑になるという
欠点がある。
本発明の目的は工程数を削減し製造時間を短縮
するようにした多層配線基板の導体層の形成方法
を提供することにある。
するようにした多層配線基板の導体層の形成方法
を提供することにある。
本発明の形成方法は、配線基板の上面全面に金
属薄膜を被覆する第１の工程と、 第１の配線パターンを形成すべき領域を除いた
前記金属薄膜上に第１のフオトレジストで被覆す
る第２の工程と、 前記金属薄膜上の前記第１のフオトレジストで
被覆されていない領域に電解金めつきを施して第
１の配線層を形成する第３の工程と、 前記第１のフオトレジストと第２の配線パター
ンを形成すべき領域を除いた前記第１の配線層と
の上に第２の形成する第４の工程と、 前記金属薄膜を一方の電極として電解金めつき
により前記第２のフオトレジストで被覆されてい
ない領域に前記第１の配線層に接着されるように
前記第２の配線層を形成する第５の工程と、 前記第１のフオトレジストと前記第２のフオト
レジストとを同時に除去する第６の工程と、 前記金属薄膜の金めつきで覆われていない部分
をエツチングにより除去する第７の工程とを含む
ことを特徴とする多層配線基板の導体層の形成方
法。
属薄膜を被覆する第１の工程と、 第１の配線パターンを形成すべき領域を除いた
前記金属薄膜上に第１のフオトレジストで被覆す
る第２の工程と、 前記金属薄膜上の前記第１のフオトレジストで
被覆されていない領域に電解金めつきを施して第
１の配線層を形成する第３の工程と、 前記第１のフオトレジストと第２の配線パター
ンを形成すべき領域を除いた前記第１の配線層と
の上に第２の形成する第４の工程と、 前記金属薄膜を一方の電極として電解金めつき
により前記第２のフオトレジストで被覆されてい
ない領域に前記第１の配線層に接着されるように
前記第２の配線層を形成する第５の工程と、 前記第１のフオトレジストと前記第２のフオト
レジストとを同時に除去する第６の工程と、 前記金属薄膜の金めつきで覆われていない部分
をエツチングにより除去する第７の工程とを含む
ことを特徴とする多層配線基板の導体層の形成方
法。
本発明の特徴は、配線層と層間接続導体の電解
金めつきを同一のめつき下地により行なうことと
およびこの時に用いる２層フオト・レジストを同
時に除去することにより工程数の削減を達成する
ことにある。
金めつきを同一のめつき下地により行なうことと
およびこの時に用いる２層フオト・レジストを同
時に除去することにより工程数の削減を達成する
ことにある。
次に本発明について図面を参照して詳細に説明
する。
する。
第４図から第７図は本発明の一実施例を示す図
である。第４図において、96％のアルミナを主成
分とするセラミツク基板４０の表面を直流（D.
C）マグネトロン・スパツタリングにより厚さ
1000オングストローム（Å）のチタン膜と厚さ
1000Åのパラジウム膜の２層からなる薄膜４２で
被覆し、次に、薄膜４２を膜厚10ミクロン程度の
フオトレジスト４４で被覆したあと、露光現像処
理により薄膜４２を選択的に露出させ、この露出
した領域の膜厚を電解金めつきによりフオトレジ
スト４４にほぼ等しい値に増加させ第１の配線層
４６を形成する。
である。第４図において、96％のアルミナを主成
分とするセラミツク基板４０の表面を直流（D.
C）マグネトロン・スパツタリングにより厚さ
1000オングストローム（Å）のチタン膜と厚さ
1000Åのパラジウム膜の２層からなる薄膜４２で
被覆し、次に、薄膜４２を膜厚10ミクロン程度の
フオトレジスト４４で被覆したあと、露光現像処
理により薄膜４２を選択的に露出させ、この露出
した領域の膜厚を電解金めつきによりフオトレジ
スト４４にほぼ等しい値に増加させ第１の配線層
４６を形成する。
次に、第５図に示すように、フオト・レジスト
４４と第１の配線層４６とフオトレジスト４８で
被覆したあとで、露光現像処理により第１の配線
層４６を選択的に露出させ、薄膜４２を一方の電
極として電解金めつきにより第１の配線層４６の
一部の膜厚を約40ミクロンに増加させる層間接続
導体５０を形成する。
４４と第１の配線層４６とフオトレジスト４８で
被覆したあとで、露光現像処理により第１の配線
層４６を選択的に露出させ、薄膜４２を一方の電
極として電解金めつきにより第１の配線層４６の
一部の膜厚を約40ミクロンに増加させる層間接続
導体５０を形成する。
次に、第６図に示すように、２層のフオト・レ
ジスト４４および４８を除去したあとで薄膜４２
の不要部分をエツチング除去する。
ジスト４４および４８を除去したあとで薄膜４２
の不要部分をエツチング除去する。
さらに、第７図に示すように、第１の配線層４
６と層間接続導体５０とを含む基板表面をスクリ
ーン印刷による絶縁ペースト５２で被覆し、この
絶縁ペースト５２を焼成固化したあとで表面を平
面研磨して層間接続導体５０を表面に露出させ、
この上に第１の配線層と同様の工程で、薄膜５４
上に第２の配線層５６および層間接続導体５８を
形成する。
６と層間接続導体５０とを含む基板表面をスクリ
ーン印刷による絶縁ペースト５２で被覆し、この
絶縁ペースト５２を焼成固化したあとで表面を平
面研磨して層間接続導体５０を表面に露出させ、
この上に第１の配線層と同様の工程で、薄膜５４
上に第２の配線層５６および層間接続導体５８を
形成する。
本発明には、めつき下地層の蒸着およびエツチ
ング工程数の削減やフオト・レジストの除去工程
数の削減による製造時間の短縮が達成できるとい
う効果がある。
ング工程数の削減やフオト・レジストの除去工程
数の削減による製造時間の短縮が達成できるとい
う効果がある。
第１図から第３図は従来の多層配線基板の一例
を示す断面図および第４図から第７図は本発明の
一実施例を示す断面図である。 第１図から第７図において、１０，４０…セラ
ミツク基板、１２，２２，３２，４２，５４…金
属薄膜、１４，２４，４４，４８…フオト・レジ
スト、１６，３６，４６，５６…配線層、２６，
５０，５８…層間接続導体、１８，２８，５２…
絶縁層。
を示す断面図および第４図から第７図は本発明の
一実施例を示す断面図である。 第１図から第７図において、１０，４０…セラ
ミツク基板、１２，２２，３２，４２，５４…金
属薄膜、１４，２４，４４，４８…フオト・レジ
スト、１６，３６，４６，５６…配線層、２６，
５０，５８…層間接続導体、１８，２８，５２…
絶縁層。
Claims (1)
- 【特許請求の範囲】 １ 配線基板の上面全面に金属薄膜を被覆する第
１の工程と、 第１の配線パターンを形成すべき領域を除いた
前記金属薄膜上に第１のフオトレジストで被覆す
る第２の工程と、前記金属薄膜上の前記第１のフ
オトレジストで被覆されていない領域に電解金め
つきを施して第１の配線層を形成する第３の工程
と、 前記第１のフオトレジストと第２の配線パター
ンを形成すべき領域を除いた前記第１の配線層と
の上に第２のフオトレジストを形成する第４の工
程と、 前記金属薄膜を一方の電極として電解金めつき
により前記第２のフオトレジストで被覆されてい
ない領域に前記第１の配線層に接着されるように
前記第２の配線層を形成する第５の工程と、 前記第１のフオトレジストと前記第２のフオト
レジストとを同時に除去する第６の工程と、 前記金属薄膜の金めつきで覆われていない部分
をエツチングにより除去する第７の工程とを含む
ことを特徴とする多層配線基板の導体層の形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016480A JPS56116697A (en) | 1980-02-19 | 1980-02-19 | Method of forming conductor layer on multilayer circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016480A JPS56116697A (en) | 1980-02-19 | 1980-02-19 | Method of forming conductor layer on multilayer circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56116697A JPS56116697A (en) | 1981-09-12 |
| JPS6155797B2 true JPS6155797B2 (ja) | 1986-11-29 |
Family
ID=12019509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016480A Granted JPS56116697A (en) | 1980-02-19 | 1980-02-19 | Method of forming conductor layer on multilayer circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56116697A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58119694A (ja) * | 1982-01-12 | 1983-07-16 | 株式会社日立製作所 | 配線基板の製造方法 |
| JPS58121698A (ja) * | 1982-01-12 | 1983-07-20 | 株式会社日立製作所 | 多層配線基板 |
| JPS58128797A (ja) * | 1982-01-27 | 1983-08-01 | 日本電気株式会社 | 多層セラミツク基板の製造方法 |
| US6882045B2 (en) | 1999-10-28 | 2005-04-19 | Thomas J. Massingill | Multi-chip module and method for forming and method for deplating defective capacitors |
| US6869750B2 (en) | 1999-10-28 | 2005-03-22 | Fujitsu Limited | Structure and method for forming a multilayered structure |
| US6428942B1 (en) | 1999-10-28 | 2002-08-06 | Fujitsu Limited | Multilayer circuit structure build up method |
-
1980
- 1980-02-19 JP JP2016480A patent/JPS56116697A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56116697A (en) | 1981-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4312897A (en) | Buried resist technique for the fabrication of printed wiring | |
| US4298436A (en) | Method of forming insulated conductors in a conductive medium and article thus formed | |
| JPS6155797B2 (ja) | ||
| JPH0653660A (ja) | 配線層の平坦化方法 | |
| JPH0139236B2 (ja) | ||
| JPH05145230A (ja) | ガラスセラミツク基板の配線パターン形成方法 | |
| JPH07297590A (ja) | 同軸構造の配線の形成方法 | |
| JP2664409B2 (ja) | 混成集積回路の製造方法 | |
| JPH05259615A (ja) | 回路導体の形成方法 | |
| JP3080508B2 (ja) | 多層配線基板及びその製造方法 | |
| JPH08250857A (ja) | 多層配線基板の製造方法 | |
| JPS6167989A (ja) | 多層配線基板の製造方法 | |
| JPH0143476B2 (ja) | ||
| JPS6156879B2 (ja) | ||
| JPS6155800B2 (ja) | ||
| JPS6270594A (ja) | 選択メツキ法 | |
| JPS6155799B2 (ja) | ||
| JPH03225894A (ja) | プリント配線板の製造方法 | |
| JPS63187687A (ja) | 印刷配線基板の製造方法 | |
| JPH10173315A (ja) | プリント配線板の製造方法およびプリント配線板 | |
| JPS6076187A (ja) | 印刷配線板の製造方法 | |
| JPS62216289A (ja) | プリント基板の微細導体パタ−ンの形成方法 | |
| JPS6097691A (ja) | 厚膜薄膜配線基板の製造方法 | |
| JPS63199487A (ja) | 配線基板の製造方法 | |
| JPS634360B2 (ja) |