JPS634360B2 - - Google Patents

Info

Publication number
JPS634360B2
JPS634360B2 JP15153279A JP15153279A JPS634360B2 JP S634360 B2 JPS634360 B2 JP S634360B2 JP 15153279 A JP15153279 A JP 15153279A JP 15153279 A JP15153279 A JP 15153279A JP S634360 B2 JPS634360 B2 JP S634360B2
Authority
JP
Japan
Prior art keywords
thin film
titanium
photoresist mask
noble metal
aluminum thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15153279A
Other languages
English (en)
Other versions
JPS5674995A (en
Inventor
Tatsuo Inoe
Hikari Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP15153279A priority Critical patent/JPS5674995A/ja
Publication of JPS5674995A publication Critical patent/JPS5674995A/ja
Publication of JPS634360B2 publication Critical patent/JPS634360B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 本発明は多層配線基板の製造方法に関する。
多層配線基板の導体層間の接続などのために配
線層の一部の膜厚を増加させる必要が生じること
があるが、最近では配線基板の高密度化が進んで
いるために、高精度および微細パターン化の点で
有利な薄膜プロセスを用いて配線層の膜厚増加を
行なうのが一般的である。
従来、薄膜プロセスによる膜厚増加法として
は、第1図から第4図までに示すようなものがあ
る。すなわち、基板10の上に形成された複数個
の電気的に独立した配線12を薄膜14で被覆
し、電気的に一体化したあと、フオトレジストマ
スク16を圧着させて積層したあとで、所望の部
分に露光現像処理で開口部を作り、配線12と薄
膜14とを一方の電極として電解金めつきを行な
い、フオトレジストマスクの開口部に相当する部
分の配線の膜厚を増加させる。このあと、フオト
レジストマスク16を除去し、膜厚増加部分18
をエツチングレジストとして前にめつき下地とし
て用いた薄膜14をエツチングで除去する。
次に、第5図から第8図に示すような方法もあ
る。すなわち、基板20の上に薄膜プロセスで導
体配線層22を作る場合に、そのめつき下地24
をエツチングせずに残しておき、フオトレジスト
マスク26を圧着させて積層し、所望の部分に露
光現像処理で開口部を作り、この開口部から露出
している配線22の領域の膜厚を電解金めつきで
増加させ(膜厚増加部分は28で示す)めつき下
地24の不要部分をエツチング除去する。
これらの方法にはめつき下地をエツチングする
ときにサイドエツチングによるパターンの密着不
良を生じる可能性が大きく、エツチング条件の管
理を非常に厳密に行なわねばならないという欠点
がある。
本発明の目的は上述の欠点を解決した多層配線
基板の製造方法を提供することにある。
本発明の製造方法は、耐熱基板上に形成された
電気的に独立した複数個の貴金属配線を電気的に
一体化するように卑金属薄膜で被覆する第1の工
程と、 前記卑金属薄膜をフオトレジストマスクで被覆
し露光現像処理により前記貴金属配線を覆うフオ
トレジストマスクの一部に開口部を作る第2の工
程と、 前記開口部から露出した領域の卑金属薄膜をエ
ツチング除去し該卑金属薄膜の下にある貴金属配
線を露出させる第3の工程と、 前記卑金属薄膜と貴金属配線とを一方の電極と
して前記フオトレジストマスク開口部から露出し
ている領域の貴金属配線上に電解金めつきを施し
所定の厚さに形成する第4の工程と、 この第4の工程で形成された耐熱基板を炉に入
れ前記フオトレジストマスクを焼却除去すると同
時に前記卑金属薄膜を酸化して絶縁物にする第5
の工程とを少なくとも1回有することを特徴とす
る。
本発明の特徴は、電気的に独立した個々の配線
を一枚の卑金属薄膜で連結して一体化し電解金め
つきの一方の電極として配線の膜厚を選択的に増
加させたあと、酸素雰囲気で高温加熱することに
より、卑金属薄膜を絶縁物に変換して個々の配線
を再び電気的に独立させることにある。
次に本発明の一実施例について第9図から第1
3図を参照して詳細に説明する。
第9図はセラミツク基板30上に選択金めつき
法により形成された金の配線層32の一部の膜厚
を増加させて、これを多層配線における層間接続
のための導体とする例を示す。まず、基板の表面
をD.C.マグネトロンスパツタによるチタンの薄膜
34で被覆する。この場合、薄膜としてはチタン
に限らず銅およびアルミなど容易に酸化して絶縁
物になる卑金属を適用することが可能である。次
に、この薄膜を第10図に示すようにフオトレジ
ストマスク36で被覆し、露光現像処理を施して
フオトレジストマスク36に開口部を作り、この
開口部から露出したチタンの薄膜34をフツ酸、
硝酸およびヨウ素を主成分とするエツチヤントで
エツチング除去し、その下にある金の配線層32
を露出させる。この露出個所に電解金めつきによ
り第11図に示すように、新たに金の導体層38
を配線層32に付加することにより、配線層の膜
厚を増加させる。
本実施例では、フオトレジストマスクとしてデ
ユポン社からリストンT1015なる登録商標名で販
売されているドライフイルムを用いている。
次にこの基板をピーク温度930℃の酸素雰囲気
のベルト式焼成炉に介して、第12図に示すよう
に、フオトレジストマスクを焼却除去し、薄膜3
4を酸化チタンに変換する。本実施例では、チタ
ン薄膜の膜厚は1000Å(オングストローム)であ
るが、この膜厚がもつと厚い場合、または、炉の
温度がもつと低い場合には、薄膜の酸化が不十分
で配線間で薄膜を介してシヨートが起こる可能性
もある。
なお、本実施例では、配線層には金を用いてい
るが、これを他の酸化しにくい金属、例えば、白
金などの貴金属を用いることも可能である。
配線層の膜厚の増加は第12図に示す動作で完
了しているが、さらに第13図に示すように、こ
の基板表面を絶縁膜40で被覆し、さらに、この
絶縁膜40上に配線層42を形成してもよい。
本発明には、配線層にサイドエツチングのない
基板と配線層の接着力を強固にできるという効果
がある。
【図面の簡単な説明】
第1図から第4図までは、従来の第1の例を示
す図、第5図から第8図までは、従来の第2の例
を示す図および第9図から第13図は本発明の一
実施例を示す図である。 第1図から第13図において、10,20,3
0……セラミツク基板、12,22,32,42
……配線層、14,24,34……金属薄膜、1
6,26,36……フオトレジストマスク、1
8,28,38……金めつきによる付加導体層、
40……絶縁層。

Claims (1)

  1. 【特許請求の範囲】 1 耐熱基板上に形成された電気的に独立した複
    数個の貴金属配線を電気的に一体化するようにチ
    タンまたはアルミニウム薄膜で被覆する第1の工
    程と、 前記チタンまたはアルミニウム薄膜をフオトレ
    ジストマスクで被覆し露光現像処理により前記貴
    金属配線を覆うフオトレジストマスクの一部に開
    口部を作る第2の工程と、 前記開口部から露出した領域のチタンまたはア
    ルミニウム薄膜をエツチング除去し該チタンまた
    はアルミニウム薄膜の下にある貴金属配線を露出
    させる第3の工程と、 前記チタンまたはアルミニウム薄膜と貴金属配
    線とを一方の電極として前記フオトレジストマス
    ク開口部から露出している領域の貴金属配線上に
    電解金めつきを施し所定の厚さに形成する第4の
    工程と、 この第4の工程で形成された耐熱基板を炉に入
    れ前記フオトレジストマスクを焼却除去すると同
    時に前記チタンまたはアルミニウム薄膜を酸化し
    て絶縁物にする第5の工程とを少なくとも1回有
    することを特徴とする多層配線基板の製造方法。
JP15153279A 1979-11-22 1979-11-22 Method of fabricating multilyaer circuit board Granted JPS5674995A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15153279A JPS5674995A (en) 1979-11-22 1979-11-22 Method of fabricating multilyaer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15153279A JPS5674995A (en) 1979-11-22 1979-11-22 Method of fabricating multilyaer circuit board

Publications (2)

Publication Number Publication Date
JPS5674995A JPS5674995A (en) 1981-06-20
JPS634360B2 true JPS634360B2 (ja) 1988-01-28

Family

ID=15520566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15153279A Granted JPS5674995A (en) 1979-11-22 1979-11-22 Method of fabricating multilyaer circuit board

Country Status (1)

Country Link
JP (1) JPS5674995A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58128797A (ja) * 1982-01-27 1983-08-01 日本電気株式会社 多層セラミツク基板の製造方法

Also Published As

Publication number Publication date
JPS5674995A (en) 1981-06-20

Similar Documents

Publication Publication Date Title
US4569902A (en) Method for manufacturing multilayer circuit substrate
JPH029198A (ja) 基板上に金属層を付着する方法
JP4984855B2 (ja) 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法
JPS59144162A (ja) 薄膜回路の製造方法
JPS634360B2 (ja)
JPS6155797B2 (ja)
US4539434A (en) Film-type electrical substrate circuit device and method of forming the device
JPH07131155A (ja) 多層配線基板の製造方法及び多層配線基板
JPH07307550A (ja) 電子部品の製造方法
JPS6155799B2 (ja)
JPS63199487A (ja) 配線基板の製造方法
JP2530008B2 (ja) 配線基板の製造方法
JPS6155800B2 (ja)
JP2778885B2 (ja) 多層回路基板及びその製造方法
KR0173178B1 (ko) 반도체 금속막 식각공정
JPS59107769A (ja) 半田流れ防止域の形成方法
JPH0143476B2 (ja)
JPH0722732A (ja) 微細配線の形成方法
JPS63275196A (ja) 回路基板の製造方法
JPH0587038B2 (ja)
JPH09270329A (ja) 電子部品及びその製造方法
JPH01179353A (ja) 混成集積回路の製造方法
JPH0691310B2 (ja) 配線基板の製造方法
JPS5893298A (ja) 多層配線基板
JPH03109793A (ja) 抵抗体付配線回路基板の製造方法