JPS63199487A - 配線基板の製造方法 - Google Patents

配線基板の製造方法

Info

Publication number
JPS63199487A
JPS63199487A JP3069287A JP3069287A JPS63199487A JP S63199487 A JPS63199487 A JP S63199487A JP 3069287 A JP3069287 A JP 3069287A JP 3069287 A JP3069287 A JP 3069287A JP S63199487 A JPS63199487 A JP S63199487A
Authority
JP
Japan
Prior art keywords
thin film
layer
metal layer
film layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3069287A
Other languages
English (en)
Other versions
JPH0648754B2 (ja
Inventor
龍雄 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3069287A priority Critical patent/JPH0648754B2/ja
Publication of JPS63199487A publication Critical patent/JPS63199487A/ja
Publication of JPH0648754B2 publication Critical patent/JPH0648754B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンピュータ、通信機等の電子機器に使用す
るのに適する配線基板の製造方法に係シ、特に高密度、
微細パターンの形成方法に関するものである。
〔従来の技術〕
従来、この種の配線基板における配線の形成方法には各
種のものがあるが、高密度、微細なパターンを形成する
ためには、フォトリソグラフィー技術が必要となる。導
体配線の形成方法として代表的なものには選択めっき法
がちシ、例えば特公昭50−2059号公報にその記載
がなされている。
これは第2図に示されるように絶縁基板1の表面に薄膜
金属層2を形成した後(第2図(a))、フォトレジス
ト4をその上に塗布せしめ、露光現像して所望の部分の
フォトレジストを除去しく第2図(b) ) 、その部
分にめっき金属5を付着する(第2図(C))。しかる
のち、上記フォトレジスト膜4およびその下の薄膜金属
層2を除去して導体パターンを得る方法である(第2図
(d)、第2図(e))。
〔発明が解決しようとする問題点〕
しかしながら、上述の方法によれば、下地の薄膜金属層
2をエツチング液で除去する時にめっき部分の下地も除
去されるアンダーカッティング現象が発生するため、導
体パターンとして線幅約30μm以下の細い配線を得る
のが困難であった。また、このエツチング液として通常
、フッ酸などの強酸が用いられるが、これがガラス−セ
ラミック絶縁層を侵し、層間絶縁層としての特性に悪影
響を及ぼしていた。
これを解決する方法として、第3図に示すよりに前記薄
膜金属層2をエツチング液で除去するかわシに酸素雰囲
気における高温加熱により、この金属層2を酸化焼結し
て絶縁層6に変えてしまうという方法が特開昭56−6
4494号公報に記載されている。
しかしながら、この方法を用いた場合でも、薄膜金属N
2の膜厚に対して加熱温度が不足した場合などには薄膜
金属層2の酸化が十分でなく、絶縁不良が起きるという
問題があった。
本発明は、以上の点に鑑みてなされたもので、その目的
は、選択めっき法による導体配線の形成にあたり、エツ
チング液を使用しない方法を用い、かつめっき下地金属
層を安定して酸化させることにより、上記の欠点を除去
し、微細な導体配線パターンを形成する方法を提供する
ことにある。
〔問題点を解決するための手段〕
このような目的を達成するために本発明は、耐熱性絶縁
基板上に複数の導体配線を形成する方法において、薄膜
金属層を前記基板の表面に形成し、フォトレジストを用
いて前記薄膜金属層上に金めつきによって任意の導体パ
ターンを形成し、前記フォトレジストを除去したのち、
この基板表面にイオンビームを照射して薄膜金属層の露
出部分を概略エツチングし、次いで酸素雰囲気における
高温加熱により、エツチング工程で除去しきれなかった
薄膜金属層を酸化焼結することにより、前記金めつきの
導体パターン間を電気的に分離絶縁して導体配線を形成
することを特徴としている。
〔作用〕
本発明においては、選択めっき法により、エツチング液
を不要として導体パターンが形成される。
〔実施例〕
第1図(a)乃至第1図(h)は、本発明に係る配線基
板の製造方法の一実施例を示す工程の断面図である。同
図において、まず、第1図(、)に示すようにセラミッ
ク等の耐熱絶縁基板1の上にスパッタリング法もしくは
真空蒸着法により、チタン薄膜層2およびパラジウム薄
膜層3を順次積層形成する。
このとき、チタン薄膜層2の膜厚は500乃至2000
オングストロームであシ、パラジウム薄膜層3の膜厚は
3000乃至10000オングストロームである。
なお、チタン薄膜層2のかわシにクロム薄膜層を形成し
てもよい。また、パラジウム薄膜層3の膜厚は厚ければ
厚い程、後のめつき工程での導体パターンの膜厚の偏差
が少なくなるので、約10000オングストローム程度
が好ましい。次に第1図(b)に示すように上記パラジ
ウム薄膜層3上にフォトレジスト層4を全面にスピンコ
ードしたうえ、プリベークを行ない、ガラスマスク(図
示せず)を用いてフォトレジスト層4を選択的に露光す
る。
その後、現像液を用いて現像することにより、フォトレ
ジスト層4によるパターニングが完了する。
フォトレジスト層4の一例としては東京応化製の0FP
Rシリーズが用いられる。このフォトレジスト層4の厚
さは、約6マイクロメードルである。
次に第1図(C)に示すように上記フォトレジスト層4
の開口部に金めつき層5が施される。この場合、パラジ
ウム薄膜層3は電解金めつきの電極層として用いられる
。この金めつき層5の厚さは約5マイクロメートルであ
る。次に第1図(d)に示すようにメチルエチルケトン
等の剥離液を用いて上記フォトレジスト層4を剥離し、
金めつき部以外のパラジウム薄膜層3を露出せしめる。
次に第1図(、)に示すようにパラジウム薄膜層3の表
面よシイオンビームエツチングを行カい、パラジウム薄
膜層3を概略エツチングする。このとき、イオンビーム
エツチングによってパラジウム薄膜層3とチタン薄膜層
2とが完全にエツチングできれば金めつき層5による個
々のパターンは互いに絶縁され、独立したパターンにな
るがパラジウム薄膜層3が厚い場合もしくは絶縁基板1
の表面が十分に滑らかではない場合には図に示したよう
にチタン薄膜層2やパラジウム薄膜層3は完全にはエッ
チングされずにエツチング残シの膜ができる。この膜が
有ると金めつき層5による個々のパターンは、互いにシ
ョートしている。次に第1図(f)に示すように上記絶
縁基板1を酸素雰囲気中で加熱すると、チタン薄膜層2
およびパラジウム薄膜層3は酸化焼結し、絶縁膜6と力
る。この結果、金めつき層5による個々の導体パターン
5′は互いに電気的に分離、絶縁された状態になる。な
お、このときの金めつき層5による導体パターン51は
、高温加熱処理の工程でチタ”ン薄膜層2.パラジウム
薄膜層3との相互拡散により合金化しておシ、との金合
金薄膜層Tは図示したほど明確には存在しない場合もあ
る。また、高温加熱の条件は、約850℃以上の温度で
10分間以上の時間が好ましい。このようにして選択め
っき法を用いながら、エツチング液を使用することなく
、導体パターン5′を形成することができる。したがっ
てこの導体パターン5′の形成可能なパターン幅はレジ
ストの特性に依存するが、0FPRの場合は厚さ約6マ
イクロメードルの場合で、約15マイクロメートル程度
の幅までが可能である。次に第1図(g)に示すように
このようにして形成された配線パターン51の上にさら
に絶縁層8およびヴイアホール9をガラス−セラミック
ペーストを用いて形成した後、第1図(h)に示すよう
にこの絶縁層8の上にさらにチタン薄膜層10とパラジ
ウム薄膜層11とを形成し、第1図(為)から第1図(
f)までに示したものと同様の方法で第2の導体配線層
を金めつきパターン12で形成して完成する。このよう
に層間絶縁材料として、ガラス−セラミックなどの耐熱
性に優れたものを用いることにより、任意の暦数の多層
配線基板を形成することができる。
〔発明の効果〕
以上説明したように、本発明に係る配線基板の製造方法
によれば、選択めっき法でエツチング液をもいちずに導
体パターンを形成することにより、高密度、微細な配線
パターンの形成が可能になる。
さらにガラス−セラミックを侵食するエツチング液を用
いずに導体パターンを形成できるので、特性劣化がない
高品質の導体パターンが得られるという極めて優れた効
果を有する。
【図面の簡単な説明】
第1図は本発明の一実施例による配線基板の製造方法を
示す工程の縦断面図、第2図(a)乃至第2図(、)は
従来技術の一例を示す縦断面図、第3図(a)乃至第3
図(@)は他の従来技術の一例を示す縦断面図である。 1・・・・セラミック基板、2.10−・・・チタン薄
膜層、3.11−・・・パラジウム薄膜層、4・・・−
フォトレジスト層、5・・・・金めつき層、5′・・・
・導体パターン、6・・・・酸化絶縁膜、7・・・・金
合金薄膜層、8・・・・層間絶縁層、9・・・・ヴイア
ホール、12・・・・第2配線層導体パターン。

Claims (1)

    【特許請求の範囲】
  1.  耐熱性絶縁基板の表面に少なくとも1層の薄膜金属層
    を形成する工程と、前記薄膜金属層上にフォトレジスト
    を用いて金めつきによつて任意の導体パターンを形成す
    る工程と、前記フォトレジストを除去する工程と、前記
    耐熱性絶縁基板上にイオンビームを照射して薄膜金属層
    の露出部分を概略エッチングする工程と、前記薄膜金属
    層を酸素雰囲気における高温加熱により酸化焼結してエ
    ッチング工程で除去しきれなかつた前記金めつき層の導
    体パターン間を電気的に分離絶縁する工程とを具備する
    ことを特徴とした配線基板の製造方法。
JP3069287A 1987-02-14 1987-02-14 配線基板の製造方法 Expired - Lifetime JPH0648754B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3069287A JPH0648754B2 (ja) 1987-02-14 1987-02-14 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3069287A JPH0648754B2 (ja) 1987-02-14 1987-02-14 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPS63199487A true JPS63199487A (ja) 1988-08-17
JPH0648754B2 JPH0648754B2 (ja) 1994-06-22

Family

ID=12310730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3069287A Expired - Lifetime JPH0648754B2 (ja) 1987-02-14 1987-02-14 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0648754B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066013A (ja) * 1992-06-16 1994-01-14 Nec Corp 多層配線基板のパターン形成方法
US7514779B2 (en) 1998-09-17 2009-04-07 Ibiden Co., Ltd. Multilayer build-up wiring board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066013A (ja) * 1992-06-16 1994-01-14 Nec Corp 多層配線基板のパターン形成方法
US7514779B2 (en) 1998-09-17 2009-04-07 Ibiden Co., Ltd. Multilayer build-up wiring board
US7847318B2 (en) 1998-09-17 2010-12-07 Ibiden Co., Ltd. Multilayer build-up wiring board including a chip mount region

Also Published As

Publication number Publication date
JPH0648754B2 (ja) 1994-06-22

Similar Documents

Publication Publication Date Title
US3386894A (en) Formation of metallic contacts
JPH06112630A (ja) 回路配線パタ−ンの形成法
US4628149A (en) Substrate having a pattern of an alloy of gold and a noble and a base metal with the pattern isolated by oxides of the noble and the base metals
JP4984855B2 (ja) 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法
JPS63199487A (ja) 配線基板の製造方法
JPS6260662A (ja) サ−マルヘツドの製造方法
JPS6155797B2 (ja)
JPS617649A (ja) 回路板の形成方法
JPS6155799B2 (ja)
JP2530008B2 (ja) 配線基板の製造方法
JPS6155800B2 (ja)
JPS634360B2 (ja)
JP2778885B2 (ja) 多層回路基板及びその製造方法
JPS6230396A (ja) 回路パタ−ン形成方法
JPS59107769A (ja) 半田流れ防止域の形成方法
JPS6194396A (ja) 多層配線基板の製造方法
JPS6195554A (ja) マイクロ波モノリシック回路及びその製造方法
JPS6156879B2 (ja)
JPS6285496A (ja) 回路基板の製造方法
JP2829345B2 (ja) 薄膜基板の製造方法
JPS5893297A (ja) 導体回路の形成方法
JPH0143476B2 (ja)
JPH04282893A (ja) 薄膜多層基板の製造方法
JPH0832029A (ja) 混成集積回路の製造方法
JPS62295494A (ja) 高速素子実装用回路基板の製造方法