JPS617649A - 回路板の形成方法 - Google Patents
回路板の形成方法Info
- Publication number
- JPS617649A JPS617649A JP60026663A JP2666385A JPS617649A JP S617649 A JPS617649 A JP S617649A JP 60026663 A JP60026663 A JP 60026663A JP 2666385 A JP2666385 A JP 2666385A JP S617649 A JPS617649 A JP S617649A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- dielectric layer
- pinhole
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 239000004020 conductor Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 4
- 239000012811 non-conductive material Substances 0.000 claims description 2
- 230000007547 defect Effects 0.000 description 12
- 239000011651 chromium Substances 0.000 description 7
- QDOXWKRWXJOMAK-UHFFFAOYSA-N dichromium trioxide Chemical compound O=[Cr]O[Cr]=O QDOXWKRWXJOMAK-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000002848 electrochemical method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
- C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
- C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
- C23C8/10—Oxidising
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
- H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、一般的には回路板の形成方法に係り、更に具
体的には、導体パターン上に付着された薄膜誘電体層を
含む回路板の形成方法に係る。
体的には、導体パターン上に付着された薄膜誘電体層を
含む回路板の形成方法に係る。
当技術分野に於て、誘電体層中にピンホール欠陥又は開
放部分が形成される問題が従来生じている・それらのピ
ンホールは下の金属層を露出させて望ましくない貫通孔
を生せしめ、それらの貫通孔は、後に金属層が付着され
る際にその金属で充填されて、レベル間に短絡な生ぜし
める。そのようなピンホールの存在は、その構造の有用
性を本質的に損う。ピンホール欠陥が存在している場合
には、その装置は通常廃棄され、それらの欠陥によって
製造の歩留りが低下する。又は、修正技術が用いられ、
欠陥のある第１誘電体層上に第２誘電体層が付着されて
、上記第１誘電体層中のピンホールが上記第２誘電体層
で充填される。この方法は、更に付着工程を行う必要が
あること、その結果形成された厚い被膜が最終的装置の
品質を下げること等の欠陥を有している。
放部分が形成される問題が従来生じている・それらのピ
ンホールは下の金属層を露出させて望ましくない貫通孔
を生せしめ、それらの貫通孔は、後に金属層が付着され
る際にその金属で充填されて、レベル間に短絡な生ぜし
める。そのようなピンホールの存在は、その構造の有用
性を本質的に損う。ピンホール欠陥が存在している場合
には、その装置は通常廃棄され、それらの欠陥によって
製造の歩留りが低下する。又は、修正技術が用いられ、
欠陥のある第１誘電体層上に第２誘電体層が付着されて
、上記第１誘電体層中のピンホールが上記第２誘電体層
で充填される。この方法は、更に付着工程を行う必要が
あること、その結果形成された厚い被膜が最終的装置の
品質を下げること等の欠陥を有している。
本発明の目的は、導体パターン上に付着されたピンホー
ル欠陥のない薄膜誘電体層を含む回路板の形成方法を提
供することである。
ル欠陥のない薄膜誘電体層を含む回路板の形成方法を提
供することである。
本発明は、導体パターン上に付着された、ピンホール欠
陥のない薄膜誘電体層を含む回路板の形成方法を提供す
る。本発明の方法は、上部金属層を含む導体パターンを
基板上に形成し、上記導体パターンを誘電体層で被覆し
、上記誘電体層及び上記導体パターンに影響を与えずに
、上記誘電体層に於けるピンホールによって露出された
上記上部金属層の部分を非導電性材料に変換することを
含む。
陥のない薄膜誘電体層を含む回路板の形成方法を提供す
る。本発明の方法は、上部金属層を含む導体パターンを
基板上に形成し、上記導体パターンを誘電体層で被覆し
、上記誘電体層及び上記導体パターンに影響を与えずに
、上記誘電体層に於けるピンホールによって露出された
上記上部金属層の部分を非導電性材料に変換することを
含む。
本発明の方法の１実施例に於ては、ピンホールの底部に
於て露出されている下の金属層が酸化されて、後に付着
される金属層から効果的に絶縁されることにより、ピン
ホール欠陥のない誘電体層が形成される。
於て露出されている下の金属層が酸化されて、後に付着
される金属層から効果的に絶縁されることにより、ピン
ホール欠陥のない誘電体層が形成される。
本発明の方法を用いることにより、装置を下げずに、薄
膜誘電体層中のピンホール欠陥を修正することができる
０又、本発明の方法を用いることにより、欠陥製品の形
成される可能性が減少し、誘電体−金属技術に於ける歩
留りが増加する。
膜誘電体層中のピンホール欠陥を修正することができる
０又、本発明の方法を用いることにより、欠陥製品の形
成される可能性が減少し、誘電体−金属技術に於ける歩
留りが増加する。
極めて薄い誘電体層を付着するとき、第２図に示されて
いる如きピンホール欠陥１２が生じることが極めて多い
。下の層が金属層１６である場合、それらのピンホール
欠陥は、その金属層１６の一部を露出させ、後に金属層
１４が付着されるとき、望ましくない貫通孔としてその
金属で充填されて、レベル間に短絡を生ぜしめることに
なる。
いる如きピンホール欠陥１２が生じることが極めて多い
。下の層が金属層１６である場合、それらのピンホール
欠陥は、その金属層１６の一部を露出させ、後に金属層
１４が付着されるとき、望ましくない貫通孔としてその
金属で充填されて、レベル間に短絡を生ぜしめることに
なる。
本発明の方法の好実施例に於ては、第１図に示されてい
る如く、下の導体パターンは、基板上に付着されたクロ
ム−銅−クロム（Ｃｒ−Ｃｕ−Ｃｒ）より成る層である
。当技術分野に於て周知の如く、二酸化シリコン又はア
ルミナの如き誘電体は高導電性の銅には直接付着しない
。従って、ＣｕＯ高導電性を伝達し且つ誘電体−金属の
層を形成するだめの付着性を得るために、中間にクロム
の薄膜層が設けられる。例えば、沈積方法（ｓｅｄｉｍ
ｅｎｔａ −ｔｉｏｎ ｐｒｏｃｅｓｓ ）、還元雰囲
気、及び８２０ ’Ｃの温度を用いて、下の導体パター
ンに於ける上部金属層即ちクロム層１６上に誘電体層１
３が付着されるとき、ピンホールが生じて、そのクロム
層１６が露出される。そのときに何らかの処理を施さな
い場合には、後に金属層１４が付着されるとき、第２図
に示されている如く、金属層１４が金属層１６に接触し
て短絡を生じる。しかしながら、金属層１４が付着され
る前に、ピンホールにより露出されている下の金属層１
６が後に付着される金属層１４に対して絶縁されるよう
にすれば、短絡の生じる可能性が著しく低下する。ピン
ホール欠陥は極めて薄い層に於て自然発生的に不均一に
生じるので、各々のピンホールを絶縁性誘電体層で個々
に処理することは不可能である。更に、第２の誘電体層
で表面全体を再処理するこ、とけ、無駄でもあり、又装
置の品質を下げることにもなる・従って、ピンホールに
より露出された下の金属層１６と後に付着される金属層
１４との間に安定した非導電性の障壁層を設けるために
、本発明の方法に於ては、基板全体が酸化雰囲気により
処理される。誘電体層１５を含む基板を酸化雰囲気中で
加熱することにより、露出されている金属層１６、本実
施例に於てはクロム層のピンホール部分が酸化されて、
酸化第ニクロム（Ｃｒ２０５）の障壁層１５がピンホー
ルに形成されるが、誘電体層１３は上記酸化処理によっ
て何ら影響を受けない。この気相酸化工程は、ガラス又
は他の無機材料の誘電体層１３が下の金属層１６を保護
するので、露出された領域にだけＣｒ２Ｏ３を生ぜしめ
る。Ｃｒ２Ｏ５層１５は、下の金属層の導電性に何ら影
響を与えず且つ還元しない、絶縁障壁又は直列抵抗とし
て働く。
る如く、下の導体パターンは、基板上に付着されたクロ
ム−銅−クロム（Ｃｒ−Ｃｕ−Ｃｒ）より成る層である
。当技術分野に於て周知の如く、二酸化シリコン又はア
ルミナの如き誘電体は高導電性の銅には直接付着しない
。従って、ＣｕＯ高導電性を伝達し且つ誘電体−金属の
層を形成するだめの付着性を得るために、中間にクロム
の薄膜層が設けられる。例えば、沈積方法（ｓｅｄｉｍ
ｅｎｔａ −ｔｉｏｎ ｐｒｏｃｅｓｓ ）、還元雰囲
気、及び８２０ ’Ｃの温度を用いて、下の導体パター
ンに於ける上部金属層即ちクロム層１６上に誘電体層１
３が付着されるとき、ピンホールが生じて、そのクロム
層１６が露出される。そのときに何らかの処理を施さな
い場合には、後に金属層１４が付着されるとき、第２図
に示されている如く、金属層１４が金属層１６に接触し
て短絡を生じる。しかしながら、金属層１４が付着され
る前に、ピンホールにより露出されている下の金属層１
６が後に付着される金属層１４に対して絶縁されるよう
にすれば、短絡の生じる可能性が著しく低下する。ピン
ホール欠陥は極めて薄い層に於て自然発生的に不均一に
生じるので、各々のピンホールを絶縁性誘電体層で個々
に処理することは不可能である。更に、第２の誘電体層
で表面全体を再処理するこ、とけ、無駄でもあり、又装
置の品質を下げることにもなる・従って、ピンホールに
より露出された下の金属層１６と後に付着される金属層
１４との間に安定した非導電性の障壁層を設けるために
、本発明の方法に於ては、基板全体が酸化雰囲気により
処理される。誘電体層１５を含む基板を酸化雰囲気中で
加熱することにより、露出されている金属層１６、本実
施例に於てはクロム層のピンホール部分が酸化されて、
酸化第ニクロム（Ｃｒ２０５）の障壁層１５がピンホー
ルに形成されるが、誘電体層１３は上記酸化処理によっ
て何ら影響を受けない。この気相酸化工程は、ガラス又
は他の無機材料の誘電体層１３が下の金属層１６を保護
するので、露出された領域にだけＣｒ２Ｏ３を生ぜしめ
る。Ｃｒ２Ｏ５層１５は、下の金属層の導電性に何ら影
響を与えず且つ還元しない、絶縁障壁又は直列抵抗とし
て働く。
本実施例に於ては、Ｃｒが反応してＣｒ２Ｏ□に変換す
る際に、体積が実質的に２倍になる・Ｃｒ２Ｏ７＋は、
Ｐ型半導体であり、厚さ１６００ＸのＣｒ２Ｏ３を有す
る、１００μｍ２ の断面積のピンホールに於て、Ｃｒ
２Ｏ３障壁層は１０’ＯｋΩ 乃至５ＭΩの抵抗値を有
すべきである。この抵抗値は、装置の電気的性能の劣化
を最小限に留めて、該装置を機能（即ち、短絡を生じな
いこと）させるように充分に大きくなければならない。
る際に、体積が実質的に２倍になる・Ｃｒ２Ｏ７＋は、
Ｐ型半導体であり、厚さ１６００ＸのＣｒ２Ｏ３を有す
る、１００μｍ２ の断面積のピンホールに於て、Ｃｒ
２Ｏ３障壁層は１０’ＯｋΩ 乃至５ＭΩの抵抗値を有
すべきである。この抵抗値は、装置の電気的性能の劣化
を最小限に留めて、該装置を機能（即ち、短絡を生じな
いこと）させるように充分に大きくなければならない。
誘電体層１３は、例えば硼珪酸ガラスより成るが、ピン
ホール欠陥を生じ易いが、酸化又は他の絶縁処理に耐え
る、任意の誘電体の表面安定化層でよい。同様に、本発
明の方法は、下の露出されている導体パターンが何であ
っても、その上部の層が酸化又は他の方法により非導電
性にされることができて、更に処理又は使用されるとき
に還元しないならば、有効である。本実施例に於ては、
本発明の方法を達成するために、熱（例えば、７００°
ｃ ）を用いた気相酸化が行われた。露出された金属層
の部分を非導電性にするためには、誘電体層が不活性で
あれば、電気化学的方法、レーザによる刺激又は他の周
知の方法を用いることができる。
ホール欠陥を生じ易いが、酸化又は他の絶縁処理に耐え
る、任意の誘電体の表面安定化層でよい。同様に、本発
明の方法は、下の露出されている導体パターンが何であ
っても、その上部の層が酸化又は他の方法により非導電
性にされることができて、更に処理又は使用されるとき
に還元しないならば、有効である。本実施例に於ては、
本発明の方法を達成するために、熱（例えば、７００°
ｃ ）を用いた気相酸化が行われた。露出された金属層
の部分を非導電性にするためには、誘電体層が不活性で
あれば、電気化学的方法、レーザによる刺激又は他の周
知の方法を用いることができる。
本発明の方法を用いることにより、導体パターン上に付
着された、ピンホール欠陥のない薄膜誘電体層を含む回
路板が形成される。
着された、ピンホール欠陥のない薄膜誘電体層を含む回
路板が形成される。
第１図は本発明の方法により形成された回路板に於ける
金属−誘電体の層を示す縦断面図、第２図は従来技術に
よる方法に於て生じた短絡の問題を示している縦断面図
である。 １２・・・・ピンホール欠陥、１５・・・・誘電体層、
１４・・・・金属層、１５・・・・Ｃｒ２Ｏ３障壁層、
１６・・・・Ｃｒ層（上部金属層）、１７・・・・Ｃ
ｕ層、１８・＠・・Ｃｒ層。 出願人 インク−ナシ９カル・ビジネス・マシーンズ
・コーポレーション代理人 弁理士 岡 １）
次 生（外１名） 第１図 第２図
金属−誘電体の層を示す縦断面図、第２図は従来技術に
よる方法に於て生じた短絡の問題を示している縦断面図
である。 １２・・・・ピンホール欠陥、１５・・・・誘電体層、
１４・・・・金属層、１５・・・・Ｃｒ２Ｏ３障壁層、
１６・・・・Ｃｒ層（上部金属層）、１７・・・・Ｃ
ｕ層、１８・＠・・Ｃｒ層。 出願人 インク−ナシ９カル・ビジネス・マシーンズ
・コーポレーション代理人 弁理士 岡 １）
次 生（外１名） 第１図 第２図
Claims (2)
- （１）上部金属層を含む導体パターンを基板上に形成し
、上記導体パターンを誘電体層で被覆し、上記誘電体層
及び上記導体パターンに影響を与えずに、上記誘電体層
に於けるピンホールによつて露出された上記上部金属層
の部分を非導電性材料に変換することを含む、回路板の
形成方法。 - （２）上部金属層が酸化可能な金属である、特許請求の
範囲第（１）項に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/621,335 US4519851A (en) | 1984-06-15 | 1984-06-15 | Method for providing pinhole free dielectric layers |
| US621335 | 1984-06-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS617649A true JPS617649A (ja) | 1986-01-14 |
Family
ID=24489751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60026663A Pending JPS617649A (ja) | 1984-06-15 | 1985-02-15 | 回路板の形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4519851A (ja) |
| EP (1) | EP0168609B1 (ja) |
| JP (1) | JPS617649A (ja) |
| DE (1) | DE3561404D1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5480748A (en) * | 1992-10-21 | 1996-01-02 | International Business Machines Corporation | Protection of aluminum metallization against chemical attack during photoresist development |
| DE4242967A1 (de) * | 1992-12-18 | 1994-06-23 | Messer Griesheim Gmbh | Verfahren zum Spülen und Rekonditionieren von Transfersystemen |
| US6461931B1 (en) * | 2000-08-29 | 2002-10-08 | Micron Technology, Inc. | Thin dielectric films for DRAM storage capacitors |
| US7378719B2 (en) * | 2000-12-20 | 2008-05-27 | Micron Technology, Inc. | Low leakage MIM capacitor |
| US7696089B1 (en) * | 2004-05-11 | 2010-04-13 | Johnson Research & Development Co., Inc. | Passivated thin film and method of producing same |
| FR3059940B1 (fr) * | 2016-12-12 | 2021-03-19 | Commissariat Energie Atomique | Procede de formation d'un empilement et empilement |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50139361A (ja) * | 1974-04-26 | 1975-11-07 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3939293A (en) * | 1974-04-30 | 1976-02-17 | International Business Machines, Corporation | Method for passivating chromium |
| US4387137A (en) * | 1980-12-01 | 1983-06-07 | The Mica Corporation | Capacitor material |
-
1984
- 1984-06-15 US US06/621,335 patent/US4519851A/en not_active Expired - Fee Related
-
1985
- 1985-02-15 JP JP60026663A patent/JPS617649A/ja active Pending
- 1985-06-03 DE DE8585106817T patent/DE3561404D1/de not_active Expired
- 1985-06-03 EP EP85106817A patent/EP0168609B1/en not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50139361A (ja) * | 1974-04-26 | 1975-11-07 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4519851A (en) | 1985-05-28 |
| DE3561404D1 (en) | 1988-02-18 |
| EP0168609B1 (en) | 1988-01-13 |
| EP0168609A1 (en) | 1986-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4434544A (en) | Multilayer circuit and process for manufacturing the same | |
| US4786523A (en) | Substrate having a pattern of an alloy of gold and a noble and a base metal with the pattern isolated by oxides of the noble and the base metals | |
| JPH06112630A (ja) | 回路配線パタ−ンの形成法 | |
| US6754952B2 (en) | Process for manufacturing multiple layer wiring substrate onto which thin film capacitor is incorporated | |
| EP0256568B1 (en) | Process for obtaining thin-film circuits and passive circuit made by said process | |
| GB1527108A (en) | Methods of forming conductors on substrates involving electroplating | |
| JPH0235475B2 (ja) | ||
| JPS617649A (ja) | 回路板の形成方法 | |
| US3967371A (en) | Methods of manufacturing multilayer interconnections for integrated circuits and to integrated circuits utilizing said method | |
| JPH0964493A (ja) | 回路基板の配線構造及びその形成法 | |
| US4161431A (en) | Process for producing thin film resistor | |
| US20050229388A1 (en) | Multi-layer ceramic chip varistor device surface insulation method | |
| JPS62109341A (ja) | 半導体装置の製造方法 | |
| US4898805A (en) | Method for fabricating hybrid integrated circuit | |
| US4097685A (en) | Discrete crossover chips for individual conductor track crossovers in hybrid circuits and method for constructing same | |
| JPH0258893A (ja) | 厚膜集積回路およびその製造方法 | |
| JPS60194556A (ja) | 抵抗多層印刷基板 | |
| JPS63199487A (ja) | 配線基板の製造方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPS5819158B2 (ja) | 高密度多層配線基板の製造方法 | |
| JPH0832029A (ja) | 混成集積回路の製造方法 | |
| JPH01319996A (ja) | 薄膜多層配線基板の製造方法 | |
| JP2681205B2 (ja) | 膜素子付プリント配線板 | |
| JPH05315745A (ja) | 配線基板の製造方法 | |
| JPS6261334A (ja) | パタ−ンの形成方法 |