JPS60194556A - 抵抗多層印刷基板 - Google Patents

抵抗多層印刷基板

Info

Publication number
JPS60194556A
JPS60194556A JP59050409A JP5040984A JPS60194556A JP S60194556 A JPS60194556 A JP S60194556A JP 59050409 A JP59050409 A JP 59050409A JP 5040984 A JP5040984 A JP 5040984A JP S60194556 A JPS60194556 A JP S60194556A
Authority
JP
Japan
Prior art keywords
resistor
insulation layer
trimming
pattern
thick film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59050409A
Other languages
English (en)
Inventor
Hidenori Egawa
秀範 江川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59050409A priority Critical patent/JPS60194556A/ja
Publication of JPS60194556A publication Critical patent/JPS60194556A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/705—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thick-film circuits or parts thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不発明は、混成集積回路に関し特に、集積度の高い厚膜
多層基板に関するものである。
従来、例えば、厚膜多層基板に於ける抵抗体印刷は、セ
ラミック基板表面に直接形成されるか。
もしくは、絶縁層の上に形成され、該抵抗パターンは、
いずれも、トリミング時にパターンの全体が見える形で
印刷されている。しかしながら、抵抗体の占有面積が比
較的大きい場合には、配線の引き回しが多くなり、かつ
、部品実装上にも大きな制約を与える。
本発明の目的は、上記の欠点を是正した新しい厚膜基板
を提供することにある。即ち、導体パターンと同様に、
抵抗パターンをも多層あるいは、中間層構造として印刷
し、抵抗パターンの上層に相当する絶縁層にはトリミン
グ時にレーザ・ビームが通るに必要最小限の窓のみを開
けることにより、配線上、及び部品実装上の高密度化を
図った厚膜多層基板である。
以下１図を用いて詳細に説明する６ 第１図は従来のパターンを示した厚膜基板図であるが、
抵抗パターン３と、部品搭載用ランド６は必らず別々の
場所に形成されるために％基板面積は両パターンを並べ
ただけの面積が最少限必要であシ、基板の裏面を利用す
る以外はそれ以上の小型化は不可能である。
第２図および第３図は本発明による抵抗パターンを用い
た厚膜基板図であり、形成方法としては。
以下のようになる。セラミック基板１１もしくは絶縁層
上に抵抗パターン３を印刷した後、さらに該抵抗パター
ン３の上層に、コンタクト用ホール及び下層抵抗パター
ントリミング用窓７ｔ−有するところの絶縁層パターン
５を形成する。但し、その際、高抵抗侑度が要求される
場合には、該トリミング用窓７の下に抵抗保護膜４を設
けておく必要がある。さらに、この過程全何回か繰９返
した後、上部絶縁層上に部品搭載用ランド６を印刷する
ことによフ、厚膜多層基板を構成する。
以上のような方法によれば、基板面積は抵抗パターンが
、抵抗トリミング用窓のみに置き替えられたことによる
効果と、設計上の自由度が増した事による配線引き回し
減少の２重の効果により、従来のものに比較して、最大
５０％程度まで小さくすることが可能となる。
【図面の簡単な説明】
第１図は従来例を示す平面図、第２図は本発明の一失施
例を示す平面図、第３図は第２図のＡ−Ａ′断面図。 １・・・・・・セラミック基板、２・・・・・・下部導
体（パターン）、３・・・・・・抵抗体（パターン）、
４・・・・・・絶縁体、５・・・・・・部品搭載ランド
、６・・・・・・抵抗トリミング用絶縁体窓。

Claims (1)

    【特許請求の範囲】
  1. セラミック多層基板に厚膜印刷抵抗を形成する際、抵抗
    体自身をも絶縁層を介して、多層構造に組み込み、上部
    絶縁層をトリミングに必要な最小限度の窓を開けた形と
    することを特徴とした厚膜多層基板。
JP59050409A 1984-03-16 1984-03-16 抵抗多層印刷基板 Pending JPS60194556A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59050409A JPS60194556A (ja) 1984-03-16 1984-03-16 抵抗多層印刷基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59050409A JPS60194556A (ja) 1984-03-16 1984-03-16 抵抗多層印刷基板

Publications (1)

Publication Number Publication Date
JPS60194556A true JPS60194556A (ja) 1985-10-03

Family

ID=12858063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59050409A Pending JPS60194556A (ja) 1984-03-16 1984-03-16 抵抗多層印刷基板

Country Status (1)

Country Link
JP (1) JPS60194556A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664481B1 (en) 1999-03-17 2003-12-16 Telefonaktiebolaget Lm Ericsson Arrangement for enabling trimming on a substrate and a method of producing a substrate that enables trimming
CN103441102A (zh) * 2013-08-23 2013-12-11 华东光电集成器件研究所 利用陶瓷厚膜电阻器单元修复厚膜混合集成电路的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664481B1 (en) 1999-03-17 2003-12-16 Telefonaktiebolaget Lm Ericsson Arrangement for enabling trimming on a substrate and a method of producing a substrate that enables trimming
CN103441102A (zh) * 2013-08-23 2013-12-11 华东光电集成器件研究所 利用陶瓷厚膜电阻器单元修复厚膜混合集成电路的方法

Similar Documents

Publication Publication Date Title
EP1843649A3 (en) Multilayered printed circuit board and manufacturing method therefor
JPH0423485A (ja) プリント配線板とその製造法
US6294744B1 (en) Multilayer print circuit board and the production method of the multilayer print circuit board
JPH02241078A (ja) シールド層を備えるプリント配線板
JPH02241077A (ja) シールド層を備えるプリント配線板
JP2767312B2 (ja) プリント配線板における電磁波シールド層とアース回路の接続方法
KR100384354B1 (ko) 러프 도체 구조 및 미세 도체 구조를 가지는 적어도 하나의 영역을 가지는 인쇄회로기판 제조 방법
JPS60194556A (ja) 抵抗多層印刷基板
JPH07135385A (ja) Ｆｐｃの導体回路形成方法
JPS617649A (ja) 回路板の形成方法
CA1055164A (en) Multilayer circuit board
JPS63142889A (ja) 印刷配線板
EP0346522A2 (en) Printed wiring board
JPS59207651A (ja) 膜回路基板の製造方法
JPH03245593A (ja) プリント配線板の製造方法
JPH08255969A (ja) プリント基板装置
JPH066031A (ja) プリント配線板の製造方法
JPH0749823Y2 (ja) 回路基板
KR950000293B1 (ko) 인쇄 배선판 및 그 제조 방법
JPH0645761A (ja) 短絡回路形成装置
JPS59224194A (ja) 薄膜配線基板
WO1979000860A1 (en) Ceramic condenser and method of manufacturing the same
JPH01316994A (ja) プリント配線板のソルダーレジスト用印刷インク
JPH01217994A (ja) 印刷配線板
JPH05198951A (ja) 有機多層電気回路配線基板