JPH0749823Y2 - 回路基板 - Google Patents

回路基板

Info

Publication number
JPH0749823Y2
JPH0749823Y2 JP10150489U JP10150489U JPH0749823Y2 JP H0749823 Y2 JPH0749823 Y2 JP H0749823Y2 JP 10150489 U JP10150489 U JP 10150489U JP 10150489 U JP10150489 U JP 10150489U JP H0749823 Y2 JPH0749823 Y2 JP H0749823Y2
Authority
JP
Japan
Prior art keywords
hole
electrode land
circuit board
component
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10150489U
Other languages
English (en)
Other versions
JPH0339877U (ja
Inventor
忠彦 山田
哲也 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP10150489U priority Critical patent/JPH0749823Y2/ja
Publication of JPH0339877U publication Critical patent/JPH0339877U/ja
Application granted granted Critical
Publication of JPH0749823Y2 publication Critical patent/JPH0749823Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【考案の詳細な説明】 [産業上の利用分野] 本考案は実装密度を向上させた混成集積回路用回路基板
に関する。
[従来の技術] 近年、混成集積回路基板の高密度実装のために、チップ
部品等の部品電極ランドとスルーホール電極ランドとが
増々近接して設けられるようになってきた。そのよう
に、スルーホール接続部の近傍にチップ部品等を実装す
る際、溶融した半田がスルーホール入口部にまで達し、
時にスルーホールに入ることがあり、スルーホール部分
の電極導電体が例えばAgまたはAg−Pd等の場合、半田中
にそのAg成分が拡散溶解するいわゆる「Ag食われ」現象
により導通不良等の欠陥を生じる可能性があった。
このため、従来の回路基板では部品電極ランドとスルー
ホール電極ランドとの間に一定の距離を設け、スルーホ
ール電極ランド上をガラス等の誘電体で完全に被覆して
いた。
すなわち、スルーホール接続部を有する従来の混成集積
回路基板の構造は第4図(同図(a)は上面図、同図
(b)は断面図である)に示すように、絶縁性基板1上
に設けられている部品電極ランド4及び4′は導体が露
出した状態になっているがそれらから一定の距離を置い
て設けられているスルーホール2の部分の電極ランド
(スルーホール電極ランド)3は誘電体層5により完全
に被覆れていた。これは、部品電極ランド4及び4′上
にそれぞれクリーム半田6を印刷し、チップ部品7を搭
載した後、リフロー加熱処理してチップ部品を接続固定
するときに、溶融半田がスルーホール2に流入してスル
ーホール電極ランドに接触することがないようにするた
めである。
[考案が解決しようとする課題] 最近のプリント配線基板における部品実装密度の高水準
化は部品の小型化と相まって益々強く要求されてきてい
るが、スルーホール接続部を有する回路基板を用いてス
ルーホールの近傍に部品を実装する場合にはAg食われや
部品ランド間の半田ショートの可能性があるため、スル
ーホール接続部を有する従来の回路基板の構造では高密
度化が図れないという課題があった。
本考案は、上記のような実装部品の高密度化を阻害する
要因を排除して実装密度を向上させることのできる回路
基板を提供するものである。
[課題を解決するための手段及び作用] そこで本考案は、内壁面に導体層が形成された少なくと
も1つのスルーホール、該スルーホールを中央部に持
ち、該中央部でスルホール内壁面の導体層に連なり一体
化されている導体層であって、その一部(第1図の例示
では、スルーホールの約半分を包囲する部分)が露出し
た導体領域となっている導体層の該露出領域からなるス
ルーホール電極ランド、及びこれに隣接する部品電極ラ
ンドを有してなる混成集積回路用回路基板であって、ス
ルーホール導体層が形成された穴部内壁はこれに内接す
る誘電体の中空円柱が形成されるように誘電体層で被覆
されており、該誘電体中空円柱はその両末端部がラッパ
状に開いていてそれらの末端部は基板の一方の表面上で
はスルーホールの開口部を内周円とし、それより大きい
同心円を外周円とする薄い誘電体層の環状体を形成して
スルーホール開口部の縁どりをしており、基板の他方の
表面上では前記円柱末端の延長部をなす誘電体層が前記
スルーホール電極ランド及び前記部品電極ランドを除い
て回路基板上に一様にに塗布されている誘電体層と連接
一体化されており、前記スルーホール電極ランドはスル
ーホールをはさんで前記隣接部品電極ランドと相対する
位置に形成されていて、これが前記隣接部品電極ランド
と共同してチップ部品を搭載するための部品電極ランド
として使用できる構造となっていることを特徴とする回
路基板を提供するものである。
本考案の混成集積回路基板では、スルーホールを中央部
に持つ導体層の一部露出導体領域であるスルーホール電
極ランドがスルーホールをはさんで部品電極ランドと相
対する位置に形成されており、基板の一方の表面上にあ
るスルーホールの末端部はスルーホールの穴径より大き
い径を持つ同心円を外周としスルーホールの開孔円を内
周とするドーナツ状の誘電体層パターンで被覆されてい
て、基板の他方の表面上では、このドーナツ状誘電体層
パターンはその半分がスルーホール電極ランド上に第1
図に見るように突出していて、残りの半分は回路基板上
に塗布された誘電体層と連接一体化されているため環状
の形態をなくしている。上記誘電体層で被覆されないで
露出している約半分の導体領域をスルーホール電極ラン
ドとして使用することができるので、スルーホール電極
のAg食われや部品電極ランド間のショート不良を招く恐
れなしにスルーホールの真上にチップ部品を実装できる
高密度の混成集積回路が得られるのである。以下実施例
により本考案をさらに説明する。
[実施例] 第1図ないし第3図は本考案の混成集積回路構造を説明
するものでそれぞれ(a)は回路基板の上面図、(b)
はその断面図である。これら図面を参照して上記構造を
説明する。
先ず絶縁性基板1上に、内壁面に導体層が形成されたス
ルーホール2を中央部に有する導体領域であるスルーホ
ール電極領域3′及びそれとは別の部品電極ランド4を
スクリーン印刷により形成する。
次いで、スルーホール2の内壁面とその延長部分を誘電
体層5で被覆すると共に、スルーホール2をはさんで部
品電極ランド4と相対する位置にスルーホール電極領域
の約半分の導体部分を露出させてスルーホール電極ラン
ド3(図ではスルーホール電極領域3′の左半分)を形
成した後この部分3及び前記部品電極ランド4を除く領
域を誘電体層5′で被覆する(以上第1図参照)。
次に、クリーム半田6を部品電極ランド4上及びスルー
ホール電極領域のうち誘電体層5、5′によって被覆さ
れていない領域であるスルーホール電極ランド3上にス
クリーン印刷により塗布する(第2図参照)。
次に、チップ部品7を載せた後、リフロー加熱処理によ
り基板側電極ランドと接着・導通させる(第3図参
照)。
上記の方法でスルーホールの真上に、チップ部品を実装
した高密度の混成集積回路をつくることができる。
[考案の効果] 以上説明したように、本考案の混成集積回路用基板を用
いることにより、実装密度が高くかつスルーホール電極
導体のAg食われや部品電極ランド間のショートの発生の
可能性が低い混成集積回路をつくることができる。
【図面の簡単な説明】
第1図ないし第3図は本考案の混成集積回路構造を説明
するもので、それぞれ図(a)は回路基板の上面図、図
(b)はその断面図である。第4図は従来の混成集積回
路構造を示し、図(a)は上面図、図(b)はその断面
図である。 符号の説明 1……絶縁性基板 2……スルーホール 3……スルーホール電極ランド 3′……スルーホール電極領域 4、4′……部品電極ランド 5、5′……誘電体 6……クリーム半田 7……チップ部品

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】内壁面に導体層が形成された少なくとも1
    つのスルーホール、該スルーホールを中央部に持ち、該
    中央部でスルーホール内壁面の導体層に連なり一体化さ
    れている導体層であってその一部が露出した導体領域と
    なっている導体層の該露出領域からなるスルーホール電
    極ランド、及びこれに隣接する部品電極ランドを有して
    なる混成集積回路用回路基板であって、スルーホール導
    体層が形成された穴部内壁はこれに内接する誘電体の中
    空円柱が形成されるように誘電体層で被覆されており、
    該誘電体中空円柱はその両末端部がラッパ状に開いてい
    てそれらの末端部は基板の一方の表面上ではスルーホー
    ルの開口部を内周円とし、それより大きい同心円を外周
    円とする薄い誘電体層の環状体を形成してスルーホール
    開口部の縁どりをしており、基板の他方の表面上では前
    記円柱末端の延長部をなす誘電体層が、前記スルーホー
    ル電極ランド及び前記部品電極ランドを除いて回路基板
    上に一様に塗布されている誘電体層と連接一体化されて
    いて、前記スルーホール電極ランドはスルーホールをは
    さんで前記隣接部品電極ランドと相対する位置に形成さ
    れており、これが前記隣接部品電極ランドと共同してチ
    ップ部品を搭載するための部品電極ランドとして使用で
    きる構造となっていることを特徴とする回路基板。
JP10150489U 1989-08-30 1989-08-30 回路基板 Expired - Lifetime JPH0749823Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10150489U JPH0749823Y2 (ja) 1989-08-30 1989-08-30 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10150489U JPH0749823Y2 (ja) 1989-08-30 1989-08-30 回路基板

Publications (2)

Publication Number Publication Date
JPH0339877U JPH0339877U (ja) 1991-04-17
JPH0749823Y2 true JPH0749823Y2 (ja) 1995-11-13

Family

ID=31650453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10150489U Expired - Lifetime JPH0749823Y2 (ja) 1989-08-30 1989-08-30 回路基板

Country Status (1)

Country Link
JP (1) JPH0749823Y2 (ja)

Also Published As

Publication number Publication date
JPH0339877U (ja) 1991-04-17

Similar Documents

Publication Publication Date Title
JPH08321671A (ja) バンプ電極の構造およびその製造方法
JPH0749823Y2 (ja) 回路基板
JPH0745980Y2 (ja) 回路基板
JPH03252193A (ja) 配線基板
JPH0637431A (ja) 表面実装用基板のランドパターン
JPH1051094A (ja) プリント配線板及びその製造方法
JPS63283051A (ja) 混成集積回路装置用基板
JPH0143877Y2 (ja)
JP2795475B2 (ja) プリント配線板及びその製造方法
JP2743524B2 (ja) 混成集積回路装置
JPH0138924Y2 (ja)
JPH0590764A (ja) 電子部品搭載用基板の製造方法
JPH02208997A (ja) プリント基板
JPH11330662A (ja) プリント基板装置
JPH03185788A (ja) 電気回路形成方法
JPH0691310B2 (ja) 配線基板の製造方法
JPH0621604A (ja) チップ電子部品表面実装回路基板装置
JPS60194556A (ja) 抵抗多層印刷基板
JPH0286186A (ja) プリント配線板
JPS62114474U (ja)
JPH03233995A (ja) チップ部品の実装方法
JPH07142825A (ja) 過電流耐性を有する回路パターンの構造
JPH0832210A (ja) プリント配線基板の半田ランド形成方法
JPS60172361U (ja) プリント基板
JPH04303989A (ja) 厚膜回路基板