JPH0832029A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPH0832029A JPH0832029A JP6165078A JP16507894A JPH0832029A JP H0832029 A JPH0832029 A JP H0832029A JP 6165078 A JP6165078 A JP 6165078A JP 16507894 A JP16507894 A JP 16507894A JP H0832029 A JPH0832029 A JP H0832029A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- forming
- wiring
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 混成集積回路に関し、抵抗素子を多層に形成
することを目的とする。 【構成】 絶縁基板の上に第１の配線層，第１の絶縁
層，第２の配線層と積層してなる多層回路において、第
１の配線層の上に形成する絶縁層を耐熱性樹脂膜と、五
酸化タンタルを表面に備えたタンタル膜との複合膜で形
成することを特徴として混成集積回路を構成する。
することを目的とする。 【構成】 絶縁基板の上に第１の配線層，第１の絶縁
層，第２の配線層と積層してなる多層回路において、第
１の配線層の上に形成する絶縁層を耐熱性樹脂膜と、五
酸化タンタルを表面に備えたタンタル膜との複合膜で形
成することを特徴として混成集積回路を構成する。
Description
【０００１】
【産業上の利用分野】本発明は薄膜抵抗を絶縁基板上の
みならず、第１の絶縁層上にも形成することが可能な混
成集積回路の製造方法に関する。
みならず、第１の絶縁層上にも形成することが可能な混
成集積回路の製造方法に関する。
【０００２】アルミナなどの絶縁基板上に薄膜技術を用
いて抵抗素子を含む電子回路を多層構成で形成し、この
上にチップタイプの半導体素子や場合によってはコンデ
ンサを搭載した混成集積回路はハイブリッドＩＣと略称
され、移動機器の制御回路やアナログ・デジタル変換回
路など各種の分野に用いられている。
いて抵抗素子を含む電子回路を多層構成で形成し、この
上にチップタイプの半導体素子や場合によってはコンデ
ンサを搭載した混成集積回路はハイブリッドＩＣと略称
され、移動機器の制御回路やアナログ・デジタル変換回
路など各種の分野に用いられている。
【０００３】
【従来の技術】大量の通信を迅速に処理する情報処理装
置に使用されているマザーボードのように、薄膜多層回
路基板の上にＬＳＩのような半導体集積回路をマトリッ
クス状に搭載する電子回路では抵抗素子は不要である
が、ハイブリッドＩＣのように抵抗素子を伴う電子回路
にあっては、製造に際して抵抗値トリミング（調整）を
必要とする場合があり、また、動作トリミングを必要と
する場合もある。
置に使用されているマザーボードのように、薄膜多層回
路基板の上にＬＳＩのような半導体集積回路をマトリッ
クス状に搭載する電子回路では抵抗素子は不要である
が、ハイブリッドＩＣのように抵抗素子を伴う電子回路
にあっては、製造に際して抵抗値トリミング（調整）を
必要とする場合があり、また、動作トリミングを必要と
する場合もある。
【０００４】こゝで、抵抗値トリミング法としては各種
の方法があるが、レーザトリミングは効率が良く量産に
適することから、一般に使用されている。然し、ＹＡＧ
（イットリウム・アルミニウム・ガーネット）レーザや
炭酸ガス（ＣＯ2)レーザは、高出力のレーザ光を集光し
て照射し、熱エネルギーにより抵抗材料を分解蒸発させ
ることから、照射を受ける基板材料が劣化したり損傷す
ると云う問題がある。
の方法があるが、レーザトリミングは効率が良く量産に
適することから、一般に使用されている。然し、ＹＡＧ
（イットリウム・アルミニウム・ガーネット）レーザや
炭酸ガス（ＣＯ2)レーザは、高出力のレーザ光を集光し
て照射し、熱エネルギーにより抵抗材料を分解蒸発させ
ることから、照射を受ける基板材料が劣化したり損傷す
ると云う問題がある。
【０００５】そのため、回路設計において、抵抗素子は
アルミナなどの耐熱性絶縁基板の上に直接にパターン形
成されている。こゝで、ハイブリッドＩＣを構成する抵
抗材料としては窒化タンタル（Ｔa Ｎ）が、また、導体
としてはニクロム（Ｎi Ｃr)と金（Ａu)の二層膜が一般
に使用されている。こゝで、Ｎi Ｃr はＡu と基板との
密着性を向上するために用いられている。
アルミナなどの耐熱性絶縁基板の上に直接にパターン形
成されている。こゝで、ハイブリッドＩＣを構成する抵
抗材料としては窒化タンタル（Ｔa Ｎ）が、また、導体
としてはニクロム（Ｎi Ｃr)と金（Ａu)の二層膜が一般
に使用されている。こゝで、Ｎi Ｃr はＡu と基板との
密着性を向上するために用いられている。
【０００６】図２は従来のハイブリッドＩＣの製造工程
を示す断面図であって、先ず、アルミナなどの絶縁基板
１の上にスパッタ法によりＴa Ｎ膜２，Ｎi Ｃr 膜３，
Ａu膜４と積層して形成する。（以上同図Ａ） 次に、写真蝕刻技術（フォトリソグラフィ）とドライエ
ッチング技術を用いて、抵抗素子５の端子電極と配線６
となる部分を除いてＡu 膜４とＮi Ｃr 膜３をエッチン
グして除去し、次に、抵抗素子５のみを除いてＴa Ｎ膜
２をエッチングして除去することにより抵抗素子５をも
つ第１の配線層８を形成することができ、この状態で抵
抗素子５の電極端子をレーザトリミング装置に回路接続
し、レーザを照射して必要とする抵抗値にトリミングし
ている。（以上同図Ｂ） 次に、この基板の上にポリイミドを被覆した後、写真蝕
刻技術を用い、このポリイミド層９の必要位置にビア穴
12を形成して第１の絶縁層10を作る。( 以上同図Ｃ） 次に、スパッタ法により配線形成材料であるＮi Ｃr 膜
13とＡu 膜14を形成してビア穴12を埋めてビア15を作
り、( 以上同図Ｄ） 次に、Ａu 膜14とＮi Ｃr 膜13を選択エッチングして第
２の配線層16が形成されている。そして、必要とする場
合は更に多層化することによりハイブリッドＩＣが形成
されている。( 以上同図Ｅ） 一方、抵抗素子の動作トリミングを必要とする用途に対
しては、基板上に抵抗素子５をもつ第１の配線層８を形
成して後、この上に第１の絶縁層と第２の配線層を形成
する場合に、抵抗素子のトリミングを行なう領域を窓開
けしておいてハイブリッドＩＣを作り、この窓開け部よ
りレーザを照射して動作トリミングを行なっていた。
を示す断面図であって、先ず、アルミナなどの絶縁基板
１の上にスパッタ法によりＴa Ｎ膜２，Ｎi Ｃr 膜３，
Ａu膜４と積層して形成する。（以上同図Ａ） 次に、写真蝕刻技術（フォトリソグラフィ）とドライエ
ッチング技術を用いて、抵抗素子５の端子電極と配線６
となる部分を除いてＡu 膜４とＮi Ｃr 膜３をエッチン
グして除去し、次に、抵抗素子５のみを除いてＴa Ｎ膜
２をエッチングして除去することにより抵抗素子５をも
つ第１の配線層８を形成することができ、この状態で抵
抗素子５の電極端子をレーザトリミング装置に回路接続
し、レーザを照射して必要とする抵抗値にトリミングし
ている。（以上同図Ｂ） 次に、この基板の上にポリイミドを被覆した後、写真蝕
刻技術を用い、このポリイミド層９の必要位置にビア穴
12を形成して第１の絶縁層10を作る。( 以上同図Ｃ） 次に、スパッタ法により配線形成材料であるＮi Ｃr 膜
13とＡu 膜14を形成してビア穴12を埋めてビア15を作
り、( 以上同図Ｄ） 次に、Ａu 膜14とＮi Ｃr 膜13を選択エッチングして第
２の配線層16が形成されている。そして、必要とする場
合は更に多層化することによりハイブリッドＩＣが形成
されている。( 以上同図Ｅ） 一方、抵抗素子の動作トリミングを必要とする用途に対
しては、基板上に抵抗素子５をもつ第１の配線層８を形
成して後、この上に第１の絶縁層と第２の配線層を形成
する場合に、抵抗素子のトリミングを行なう領域を窓開
けしておいてハイブリッドＩＣを作り、この窓開け部よ
りレーザを照射して動作トリミングを行なっていた。
【０００７】
【発明が解決しようとする課題】薄膜技術を用いて作ら
れているハイブリッドＩＣにおいて、抵抗素子は抵抗値
トリミングにおける損傷を避けるために絶縁基板の直上
の第１の配線層に作られている。
れているハイブリッドＩＣにおいて、抵抗素子は抵抗値
トリミングにおける損傷を避けるために絶縁基板の直上
の第１の配線層に作られている。
【０００８】一方、ハイブリッドＩＣの小形化と多層化
が進んでおり、総ての抵抗素子を基板上に形成すること
はスペース的に無理な場合があり、また、無理ではない
までも、上層よりビアを通じて絶縁基板上に形成されて
ある抵抗素子に回路接続を行なうことは電気的特性の面
から好ましくなく、第２の配線層或いは第３の配線層の
上にも形成できることが好ましい。
が進んでおり、総ての抵抗素子を基板上に形成すること
はスペース的に無理な場合があり、また、無理ではない
までも、上層よりビアを通じて絶縁基板上に形成されて
ある抵抗素子に回路接続を行なうことは電気的特性の面
から好ましくなく、第２の配線層或いは第３の配線層の
上にも形成できることが好ましい。
【０００９】
【課題を解決するための手段】上記の課題は第１の配線
層の上に形成する第１の絶縁層を耐熱性樹脂膜と、五酸
化タンタルを表面に備えたタンタル膜との複合膜で形成
することを特徴として混成集積回路を形成することによ
り解決することができる。
層の上に形成する第１の絶縁層を耐熱性樹脂膜と、五酸
化タンタルを表面に備えたタンタル膜との複合膜で形成
することを特徴として混成集積回路を形成することによ
り解決することができる。
【００１０】
【作用】本発明は絶縁層をポリイミドと、五酸化タンタ
ル（Ｔa2Ｏ5)を被覆したタンタル（Ｔa ）膜で形成する
ことにより耐熱性を付与するものである。
ル（Ｔa2Ｏ5)を被覆したタンタル（Ｔa ）膜で形成する
ことにより耐熱性を付与するものである。
【００１１】具体的には、ポリイミド層の上にＴa 膜を
スパッタにより形成した後、電解酸化によりＴa2Ｏ5 と
するもので、Ｔa2Ｏ5 は融点が1785℃( 但しαタイプ)
または1872℃( 但しβタイプ) と高く、化学的にも安定
であることを利用するもので、この上にＴa Ｎ膜を設け
てレーザトリミングを行なってもＴa2Ｏ5 の耐熱性によ
ってポリイミド層を保護するものである。
スパッタにより形成した後、電解酸化によりＴa2Ｏ5 と
するもので、Ｔa2Ｏ5 は融点が1785℃( 但しαタイプ)
または1872℃( 但しβタイプ) と高く、化学的にも安定
であることを利用するもので、この上にＴa Ｎ膜を設け
てレーザトリミングを行なってもＴa2Ｏ5 の耐熱性によ
ってポリイミド層を保護するものである。
【００１２】本発明はこのように絶縁層をポリイミド層
と、Ｔa2Ｏ5 を被覆したＴa 層の二層構造とすることに
より抵抗素子を第２の導電体層にも形成できるようにし
たものである。
と、Ｔa2Ｏ5 を被覆したＴa 層の二層構造とすることに
より抵抗素子を第２の導電体層にも形成できるようにし
たものである。
【００１３】
実施例１：（図１対応） Ａl2Ｏ3 よりなる絶縁基板１の上にスパッタ法により薄
膜抵抗形成材料としてＴa Ｎ膜２を、また、配線形成材
料としてＮi Ｃr 膜３とＡu 膜４を積層して形成した。
（以上図１Ａ） 次に、写真蝕刻技術とドライエッチング技術を用いて先
ず、積層層の内、抵抗素子５とそれに続く配線６となる
べき領域を除いてＡu 膜４とＮi Ｃr 膜３を除去し、次
に、抵抗素子５となるＴa Ｎ膜２の部分を除いて絶縁基
板上のＴa Ｎ膜２を除去し、このようにしてでき抵抗素
子５にレーザトリミングを行なって抵抗値を調節し、第
１の配線層８を形成した。（以上同図Ｂ） 次に、この第１の導体層８の上にスピンコート法により
ポリイミドを被覆してポリイミド層９を被覆した後、こ
の上にスパッタ法によりＴa 膜18を被覆した。( 以上同
図Ｃ） 次に、Ｔa 膜18を選択的にドライエッチングしてビア形
成位置に穴19を開け(以上同図Ｄ）、次に、このＴa 膜1
8を燐酸水溶液中で陽極として電解酸化を行い、Ｔa 膜1
8の上部をＴa2Ｏ5 20に変えて絶縁物とし、次に、この
Ｔa2Ｏ5 20をマスクとしてポリイミド層９を選択エッチ
ングして第１の導体層８に達するビア穴22を作って第１
の絶縁層23の形成が終わる。( 以上同図Ｅ） 次に、この第１の絶縁層23の上にＴa Ｎ膜25をマスクス
パッタして後、この基板上に配線形成材料であるＮi Ｃ
r 膜26とＡu 膜27を積層して形成し、ビア穴22を埋めて
ビア28を形成した後、Ｎi Ｃr 膜26とＡu 膜27を選択エ
ッチングして、抵抗素子29と配線30をパターン形成し、
次に、抵抗素子29をトリミングして第２の配線層31を形
成した。( 以上同図Ｆ）
膜抵抗形成材料としてＴa Ｎ膜２を、また、配線形成材
料としてＮi Ｃr 膜３とＡu 膜４を積層して形成した。
（以上図１Ａ） 次に、写真蝕刻技術とドライエッチング技術を用いて先
ず、積層層の内、抵抗素子５とそれに続く配線６となる
べき領域を除いてＡu 膜４とＮi Ｃr 膜３を除去し、次
に、抵抗素子５となるＴa Ｎ膜２の部分を除いて絶縁基
板上のＴa Ｎ膜２を除去し、このようにしてでき抵抗素
子５にレーザトリミングを行なって抵抗値を調節し、第
１の配線層８を形成した。（以上同図Ｂ） 次に、この第１の導体層８の上にスピンコート法により
ポリイミドを被覆してポリイミド層９を被覆した後、こ
の上にスパッタ法によりＴa 膜18を被覆した。( 以上同
図Ｃ） 次に、Ｔa 膜18を選択的にドライエッチングしてビア形
成位置に穴19を開け(以上同図Ｄ）、次に、このＴa 膜1
8を燐酸水溶液中で陽極として電解酸化を行い、Ｔa 膜1
8の上部をＴa2Ｏ5 20に変えて絶縁物とし、次に、この
Ｔa2Ｏ5 20をマスクとしてポリイミド層９を選択エッチ
ングして第１の導体層８に達するビア穴22を作って第１
の絶縁層23の形成が終わる。( 以上同図Ｅ） 次に、この第１の絶縁層23の上にＴa Ｎ膜25をマスクス
パッタして後、この基板上に配線形成材料であるＮi Ｃ
r 膜26とＡu 膜27を積層して形成し、ビア穴22を埋めて
ビア28を形成した後、Ｎi Ｃr 膜26とＡu 膜27を選択エ
ッチングして、抵抗素子29と配線30をパターン形成し、
次に、抵抗素子29をトリミングして第２の配線層31を形
成した。( 以上同図Ｆ）
【００１４】
【発明の効果】本発明によれば、ハイブリッドＩＣを構
成する抵抗素子を絶縁基板上のみに限定することなく層
間絶縁層の上にも形成することができ、これにより設計
上の制約がなくなり、高密度化と高性能化に貢献するこ
とができる。
成する抵抗素子を絶縁基板上のみに限定することなく層
間絶縁層の上にも形成することができ、これにより設計
上の制約がなくなり、高密度化と高性能化に貢献するこ
とができる。
【図１】 本発明に係るハイブリッドＩＣの製造工程を
示す断面図である。
示す断面図である。
【図２】 従来のハイブリッドＩＣの製造工程を示す断
面図である。
面図である。
２，25 Ｔa Ｎ膜 ３，13，26 Ｎi Ｃr 膜 ４，14，27 Ａu 膜 ５，29 抵抗素子 ６，30 配線 ８ 第１の配線層 ９ ポリイミド層 18 Ｔa 膜 12，22 ビア穴 20 Ｔa2Ｏ5 10，23 第１の絶縁層 15，28 ビア 16，31 第２の配線層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/40 Ｚ 7511−4Ｅ 3/46 Ｑ 6921−4Ｅ Ｔ 6921−4Ｅ
Claims (2)
- 【請求項１】 絶縁基板上に薄膜抵抗形成材料と配線形
成材料を順次に膜形成した後に選択エッチングして薄膜
抵抗素子を含む第１の配線層を作り、 次に、該第１の配線層上に耐熱性樹脂を被覆した後に必
要とする位置に第１の配線層に達するビア穴を設けて第
１の絶縁層を作り、 次に、該第１の絶縁層の上に配線形成材料を膜形成して
ビアを形成した後に該薄膜を選択エッチングして第２の
配線層を形成する混成集積回路の製造方法において、 前記第１の絶縁層を、耐熱性樹脂膜と、五酸化タンタル
を表面に備えたタンタル膜との複合膜で形成することを
特徴とする混成集積回路の製造方法。 - 【請求項２】 前記第１の絶縁層を形成する耐熱性樹脂
がポリイミドであり、また、五酸化タンタルがタンタル
膜を電解酸化して作られることを特徴とする請求項１記
載の混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6165078A JPH0832029A (ja) | 1994-07-18 | 1994-07-18 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6165078A JPH0832029A (ja) | 1994-07-18 | 1994-07-18 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0832029A true JPH0832029A (ja) | 1996-02-02 |
Family
ID=15805457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6165078A Withdrawn JPH0832029A (ja) | 1994-07-18 | 1994-07-18 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0832029A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1082732A1 (en) * | 1999-03-16 | 2001-03-14 | Motorola, Inc. | Printed circuit board with a multilayer integral thin-film metal resistor and method therefor |
| JP2006521708A (ja) * | 2003-03-28 | 2006-09-21 | ジョージア テック リサーチ コーポレーション | ３次元全有機相互接続構造体の作製方法 |
-
1994
- 1994-07-18 JP JP6165078A patent/JPH0832029A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1082732A1 (en) * | 1999-03-16 | 2001-03-14 | Motorola, Inc. | Printed circuit board with a multilayer integral thin-film metal resistor and method therefor |
| JP2002539634A (ja) * | 1999-03-16 | 2002-11-19 | モトローラ・インコーポレイテッド | 多層集積薄膜金属抵抗器を有するプリント配線板とその製造方法 |
| EP1082732A4 (en) * | 1999-03-16 | 2006-11-22 | Motorola Inc | CIRCUIT BOARD WITH MULTILAYER METALLIC RESISTANCE INTEGRATED THIN FILM AND METHOD OF MANUFACTURING THE SAME |
| JP2006521708A (ja) * | 2003-03-28 | 2006-09-21 | ジョージア テック リサーチ コーポレーション | ３次元全有機相互接続構造体の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4569902A (en) | Method for manufacturing multilayer circuit substrate | |
| JP3587884B2 (ja) | 多層回路基板の製造方法 | |
| JPH11126976A (ja) | プリント回路基板の積層構造体 | |
| TW200300288A (en) | Process for manufacturing multiple layer wiring substrate onto which thin film capacitor is incorporated | |
| JP2002009416A (ja) | プリント配線板製造用シート材、このプリント配線板製造用シート材を用いたプリント配線板の製造方法及びプリント配線板 | |
| JP4103502B2 (ja) | 多層配線板及びその製造方法 | |
| JP2002100533A (ja) | キャパシタ素子の形成方法、複合薄膜素子の形成方法、配線基板及びモジュール基板 | |
| JPH0832029A (ja) | 混成集積回路の製造方法 | |
| JP2006041122A (ja) | 電子部品内蔵要素、電子装置及びそれらの製造方法 | |
| JP2005203680A (ja) | インターポーザキャパシタの製造方法 | |
| JP3284694B2 (ja) | 多層抵抗モジュール | |
| JPH0363237B2 (ja) | ||
| JPH06140737A (ja) | 回路基板 | |
| JP2001345205A (ja) | プリント基板における薄膜抵抗体素子の形成方法、薄膜抵抗体素子及び薄膜コンデンサ素子 | |
| JP4196351B2 (ja) | フィルム状コンデンサの製造方法 | |
| JPH0888318A (ja) | 薄膜コンデンサー及び薄膜コンデンサー内蔵基板 | |
| JP2752305B2 (ja) | 回路基板 | |
| JPH07307550A (ja) | 電子部品の製造方法 | |
| JP2000340744A (ja) | キャパシタおよびその製造方法 | |
| JPH0648754B2 (ja) | 配線基板の製造方法 | |
| JP2002134358A (ja) | 薄膜コンデンサ及びその製造方法 | |
| JPS61248542A (ja) | 混成集積回路の製造方法 | |
| JPH06151124A (ja) | 薄膜抵抗体の製造方法 | |
| JPH0935991A (ja) | ヒューズ機能付コンデンサ、及びその製造方法 | |
| JP2001135743A (ja) | キャパシタ内蔵の回路基板とその製造方法ならびにそれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |