JP2002539634A - 多層集積薄膜金属抵抗器を有するプリント配線板とその製造方法 - Google Patents

多層集積薄膜金属抵抗器を有するプリント配線板とその製造方法

Info

Publication number
JP2002539634A
JP2002539634A JP2000606018A JP2000606018A JP2002539634A JP 2002539634 A JP2002539634 A JP 2002539634A JP 2000606018 A JP2000606018 A JP 2000606018A JP 2000606018 A JP2000606018 A JP 2000606018A JP 2002539634 A JP2002539634 A JP 2002539634A
Authority
JP
Japan
Prior art keywords
film
electric resistance
plate
electrical resistance
output end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000606018A
Other languages
English (en)
Inventor
ティエン・リー
ローレンス・ラッチ
グレゴリー・ジェイ・ダン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2002539634A publication Critical patent/JP2002539634A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10045—Mounted network component having plural terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Laminated Bodies (AREA)

Abstract

(57)【要約】 多層プリント配線板１２に適する薄膜金属抵抗器４４と、これを作製する方法。抵抗器４４は一般に、多層構造を有し、抵抗器４４の個々の層３４，３８は互いに自己整合されて、負の相互インダクタンスが生じ、これが抵抗層３４，３８それぞれの自己インダクタンスをほとんど相殺する。そのため、抵抗器４４は、極めて低い正味寄生インダクタンスを有する。また、抵抗器４４の多層構造は、抵抗器４４を収容するのに必要な回路板１２の面積を低減し、それにより、回路板１２の他の層上にある他の回路要素と寄生相互作用を起こす問題を低減する。

Description

【発明の詳細な説明】
本発明は、ＤＡＲＰＡにより締結された契約第Ｆ３３６１５−９６−２−１８
３８号に基づく政府支援によって行なわれた。政府は、本発明に対してある一定
の権限を有する。
【０００１】
【産業上の利用分野】
本発明は、一般に、電気回路とその作製に関する。本発明は、さらに詳しくは
、寄生直列インダクタンスなしに、高い抵抗を持つことができる薄膜金属抵抗器
を形成する工程に関し、そのため、多層高密度電子回路で使用するには極めて望
ましい。
【０００２】
【従来の技術】
ニッケル−リン，ニッケル−クローム，珪化クロームおよび窒化タンタルなど
、金属ベースの材料によって形成される薄膜抵抗器は、多層ハイブリッド電子回
路で使用されてきた。薄膜金属材料は一般に、安定性および加工しやすさなど、
抵抗器として良好な特性を示すが、通常は、１００オーム／平方未満のオーダー
と、低い面積抵抗に制限される。一般的な電気回路内の多くの抵抗器は、キロ・
オーム範囲の抵抗値を有する。かかる抵抗器は、薄膜抵抗器材料を用いて作製で
きるが、材料の面積抵抗が低いことから、抵抗器は、大きさが１０から１００平
方、例えば、幅が約５ミル（１２７マイクロメーター）、長さが約５０から５０
０ミル（１．２７から１２．７ミリメートル）にする必要がある。この大きさの
抵抗器は幾つかの問題を有する。第１に、寄生直列インダクタンスが高く、これ
が、高周波数用途の場合には、抵抗器の性能を劣化させる。第２に、基板面積を
過度に消費する。多層高密度基板の構築において、かなりの基板面積を占めるこ
とによって、抵抗器は、回路の層の上および下に配置するに際して、回路要素と
の間で望ましくないｚ軸相互作用を起こす問題を大幅に悪化させる。
【０００３】 別のスクリーン印刷型ポリマー薄膜（ＰＴＦ）材料は、薄膜抵抗材料に比べて
高い面積抵抗を提供する。しかしながら、ＰＴＦ材料は、環境応力の下では安定
性が弱く、大型のプリント配線板の作製には適合しない。従って、薄膜金属抵抗
器材料の特性上の利点を有するが、１０００オーム以上の抵抗値を有する抵抗器
を形成するのに使用されるときの、かかる材料の使用に関わる不利点を回避した
多層高密度プリント配線板用の抵抗器を製造する方法が利用可能であれば、望ま
しい。
【０００４】
【本発明の概要】
本発明により、多層プリント配線板に適する薄膜金属抵抗器と、その作製方法
が提供される。本発明の抵抗器は一般に、多層構造を有し、抵抗器の個々の層は
、抵抗器の各層の自己インダクタンスをほとんど相殺する負の相互インダクタン
スが生じるように、互いに自己整合される。そのため、抵抗器は、極めて低い正
味寄生インダクタンスを有する。加えて、抵抗器の多層構造は、抵抗器を収容す
るのに必要な回路板の面積を低減し、これによって、回路板の他の層上の他の回
路要素との間で寄生相互作用を起こす問題を低減する。
【０００５】 本発明の方法は一般に、基板上に第１抵抗膜を形成する段階，第１抵抗膜に載
置される誘電層を形成する段階，誘電層の上に第２抵抗膜を形成して、第１抵抗
膜が第２抵抗膜によって重ね合わされる段階、さらに詳しくは、第１と第２の抵
抗膜が互いに整合されて、その外周が互いに重ね合わされる段階を含む。本発明
のこの側面は、第１および第２抵抗膜が、１つのマスクを用いて、それらの形状
を確定することによって自己整合されるように、これらの抵抗膜を形成すること
によって促進される。ついで、第１および第２抵抗膜の隣接する部分が電気的に
相互接続されて、抵抗経路が確定され、この抵抗経路は、第１抵抗膜の第１部分
から始まり、第１抵抗膜からその電気的相互接続部分へとたどり、電気的相互接
続を通って、第２抵抗膜の隣接部分へと続き、ついで、第２抵抗膜から、第１抵
抗膜の第１部分に隣接する部分へとたどる。
【０００６】 上記により、本発明の方法により製造される薄膜抵抗器は、少なくとも２つの
重ね合わされた抵抗膜によって特徴付けられ、これらは電気的に相互接続されて
、抵抗器を通る抵抗経路が折り返して（ループバック）、個々の抵抗膜の自己イ
ンダクタンスをほとんど相殺する負の相互インダクタンスを生じるようにする。
【０００７】 本発明の他の目的および利点は、以下の詳細な説明から、より明確に理解され
よう。
【０００８】 本発明の上記およびその他の利点は、添付図面と合わせて、本明細書の説明か
らより明白になろう。
【０００９】
【好適な実施例の説明】
多層薄膜金属抵抗器１０の２つの実施例が、本発明により、図１および図２に
、概略的に示される。図１の抵抗器１０は、長方形の形状を有し、図２の抵抗器
１０は、蛇様（serpentine）形状を有する。外観は異なるが、両方の抵抗器１０
は、本発明による多層構造を有する。以下から、当業者は、種々の抵抗器形状お
よび終端構造が可能であり、図１および図２の抵抗器１０のバリエーションおよ
び変形は、本発明の範囲内に属することを理解しよう。
【００１０】 図に示すように、各抵抗器１０は、１対の抵抗膜１４，１６によって構成され
、膜１４，１６はそれぞれ１対の終端１８Ａ，１８Ｂおよび２０Ａ，２０Ｂを備
え、膜１４，１６それぞれの電気的長さを決定する。膜１４，１６は、誘電層（
図示されず）によって互いに分離され、電気的に絶縁されるが、終端１８Ｂ，２
０Ｂを電気的に相互接続するめっきバイア（図示されず）など、電気相互接続は
除く。そのため、各抵抗器１０を通る電気経路は、終端１８Ａ，２０Ａの整合対
から、抵抗膜１４，１６を通って、電気相互接続までの間となる。
【００１１】 膜１４，１６は、重ね合わされて示され、それらの外周は互いに整合される。
図３から図１１を参照して以下に説明されるように、抵抗膜１４，１６の正確な
物理的整合が、本発明により実現される。特定の理論に限定されることを意図し
ないが、膜１４と１６の間の距離が、膜１４と１６の線幅に比べて相対的に小さ
ければ、膜１４と１６を正確に重ね合わせることによって、一方の膜１４／１６
により生じる寄生自己インダクタンスを、もう１つの膜１４／１６によって生じ
る負の相互インダクタンスによってほとんど相殺する。例えば、約１ミル（約２
５マイクロメーター）の厚みを有する誘電層によって分離される約５ミル（約１
２５マイクロメーター）の線幅を有する抵抗膜では、自己インダクタンスが、ほ
とんど相殺されることが示された。負の相互インダクタンスの大きさは、膜１４
，１６の位置ずれによって急速に減少することが示されたので、膜１４，１６の
正確な整合が、本発明の重大な特徴である。本発明の好適な側面により、膜１４
，１６は、１つのマスクによってそれぞれの膜１４，１６を線引きする工程を通
じて、自己整合される。
【００１２】 多層抵抗器４４を作製する好適な工程が、図３から図１１までに示される。抵
抗器４４は、図１と類似する長方形形状を有するものとして示されるが、当業者
は、同じ工程が、図２の抵抗器を含めて、外観が相当に異なる抵抗器にも適用可
能であることを理解しよう。抵抗器４４（図１１では最終的な形状で示される）
は、プリント配線板の基板１２の上に作製されるが、フレキシブル回路またはセ
ラミック基板またはシリコン基板など、他の適切な基板構造および基板も使用で
きる。抵抗層２４および終端２２Ａ，２２Ｂが、図３では、基板１２の上に予め
形成済みのものとして示される。好適な実施例では、抵抗層２４および終端２２
Ａ，２２Ｂは、基板１２の表面に積層された箔（図示されず）から形成される。
このような箔は、抵抗層２４と、基板１２に積層されたときに抵抗層２４に載置
される導電層とを含む。抵抗層２４は、ニッケル・ベースの合金であることが望
ましく、ニッケル−リン，ニッケル−クローム合金であればさらに望ましく、後
者は、安定性および加工しやすさなど、抵抗器として望ましい特性を示す。好適
な抵抗層２４は、最大５０重量パーセントのリンを含み、残りはニッケルと不定
不純物を含むニッケル−リン合金によって形成される。抵抗層２４の好適な厚み
は、約０．０１から約１．０マイクロメーターであり、一方、導電層（および終
端２２Ａ，２２Ｂ）の適切な厚みは、約５から約４０マイクロメーターである。
終端２２Ａ，２２Ｂは、導電層から形成されるので、導電層の好適な材料は銅で
あるが、他の材料も使用可能であることが予見できる。上記の要求事項を満足す
るラミネートＣｕ／ＮｉＰ箔は、Ohemegaplyの名称で、Ohmega Technologiesか
ら商業的に入手可能である。
【００１３】 いったん、箔が基板１２に積層されると、導電層がエッチングされて、終端２
２Ａおよび２２Ｂを生じ、抵抗層２４は、基板１２の表面に接着された状態で残
される。銅で形成される場合には、導電層は、従来のアルカリ性のアンモニア性
エッチング剤など、既知のエッチング剤によってエッチングすることができ、こ
れは抵抗層２４を侵食しない。この段階の適切なマスク材料は、従来の乾燥塗膜
フォトレジストである。以下の説明から理解されるように、この第１エッチング
は、第１抵抗膜３４の長さを確定する。エッチング後、誘電層２６が塗布されて
、図４に示されるように、抵抗層２４および終端２２Ａ，２２Ｂを被覆する。誘
電層２６は、ポジ型のフォトイメージング可能な（photoimagiable）厚膜ポリマ
ーによって形成され、既知のフォトイメージング技術および現像技術を使用して
、誘電層２６をパターン形成できる。適切な厚膜ポリマー成分は通常、樹脂，感
光剤および硬膜剤を含む。樹脂成分は、任意の適切な液状樹脂または固体樹脂と
することができ、樹脂の混合物が、基板１２の表面の上に、液状またはラミネー
ト状に、難なく堆積されて、誘電層２６を形成できるようにする。使用可能な樹
脂は、熱可塑性樹脂，熱硬化性樹脂，エラストマーおよびその混合物を含み、こ
れらは、感光性材料と組み合わせると、フォトイメージング可能な成分を生じる
。厚膜ポリマーの所望の特性は、誘電層２６の全体にわたり安定した堆積および
フォトイメージングを維持する物理特性を含む。本発明により、誘電層２６の一
部は、図１１の多層抵抗器の抵抗膜３４，３８の間にある恒久的絶縁層３６とし
て働き、厚膜ポリマーの誘電特性も、堆積工程およびフォトイメージング工程を
通して安定を維持することが望ましい。
【００１４】 以上の理由から、エポキシが、誘電層２６の樹脂として特に適しており、好ま
しいポジ型感光性（positive-acting）のエポキシ・ベースの成分が、チバ・ガ
イギーから商業的に入手可能なＰＲＯＢＥＬＥＣである。ＰＲＯＢＬＥＣは、液
状樹脂であり、そのため、塗布後乾燥させることが望ましい。適切な乾燥工程は
、樹脂を、約１００℃で約３０分間加熱することである。感光剤が存在すること
により、乾燥させたＰＲＯＢＥＬＥＣ誘電層２６の適切な電磁放射線への露光が
、マスクを通して行なうことができ、誘電層２６を光化学的に正確にパターン形
成する。電磁放射線に露光される誘電層２６の領域は、ある一定の現像液に比較
的可溶性となり、一方、部分的に硬化された誘電層２６の非露光部分は、比較的
不溶性の状態で残される。
【００１５】 図５は、誘電層２６に第２箔を積層した結果を示す。この箔は、図１で終端２
２Ａ,２２Ｂおよび抵抗層２４を形成するのに使用されたのと同じ種類の箔であ
ることが望ましく、そのため、抵抗層２８と導電層３０とを含む。図６は、導電
層３０をエッチングして、マスク３２を形成する段階の結果を示す。本発明によ
り、マスク３２の幅は、図１１の抵抗膜３４，３８の線幅を決定するので、重要
である。図７は、マスク３２によって露出された抵抗層２８の部分を除去した結
果を示し、残った抵抗材料が、マスク３２によって正確にパターン形成された抵
抗膜３８を確定する。この段階の適切なエッチング剤は、マスク３２を余り侵食
せずに、抵抗層２８の露出領域を除去できるものである。ＮｉＰ抵抗層２８と銅
マスク３２の場合、適切なエッチング剤は、溶液１リットル当り、約２５０グラ
ムの硫酸銅・５水和物と、約２ミリリットルの濃縮硫酸を含む溶液である。
【００１６】 図７のエッチング段階後、図８に示されるように、マスク３２によって露出さ
れた部分２６と抵抗膜３８とが除去される。感光剤が存在することにより、誘電
層２６の適切な電磁放射線への露光を用いて、誘電層２６を光化学的に精密にパ
ターン形成することができる。ＰＲＯＢＬＥＣなど、ポジ型フォトイメージング
可能な厚膜ポリマーを用いて、誘電層２６の露光領域が、既知の方法で電磁的に
照射され、マスク３２は、フォトマスクとして機能して、誘電層２６の露光領域
においては、比較的可溶性の状態になる。例えば、約１００℃から約１２０℃で
、約１０から６０分間、誘電層２６を部分的に硬化または「断続加熱」した後、
ＰＲＯＢＥＬＥＣが、誘電層２６の材料として用いられる場合には、誘電層２６
の露光領域は、例えば、γブチラクトン（ＧＢＬ）などの適切な現像液によって
除去される。照射されずに残されて、そのために重合され、現像液に対して比較
的不溶性の状態になった結果、マスク３２の下にある誘電層２６の部分が残り、
その後、誘電層２６がＰＲＯＢＥＬＥＣ樹脂によって形成された場合には、例え
ば、約１５０℃で約２時間保持するなど、完全に硬化される。図１１の抵抗膜３
４と３８の間の絶縁層３６を確定するのは、誘電層２６のこの残った重合部分で
ある。図８から明らかなように、マスク３２はまた、絶縁層３６の幅および長さ
を設定する。
【００１７】 図９に示されるように、工程の次の段階は、誘電層２６の非重合部分を除去す
ることによって露出された抵抗層２４の部分を除去することである。この段階は
、抵抗層２８をパターン形成するのに用いられたのと同じエッチング剤によって
実施できる。残った抵抗層２４の部分は、図１１に示される抵抗器の抵抗膜３４
である。以後、マスク３２がついで、エッチングされて、図１０に示されるよう
に、抵抗膜３８の終端４０Ａ，４０Ｂを形成する。終端４０Ａ，４０Ｂは、抵抗
膜３８の電気的長さを決定し、そのため、適切なフォトマスクによって、マスク
３２をパターン形成することによって注意深く確定される。図６でマスク３２を
作ったエッチング工程に関して、適切なフォトマスク材料は、従来の乾燥塗膜フ
ォトレジストであり、終端４０Ａ，４０Ｂを確定するのに適するエッチング剤は
、従来のアルカリ性のアンモニア性エッチング剤である。
【００１８】 図１１は、図３から図１０までの工程段階によって形成される抵抗器構造を、
誘電層４６を用いて塗布し、ついで、終端２２Ｂと４０Ｂとを電気的に相互接続
するめっきバイア４２を形成し、これにより、終端２２Ａと４０Ａの間で所望の
抵抗器ループを完成して、２層抵抗器４４を生じた結果を示す。本質的に任意の
導電要素を用いて、終端２２Ｂと４０Ｂとを電気的に相互接続できることが予見
できる。また、独立しためっきバイア（例：図１１に示されるめっきバイア４８
）が、必要であれば、終端２２Ａ，４０Ａに接触するように形成できる。従来の
多層回路板工程が、誘電層４６およびめっきバイア４２，４８を形成するのに使
用でき、そのため、この工程については詳述しない。
【００１９】 本発明を特定の実施例について説明してきたが、当業者には、他の形態も採用
できることが明らかである。さらに、本発明の理論は、膜１４，１６が正確に重
ね合わされる場合には、膜１４／１６それぞれにより生じる寄生自己インダクタ
ンスが、もう一方の膜１４／１６によって生じる負の相互インダクタンスによっ
てほとんど相殺されることと考えられるが、本発明は、特定の動作理論には限定
されない。したがって、本発明の範囲は、添付請求の範囲によってのみ限定され
る。
【図面の簡単な説明】
【図１】 本発明による多層薄膜金属抵抗器の斜視図である。
【図２】 本発明による多層薄膜金属抵抗器の斜視図である。
【図３】 図１の薄膜金属抵抗器を形成する工程段階を示す斜視図である。
【図４】 図１の薄膜金属抵抗器を形成する工程段階を示す斜視図である。
【図５】 図１の薄膜金属抵抗器を形成する工程段階を示す斜視図である。
【図６】 図１の薄膜金属抵抗器を形成する工程段階を示す斜視図である。
【図７】 図１の薄膜金属抵抗器を形成する工程段階を示す斜視図である。
【図８】 図１の薄膜金属抵抗器を形成する工程段階を示す斜視図である。
【図９】 図１の薄膜金属抵抗器を形成する工程段階を示す斜視図である。
【図１０】 図１の薄膜金属抵抗器を形成する諸工程段階を示す斜視図であ
る。
【図１１】 最終工程段階の結果を示す図１の薄膜金属抵抗器の断面図であ
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 グレゴリー・ジェイ・ダン アメリカ合衆国 イリノイ州 60005 ア ーリントン・ハイツ サウス・エバーグリ ーン・アベニュー430 Ｆターム(参考） 4E351 AA06 AA07 AA16 BB06 BB30 DD04 DD19 DD21 DD23 DD41 DD54 FF04 FF07 5E032 BA13 BB01 CC14 CC16 5E033 AA02 BA01 BB09 BD02 BD13 BG02

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 プリント配線板であって： 基板上にある第１電気抵抗板（strip）であって、入力端と出力端とを有する
    第１電気抵抗板； 前記第１電気抵抗板に載置される誘電層； 前記誘電層の上にある第２電気抵抗板であって、入力端と出力端とを有し、前
    記第１電気抵抗板は、前記第２電気抵抗板によって重ね合わされて、前記第１電
    気抵抗板の前記入力端が、前記第２電気抵抗板の前記出力端によって重ね合わさ
    れ、前記第１電気抵抗板の前記出力端が、前記第２電気抵抗板の前記入力端によ
    って重ね合わされる第２電気抵抗板；および 前記第１電気抵抗板の前記出力端と、前記第２電気抵抗板の前記入力端とを電
    気的に相互接続する手段であって、前記第１電気抵抗板の前記入力端から始まり
    、前記第１電気抵抗板からその前記出力端へとたどり、前記相互接続手段を通っ
    て、前記第２電気抵抗板の前記入力端へと続き、ついで、前記第２電気抵抗板か
    らその前記出力端へとたどる抵抗器経路を確定し、前記第１電気抵抗板の前記入
    力端が多層抵抗器の入力端であり、前記第２電気抵抗板の前記出力端が前記多層
    抵抗器の出力端である手段； によって構成されることを特徴とするプリント配線板。
  2. 【請求項２】 前記第１および第２電気抵抗板は、長方形の形状であること
    を特徴とする請求項１記載のプリント配線板。
  3. 【請求項３】 前記第１および第２電気抵抗板は、へび様形状であることを
    特徴とする請求項１記載のプリント配線板。
  4. 【請求項４】 前記誘電層は、ポジ型感光性光誘電（photodielectri）材料
    であることを特徴とする請求項１記載のプリント配線板。
  5. 【請求項５】 ２層薄膜金属抵抗器を有するプリント配線板であって： 基板上にある第１電気抵抗板であって、入力端，出力端および外周を有する第
    １電気抵抗板； 前記第１電気抵抗板の前記入力端上にあって、これと接する第１金属終端、お
    よび前記第１電気抵抗板の前記出力端の上にあって、これと接する第２金属終端
    ； 前記第１と第２金属終端および前記第１電気抵抗板の上に載置される誘電層で
    あって、ポジ型感光性光誘電材料によって形成される誘電層； 前記誘電層上にある第２電気抵抗板であって、入力端，出力端および外周を有
    し、前記第１電気抵抗板は、前記第２電気抵抗板によって重ね合わされて、前記
    第１電気抵抗板の前記入力端が、前記第２電気抵抗板の前記出力端によって重ね
    合わされ、前記第１電気抵抗板の前記出力端が、前記第２電気抵抗板の前記入力
    端によって重ね合わされ、および前記第１電気抵抗板の前記外周は、前記第２電
    気抵抗板の前記外周によって重ね合わされる第２電気抵抗板； 前記第２電気抵抗板の上にあり、これに接する第３金属終端、および前記第２
    電気抵抗板の前記出力端の上にあり、これと接する第４金属終端；および 前記第２および第３金属終端を電気的に相互接続するめっきバイアであって、
    前記第１金属終端から始まり、前記第１電気抵抗板から前記第２金属終端へとた
    どり、前記めっきバイアを通って、前記第３金属終端へと続き、ついで、前記第
    ２電気抵抗板から前記第４金属終端へとたどる抵抗器経路を確定し、前記第１金
    属終端は、前記２層薄膜金属抵抗器の入力端であり、前記第４金属終端は、前記
    ２層薄膜金属抵抗器の出力端であるめっきバイア； によって構成されることを特徴とするプリント配線板。
  6. 【請求項６】 前記第１および第２電気抵抗板は、ＮｉＰ膜であることを特
    徴とする請求項５記載のプリント配線板。
  7. 【請求項７】 前記第１および第２電気抵抗板は、前記誘電層の前記厚みよ
    り約５倍大きい線幅を有することを特徴とする請求項５記載のプリント配線板。
  8. 【請求項８】 プリント配線板を製造する方法であって： 基板上に第１電気抵抗膜を形成し、前記電気抵抗膜は入力端と出力端とを有す
    る段階； 前記第１電気抵抗膜の上に載置される誘電層を形成する段階； 前記誘電層の上に第２電気抵抗膜を形成し、前記第２電気抵抗膜は入力端と出
    力端とを有し、前記第１電気抵抗膜は、前記第２電気抵抗膜によって重ね合わさ
    れて、前記第１電気抵抗膜の前記入力端は、前記第２電気抵抗膜の前記出力端に
    よって重ね合わされ、前記第１電気抵抗膜の前記出力端は、前記第２電気抵抗膜
    の前記入力端によって重ね合わされる段階；および 前記第１電気抵抗膜の前記出力端と、前記第２電気抵抗膜の前記入力端とを電
    気的に相互接続し、前記第１電気抵抗膜の前記入力端から始まり、前記第１電気
    抵抗膜からその前記出力端へとたどり、前記相互接続手段を通って、前記第２電
    気抵抗膜の前記入力端へと続き、ついで、前記第２電気抵抗膜からその前記出力
    端へとたどる抵抗器経路を確定する段階； によって構成されることを特徴とする方法。
  9. 【請求項９】 前記誘電層は： 前記第１電気抵抗膜の上に、ポジ型感光性光誘電材料を堆積する段階； 前記第２電気抵抗膜を形成する段階の後、前記第２電気抵抗膜の上にマスクを
    堆積し、前記マスクは、前記第２電気抵抗膜の一部分を露出するように確定され
    る段階； 前記マスクによって露出される前記第２電気抵抗膜の前記部分を除去して、前
    記ポジ型感光性光誘電材料の一部分を露光する段階；および 前記ポジ型感光性光誘電材料を現像して、前記ポジ型感光性光誘電材料の前記
    部分を除去する段階； によって構成されることを特徴とする請求項８記載の方法。
  10. 【請求項１０】 ２層薄膜金属抵抗器を有するプリント配線板を製造する方
    法であって： 第１電気抵抗膜と第１導電層とを基板の上に形成して、前記第１導電層が、前
    記第１電気抵抗膜の上に載置される段階； 前記第１導電層をエッチングして、前記第１電気抵抗膜の上で、第１金属終端
    と第２金属終端を確定する段階； 前記第１電気抵抗膜、および前記第１と第２金属終端の上に、ポジ型感光性光
    誘電材料を堆積する段階； 第２電気抵抗膜および第２導電層を、前記ポジ型感光性光誘電材料の上に形成
    して、前記第２導電層が、前記第２電気抵抗膜の上に載置される段階； 前記第２導電層をエッチングして、前記第２電気抵抗膜の第１部分を露出させ
    て、前記第２電気抵抗膜の第２部分をマスクするマスクを確定する段階； 前記マスクを用いて、前記第２電気抵抗膜をエッチングして、前記第２電気抵
    抗膜の前記第１部分を除去して、前記ポジ型感光性光誘電材料の第１部分を露出
    させ、前記第２電気抵抗膜の前記第２部分が、前記マスクと、前記ポジ型感光性
    光誘電材料の第２部分との間に残る段階； 前記マスクを用いて、前記ポジ型感光性光誘電材料を露光させ、現像して、前
    記ポジ型感光性光誘電材料の前記第１部分を除去して、前記第１と第２金属終端
    、および前記第１電気抵抗膜の第１部分を露出し、前記ポジ型感光性光誘電材料
    の前記第２部分が、前記マスクと、前記第１電気抵抗膜の第２部分との間に残っ
    て、誘電層を確定する段階； 前記マスクを用いて、前記第１電気抵抗膜をエッチングして、前記第１電気抵
    抗膜の前記第１部分を除去し、前記第１電気抵抗膜の前記第２部分が、前記マス
    クと、前記基板との間に残る段階； 前記マスクをエッチングして、前記第２導電層の上で、第３と第４金属終端と
    を確定する段階；および めっきバイアを形成して、前記第２金属終端と第３金属終端とを電気的に相互
    接続して、これによって、前記第１金属終端から始まり、前記第１電気抵抗膜か
    ら前記第２金属終端へとたどり、前記相互接続手段を通って、前記第３金属終端
    へと続き、ついで前記第２電気抵抗膜から前記第４金属終端へとたどる抵抗器経
    路を確定する段階； によって構成されることを特徴とする方法。
  11. 【請求項１１】 前記第１および第２電気抵抗膜は、ＮｉＰ膜であることを
    特徴とする請求項１０記載の方法。
JP2000606018A 1999-03-16 2000-01-20 多層集積薄膜金属抵抗器を有するプリント配線板とその製造方法 Pending JP2002539634A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/268,956 1999-03-16
US09/268,956 US6194990B1 (en) 1999-03-16 1999-03-16 Printed circuit board with a multilayer integral thin-film metal resistor and method therefor
PCT/US2000/001420 WO2000055868A1 (en) 1999-03-16 2000-01-20 Printed circuit board with a multilayer integral thin-film metal resistor and method therefor

Publications (1)

Publication Number Publication Date
JP2002539634A true JP2002539634A (ja) 2002-11-19

Family

ID=23025238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000606018A Pending JP2002539634A (ja) 1999-03-16 2000-01-20 多層集積薄膜金属抵抗器を有するプリント配線板とその製造方法

Country Status (7)

Country Link
US (2) US6194990B1 (ja)
EP (1) EP1082732B1 (ja)
JP (1) JP2002539634A (ja)
AT (1) ATE434922T1 (ja)
DE (1) DE60042438D1 (ja)
TW (1) TW496114B (ja)
WO (1) WO2000055868A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719818B2 (en) 2005-04-28 2010-05-18 Mitsui Mining & Smelting Co., Ltd. Material for forming capacitor layer and method for manufacturing the material for forming capacitor layer

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6542379B1 (en) * 1999-07-15 2003-04-01 International Business Machines Corporation Circuitry with integrated passive components and method for producing
US6212078B1 (en) * 1999-10-27 2001-04-03 Microcoating Technologies Nanolaminated thin film circuitry materials
CN1315822A (zh) * 2000-03-30 2001-10-03 日本胜利株式会社 印刷电路板的薄膜电阻体元件及其形成方法
DE10116531B4 (de) * 2000-04-04 2008-06-19 Koa Corp., Ina Widerstand mit niedrigem Widerstandswert
US6541137B1 (en) * 2000-07-31 2003-04-01 Motorola, Inc. Multi-layer conductor-dielectric oxide structure
US7372127B2 (en) * 2001-02-15 2008-05-13 Integral Technologies, Inc. Low cost and versatile resistors manufactured from conductive loaded resin-based materials
US7038572B2 (en) * 2001-03-19 2006-05-02 Vishay Dale Electronics, Inc. Power chip resistor
KR100382565B1 (ko) * 2001-04-20 2003-05-09 삼성전기주식회사 매립된 저항을 갖는 인쇄회로기판의 제조방법
TW518616B (en) * 2001-06-01 2003-01-21 Phoenix Prec Technology Corp Method of manufacturing multi-layer circuit board with embedded passive device
DE10128433C1 (de) * 2001-06-12 2002-10-02 Carl-Albrecht Schiller Induktionsarmer, niederohmiger elektrischer Widerstand
US6876104B1 (en) * 2001-11-27 2005-04-05 Yazaki North America, Inc. High-speed switching circuit and automotive accessory controller using same
US6751113B2 (en) 2002-03-07 2004-06-15 Netlist, Inc. Arrangement of integrated circuits in a memory module
US20040075528A1 (en) * 2002-10-22 2004-04-22 Oak-Mitsui, Inc. Printed circuit heaters with ultrathin low resistivity materials
US6924726B2 (en) * 2002-11-19 2005-08-02 Abb Ab Liquid-cooled high-power resistor
US6892443B2 (en) * 2002-11-25 2005-05-17 Vishay Intertechnology Method of manufacturing a resistor
US7391342B1 (en) * 2003-02-05 2008-06-24 Zilog, Inc. Low-cost keypad encoding circuit
US20040192039A1 (en) * 2003-03-27 2004-09-30 E Touch Corporation Method of fabricating a multi-layer circuit structure having embedded polymer resistors
US20040187297A1 (en) * 2003-03-27 2004-09-30 E Touch Corporation Method of fabricating a polymer resistor in an interconnection via
US20040196136A1 (en) * 2003-04-07 2004-10-07 Tai-Her Yang Low-inductance resistance device with bi-directional archimedian spiral layout
US7154196B2 (en) * 2003-07-09 2006-12-26 Motorola, Inc. Printed circuit board for a three-phase power device having embedded directional impedance control channels
US20050086037A1 (en) * 2003-09-29 2005-04-21 Pauley Robert S. Memory device load simulator
US20050018495A1 (en) * 2004-01-29 2005-01-27 Netlist, Inc. Arrangement of integrated circuits in a memory module
US7022464B2 (en) * 2004-08-25 2006-04-04 Peter Kukanskis Integral plated resistor and method for the manufacture of printed circuit boards comprising the same
US7451540B2 (en) * 2006-10-24 2008-11-18 Motorola, Inc. Method for fabricating a printed circuit board
US20090193647A1 (en) * 2008-02-01 2009-08-06 Bui Tanh M Method for fabricating a feedback potentiometer
CN101937748B (zh) * 2010-07-23 2013-03-20 日月光半导体制造股份有限公司 电阻器模块及其制造方法
WO2013118455A1 (ja) * 2012-02-08 2013-08-15 パナソニック株式会社 抵抗形成基板とその製造方法
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
CN107743341A (zh) * 2017-09-28 2018-02-27 衢州顺络电路板有限公司 提高内埋电阻信赖性的印制线路板及其制造方法
US10665370B2 (en) * 2018-08-08 2020-05-26 Qualcomm Incorporated Co-wound resistor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5331722A (en) * 1976-09-04 1978-03-25 Ando Atsuo Method of surface reforming marble boards
JPS5678148A (en) * 1979-11-30 1981-06-26 Hitachi Ltd Resistance temperature compensation circuit
JPS5631722B2 (ja) * 1976-12-21 1981-07-23
JPH01309301A (ja) * 1988-02-26 1989-12-13 Gould Inc 抵抗金属層及びその製法
JPH0794308A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 多層抵抗モジュール
JPH0832029A (ja) * 1994-07-18 1996-02-02 Fujitsu Ltd 混成集積回路の製造方法
JPH08307054A (ja) * 1995-03-03 1996-11-22 Dainippon Printing Co Ltd 多層プリント配線板およびその製造方法
JPH09503627A (ja) * 1994-08-05 1997-04-08 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 電気的抵抗構造体

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2945180A (en) * 1957-04-17 1960-07-12 Louis W Parker Shunts for printed circuit meters
US3808576A (en) * 1971-01-15 1974-04-30 Mica Corp Circuit board with resistance layer
GB1404694A (en) * 1972-08-09 1975-09-03 Hitachi Ltd High resistance resistor device for dc high voltage circuits
US4174513A (en) * 1978-04-05 1979-11-13 American Components Inc. Foil type resistor with firmly fixed lead wires
US4888574A (en) 1985-05-29 1989-12-19 501 Ohmega Electronics, Inc. Circuit board material and method of making
US4737747A (en) * 1986-07-01 1988-04-12 Motorola, Inc. Printed circuit resistive element
JPS63258001A (ja) * 1987-04-15 1988-10-25 株式会社村田製作所 抵抗素子
US4892776A (en) 1987-09-02 1990-01-09 Ohmega Electronics, Inc. Circuit board material and electroplating bath for the production thereof
DE4025715C1 (ja) * 1990-08-14 1992-04-02 Robert Bosch Gmbh, 7000 Stuttgart, De
US5483217A (en) * 1992-07-15 1996-01-09 Nippondenso Co., Ltd. Electronic circuit device
DE4240812A1 (de) * 1992-12-04 1994-06-09 Bosch Gmbh Robert Heizeranordnung für einen Meßfühler zur Bestimmung von Bestandteilen in Gasen
US5907273A (en) * 1993-11-24 1999-05-25 Rochester Gauges, Inc. Linear positioning indicator
US5422313A (en) * 1994-05-03 1995-06-06 Texas Instruments Incorporated Integrated circuit device and manufacturing method using photoresist lead covering
KR100272739B1 (ko) * 1994-05-13 2000-11-15 기타지마 요시토시 다층 프린트 배선판과 그 제조방법 및, 전사용 원판과 그 제조방법
DE69528897T2 (de) * 1994-06-09 2003-10-09 Tyco Electronics Corp Elektrische bauelemente
US6248612B1 (en) * 1997-06-20 2001-06-19 Substrate Technologies, Inc. Method for making a substrate for an integrated circuit package
US6141870A (en) * 1997-08-04 2000-11-07 Peter K. Trzyna Method for making electrical device
US5994997A (en) * 1997-11-24 1999-11-30 Motorola, Inc. Thick-film resistor having concentric terminals and method therefor
US6232042B1 (en) * 1998-07-07 2001-05-15 Motorola, Inc. Method for manufacturing an integral thin-film metal resistor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5331722A (en) * 1976-09-04 1978-03-25 Ando Atsuo Method of surface reforming marble boards
JPS5631722B2 (ja) * 1976-12-21 1981-07-23
JPS5678148A (en) * 1979-11-30 1981-06-26 Hitachi Ltd Resistance temperature compensation circuit
JPH01309301A (ja) * 1988-02-26 1989-12-13 Gould Inc 抵抗金属層及びその製法
JPH0794308A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 多層抵抗モジュール
JPH0832029A (ja) * 1994-07-18 1996-02-02 Fujitsu Ltd 混成集積回路の製造方法
JPH09503627A (ja) * 1994-08-05 1997-04-08 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 電気的抵抗構造体
JPH08307054A (ja) * 1995-03-03 1996-11-22 Dainippon Printing Co Ltd 多層プリント配線板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719818B2 (en) 2005-04-28 2010-05-18 Mitsui Mining & Smelting Co., Ltd. Material for forming capacitor layer and method for manufacturing the material for forming capacitor layer

Also Published As

Publication number Publication date
DE60042438D1 (de) 2009-08-06
EP1082732B1 (en) 2009-06-24
TW496114B (en) 2002-07-21
US6194990B1 (en) 2001-02-27
US6440318B1 (en) 2002-08-27
ATE434922T1 (de) 2009-07-15
WO2000055868A1 (en) 2000-09-21
EP1082732A4 (en) 2006-11-22
EP1082732A1 (en) 2001-03-14

Similar Documents

Publication Publication Date Title
JP2002539634A (ja) 多層集積薄膜金属抵抗器を有するプリント配線板とその製造方法
JP3666955B2 (ja) 可撓性回路基板の製造法
KR100811498B1 (ko) 박형 집적 레지스터/캐패시터/인덕터 패캐이지 및 제조방법
US6232042B1 (en) Method for manufacturing an integral thin-film metal resistor
JP3843027B2 (ja) プリント配線板の製造方法
WO2000068960A1 (en) Polymer thick-film resistor printed on planar circuit board surface
US6606793B1 (en) Printed circuit board comprising embedded capacitor and method of same
KR100777994B1 (ko) 엄격한 공차로 매입된 소자를 구비하는 인쇄 회로 기판형성 방법
JPH07263837A (ja) 両面配線基板の製造法
US5507403A (en) Process for producing an electronic part and the electronic part produced by the process
JPH0563340A (ja) 機能素子を有する配線板の製造法
US7100270B2 (en) Method of fabricating a thin film integrated circuit with thick film resistors
JP2943767B2 (ja) 多層配線基板の製造方法
JP2571960B2 (ja) 両面可撓性回路基板及びその製造法
JPH05259609A (ja) プリント配線板の製造方法
JPH03225894A (ja) プリント配線板の製造方法
JP4010684B2 (ja) 回路基板の製造法
JPH08288102A (ja) 電子部品とその製造方法
JPH04120792A (ja) プリント配線板の抵抗層部製造方法
JPH11289151A (ja) 回路基板に於ける表面保護層の形成法 及びその為の露光マスク
JPH04307701A (ja) プリント配線板とその中間体及びその製造方法
JPH0487392A (ja) 配線基板の製造方法
JPH066030A (ja) 両面フレキシブル基板の製造方法
JP2002033578A (ja) 電子回路基板のスルーホール形成方法
JPH02146790A (ja) 抵抗器内蔵型プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101108