KR100382565B1

KR100382565B1 - 매립된 저항을 갖는 인쇄회로기판의 제조방법

Info

Publication number: KR100382565B1
Application number: KR10-2001-0021478A
Authority: KR
Inventors: 양덕진; 이병호; 이양제
Original assignee: 삼성전기주식회사
Priority date: 2001-04-20
Filing date: 2001-04-20
Publication date: 2003-05-09
Also published as: KR20020081928A

Abstract

본 발명은 매립된 저항을 갖는 인쇄회로기판의 제조방법에 관한 것으로, a) 기질층 상에 저항층을 형성하는 단계; b) 상기 저항층 상에 제1 포토레지스트 코팅층을 형성한 후에 미리 설계된 회로구성에 따라 패턴화하는 단계; c) 상기 패턴화된 제1 포토레지스트 층을 마스크로 사용하여 상기 저항층을 에칭한 후에 상기 남아있는 제1 포토레지스트 코팅층을 스트리핑함으로써 저항층 패턴을 형성하는 단계; d) 상기 저항층 패턴 및 상기 저항층 패턴이 형성되지 않은 기질층 상에 도전층을 형성하는 단계; e) 상기 도전층 상에 평면의 제2 포토레지스트 코팅층을 형성한 후에 미리 설계된 회로구성에 따라 패턴화하는 단계; 및 f) 상기 패턴화된 제2 포토레지스트 층을 마스크로 사용하여 상기 도전층을 에칭한 후에 상기 남아있는 제2 포토레지스트 코팅층을 스트리핑함으로써 도전층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하며, 종래의 기술에 비하여 비교적 간편하고 경제성이 우수하다.

Description

매립된 저항을 갖는 인쇄회로기판의 제조방법{Method for Manufacturing Printed Circuit Board with Buried Resistors}

본 발명은 매립된 저항(buried resistor)을 갖는 인쇄회로기판(PCB)을 제조하는 방법에 관한 것이다. 보다 구체적으로, 본 발명은 종래에 알려진 고가의 회로기판 물질을 사용하지 않고도 비교적 간단한 공정을 통하여 저비용으로 매립된 저항을 갖는 인쇄회로기판을 제조하는 방법에 관한 것이다.

일반적으로 인쇄회로기판은 전자회로의 부품을 장착하는 기판으로서 판상에서 대부분의 배선이 인쇄방법에 의하여 형성되어 있어, 특정한 회로설계에 따라 부품이 실장되고 결선되어 있다. 전자회로의 경우, 다수의 부품들이 칩 형태로 기판에 결합되어 있으나 각각의 부품간의 신호결합을 위하여는 다수의 외장형 레지스터가 사용되어야 한다. 예를 들면, IC(integrated circuit) 간의 신호전달, 외부 신호 입출력 등을 위하여 외장형 레지스터가 인쇄회로기판에 장착 사용되고 있다. 그러나, 상기와 같은 외장형 레지스터의 사용으로는 전자신호처리의 고속화에 따른 고밀도 실장을 요구하는 기술적 추세에 부응하는데 한계가 있다. 특히, 각종 서버(server), 워크스테이션(workstation), 소넷 멀티플렉서(SONET Multiplexer), 베이 스테이션 스위칭 설비(bay station switching equipment), 글로벌 통신(예를 들면, 이리듐, 글로벌스타 등) 등의 기기에 적용하기는 곤란하였으며, 또한 레지스터의 외장화에 따라 원가부담이 증가하여 경제성이 악화되고, 그리고 신뢰성 향상에도 문제가 있었다.

상기 문제점을 해결하기 위하여, 매립된 저항을 갖는 인쇄회로기판이 제시되었다. 이러한 매립된 저항을 갖는 인쇄회로기판은 박막의 저항층이 도전성 금속 포일(foil)과 기질층 사이에 적층되어 있는 형태로 형성되며, 2개의 포일 영역이 저항층에 의하여 연결된다. 상기 기술은 표면에 실장되어야 할 별개의(discrete) 저항을 복수층의 인쇄회로기판 내에 적층된, 박막의 평면 레지스터로 대치함으로써 상기 별개의 레지스터가 차지하고 있던 공간을 다른 부품용으로 이용하여 고집적의 실장면적을 확보할 수 있다. 또한, 인쇄회로기판의 크기를 더욱 감소시켜 전자기기의 소형화 추세에도 부응할 수 있으며, 레지스터가 기판 속에 삽입되어 있으므로 솔져 조인트의 제거, 열 또는 기계적 충격 및 진동에 영향을 받지 않는 점등을 고려하면 신뢰성을 요하는 기기에 적합하다. 특히, 시그널 경로를 현저히 줄일 수 있기 때문에 리드 인덕턴스(lead inductance)의 감소 및 임피던스 매칭(impedancematching)의 향상을 도모할 수 있다.

그러나, 매립된 저항을 갖는 인쇄회로기판이 개발된지 20년 이상이 경과하였음에도 불구하고, 제조과정이 복잡했기 때문에 대량으로 적용되지는 못한 실정이다. 이에 대하여, Ohmega-Ply(Ohmega Technologies, Inc.의 상품명)라는 박막의 저항물질을 사용하여 매립된 저항을 갖는 인쇄회로기판의 제조방법이 개발되었다. 상기 저항물질은 통상적으로 박막으로도 판매되고 있으나, 기질층에 상기 저항물질층을 형성한 다음 도전층을 형성시킨 라미네이트(laminate) 구조로 판매되고 있다. 예를 들면, 미국특허번호 제4,892,776호에 개시된 바와 같이, 기질층(support layer); 니켈-포스포로스(Nickel-Phosporous) 조성을 갖고, 상기 기질층과 결합된 적어도 하나의 전기저항층(resistant layer); 및 상기 저항층에 결합된 전도층(conductive layer), 예를 들면 구리층으로 이루어지며, 각각의 층은 전기도금법(electroplating)으로 형성된다. Ohmega-Ply를 사용하여 제작된 인쇄회로기판은 수퍼 컴퓨터, 병렬 프로세서(parallel-processor), 파일 서버, 의료기기, VLSI 테스터(Very Large-Scale Integrated Circuit tester) 등의 다양한 분야에서 높은 신뢰성을 갖는 것으로 알려져 있다. 또한, 미국특허번호 제5,689,227호는 보다 높은 전기저항값, 온도저항 및 수명 등의 물성을 향상시키고, 에칭제의 선택성을 향상시킬 수 있도록 기질체; 상기 기질체에 결합된 전기저항층; 두께가 0.1㎛ 이하이며 구리 에칭제에 의한 저항층의 손상을 방지하는 배리어층(barrier layer); 및 전도층으로 이루어진 라미네이트 구조를 개시하고 있다 .

이러한 Ohmega-Ply을 사용하여 매립된 저항을 갖는 인쇄회로기판을 제조하는 공정의 경우, 국내특허공개번호 제2000-36300호에 예시되어 있는 바, 그 구체적인 공정을 도 1에 나타내었다.

즉, 제1 공정에서 기판(1)에 저항금속(Ohmega-Ply)(2)을 250℃이상의 온도 및 고압하에서 열압착하고, 그 위에 도전금속(구리)(3) 및 제1 포토레지스터(4)를 차례로 형성한다. 제2 공정에서는 사진석판술(photolithographic process)을 이용하여 일정한 회로패턴에 따라 상기 제1 포토레지스트를 패턴화시킨다. 제3 공정에서는 상기 패터닝된 제1 포토레지스트를 식각 마스크로 이용하고, 에칭제를 사용하여 도전금속(3) 중 원하지 않는 부분을 식각하고, 제4 공정에서는 상기 제1 포토레지스트(4) 및 도전금속(3)의 남아있는 패턴을 식각마스크로 이용하고, 예를 들면 구리 설페이트 용액을 사용하여 상기 저항금속(2)의 원하지 않는 부위를 식각한다. 그 다음, 제5 공정에서 상기 제1 포토레지스트를 제거하고 제2 포토레지스트(5)를 패턴화하여 형성하고자 하는 각 저항의 저항값에 의거하여 남겨야할 저항금속(2)의 저항영역의 상부에 위치하는 도전금속(3)을 노출시킨다. 마지막으로, 노출된 도전금속(3)을 선택적인 알칼리 에칭제를 사용하여 식각함으로써 상기 저항금속(2)을 노출시키고, 상기 제2 포토레지스트(5)를 제거한다. 이에 따라, 상기 도전금속(3)의 패턴과 패턴 사이에 상기 저항금속(2)이 노출되어 매립된 저항을 형성하게 된다. 상기 기술에서는 원하는 저항값에 따라, 매립된 저항은 막대형태(bar type), 민더형태(meander type), 및 짧은 바 형태(short bar type)로 구성할 수 있음을 기술하고 있다.

그러나, 전술한 Ohmega-Ply를 저항금속으로 사용하는 공정은 그 과정이 복잡한 다수의 단계를 요구한다. 특히, 제2 포토레지스트를 형성시키는 과정은 미세하게 형성된 굴곡을 따라 이루어져야 하므로 진공 라미네이팅에 의한다. 비용이 소요되는 상기 진공 라미네이팅 공정에 의하여 원가부담이 발생하고, 외국으로 막대한 실시료를 지급해야 하므로 전체적인 제조원가를 상승시키는 요인이 되고 있다. 따라서, 보다 간편하면서도 저비용으로 매립된 저항을 갖는 인쇄회로기판을 제조하는 방법에 대한 개발이 요청되고 있다.

이에 대하여, 본 발명자들은 전술한 종래기술의 문제점을 해결하고, 일반적으로 알려져 있는 공법을 이용하여 보다 간편하고 경제적인 방법으로 매립된 저항을 갖는 인쇄회로기판을 제조하는 방법을 개발하게 된 것이다.

따라서, 본 발명의 목적은 간편한 방법에 의하여 매립된 저항을 갖는 인쇄회로기판을 제조하는 방법을 제공하는 것이다.

본 발명의 다른 목적은 Ohmega-Ply를 저항층으로 사용하지 않고 일반적으로 알려진 공법에 따라 매립된 저항을 갖는 인쇄회로기판을 제조하는 방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명의 매립된 저항을 갖는 인쇄회로기판을 제조하는 방법은 a) 기질층 상에 저항층을 형성하는 단계; b) 상기 저항층 상에 제1 포토레지스트 코팅층을 형성한 후에 미리 설계된 회로구성에 따라 패턴화하는 단계; c) 상기 패턴화된 제1 포토레지스트 층을 마스크로 사용하여 상기 저항층을에칭한 후에 상기 남아있는 제1 포토레지스트 코팅층을 스트리핑함으로써 저항층 패턴을 형성하는 단계; d) 상기 저항층 패턴 및 상기 저항층 패턴이 형성되지 않은 기질층 상에 도전층을 형성하는 단계; e) 상기 도전층 상에 평면의 제2 포토레지스트 코팅층을 형성한 후에 미리 설계된 회로구성에 따라 패턴화하는 단계; 및 f) 상기 패턴화된 제2 포토레지스트 층을 마스크로 사용하여 상기 도전층을 에칭한 후에 상기 남아있는 제2 포토레지스트 코팅층을 스트리핑함으로써 도전층 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.

도 1은 종래에 알려진 Ohmega-Ply저항층을 이용하여 매립된 저항을 갖는 인쇄회로기판을 제조하는 일련의 공정을 도시하는 도면이다.

도 2a 및 도 2b는 본 발명에 따라 매립된 저항을 갖는 인쇄회로기판을 제조하는 일련의 공정을 도시하는 도면이다.

본 발명은 첨부된 도면을 참고로 하여 하기의 설명에 따라 모두 달성될 수 있다.

본 발명에 따라 제조되는 인쇄회로기판은 콘텍트와 콘텍트 사이가 직접 저항층으로 연결되며, 저항층이 일정한 패턴으로 형성되어 원하는 용량의 저항값을 갖는다.

도 2는 본 발명에 따라 매립된 저항을 갖는 인쇄회로기판을 제조하는 일련의 공정을 도시하는 도면이다.

본 발명에서 사용된 기질층(11)은 절연특성을 갖는 것으로 클래딩되지 않은 상태로 제공되며, 그 재질은 이미 당업계에서 알려진 바와 같이 유리섬유 상에 에폭시수지가 코팅된 에폭시-글라스, 폴리이미드, 시아네이트 에스테르, 비스말레이미드-트리아진(BT), 폴리테트라플루오로에틸렌계 절연체 등이 사용될 수 있다.

상기 기질층상에 형성되는 저항층(12)으로 사용되는 물질로는 니켈 합금이사용될 수 있는데, 니켈의 함량이 적을수록 보다 높은 저항값을 갖기 때문에 니켈의 함량조절을 통하여 저항값을 조절할 수 있다. 이러한 저항층 물질로는 포스포로스 성분을 약 2∼15 중량% 함유하고 있는, 니켈 하이포포스파이트(Ni(H₂PO₂)₂)와 같은 니켈-포스포로스 성분이 대표적이다. 이외에도, 니켈보오란, 니켈포르말린 등이 사용될 수 있다. 상기 저항층은 절연성 기질층 상에 종래에 알려진 무전해도금법(electroless plating)을 이용하여 형성될 수 있으며, 저항층의 폭(width)과 길이(length)는 원하는 저항값을 고려하여 하기 식에 따라 결정된다.

R=R_s×L/W

상기에서, R은 저항값(Ω)이고, R_s는 쉬트 저항값(Ω/sq.)이고, L은 저항의 길이이며, 그리고 W는 저항의 폭을 의미한다. R_s는 두께 및 조성비율에 따라 달라진다. 상기 저항층은 최종적으로 제조되는 인쇄회로기판의 두께를 실질적으로 증가시키지 않을 필요가 있는 경우를 고려하여 약 0.05∼3㎛의 두께를 갖는 것이 바람직하다.

상기 기질층(11) 상에 평면의 저항층(12)이 형성된 후에는 제1 포토레지스트 코팅층(13)이 형성되는데, 이러한 포토레지스트 물질은 자외선, 가시광선 등과 같은 전자기파에 노출시킬 경우, 노출된 부분은 비용해성을 갖게되고 비노출된 부분은 용해되어 제거됨으로써 일정한 패턴을 형성하게 되는 것으로서, 미리 설계된 회로패턴에 따라 이루어진다(negative resist). 반대로, 노출된 부분이 용해성을 갖게되고, 비노출된 부분이 비용해됨으로써 패턴을 형성시키는 방법도 사용될 수 있다(positive resist). 따라서, 상기와 같이 일정한 패턴으로 형성된 제1 포토레지스트 층(13)을 마스크로 사용하여 상기 저항층(12)을 에칭한다. 그 결과, 제1 포토레지스트 층에 의하여 일정하게 패턴화된 저항층(12)만이 남게 되며, 그 후에 상기 제1 포토레지스트 층은 스트리핑된다. 이때, 과도한 스트리핑은 방지하는 것이 바람직한데 이는 과도한 스트리핑이 저항의 에지(edge)를 지지하는 절연성인 기질층을 침식하여 저항값에 영향을 미칠 수 있기 때문이다. 또한, 상기 스트리핑 과정 후에는 선택적으로 세정(cleaning) 및 건조(drying) 과정을 수행할 수도 있다.

상기 제1 에칭과정에서 사용되는 에칭제로는 종래에 알려진 황산동-5수화물과 진한 황산으로 이루어진 용액, 질산, 염산 등이 있다. 그 다음, 상기 일정한 패턴의 저항층 및 상기 저항층이 형성되지 않은 기질층 상에, 예를 들면 무전해 도금법 및/또는 전해도금법과 같은 당업계에서 통상적으로 알려져 있는 방법에 의하여 도전층(14)을 형성한다. 이러한 도전층 형성과정의 초기에는 기질층 및 저항층이 비도전성이므로 무전해도금법에 따르는 것이 바람직하나, 비교적 고비용이 소요되므로 일정한 두께의 도전층이 형성된 후에는 전해도금법에 의하는 것이 바람직하다. 또한, 도전층 형성물질은 당업계에서 널리 알려져 있는 구리 또는 구리 합금이 사용된다. 이때, 도전층의 두께는 인쇄회로기판의 설계에 따라 원하는 두께를 갖도록 형성되는데, 이미 상용화된 제품의 경우 5㎛, 9㎛, 12㎛, 18㎛, 35㎛, 70㎛, 105㎛, 140㎛, 175㎛ 등으로 규격화되어 있는 점을 고려하면, 대략 5∼175㎛으로 형성시키는 것이 바람직하다. 상기 규격값은 당업계에서 널리 사용하고 있는oz./ft²의 단위로 표시될 수도 있는데, 예를 들면, ½oz./ft²의 경우에는 18㎛를 의미한다.

평면의 도전층 형성과정이 종료된 후에는 도전층을 일정한 패턴으로 형성시키기 위한 공정으로서 제2 포토레지스트 코팅층(15)이 상기 도전층(14) 상에 형성된다. 본 발명의 장점 중 하나는 상기 제2 포토레지스트 코팅층을 보다 간편한 방법에 따라 형성할 수 있다는 점이다. 즉, 종래에 알려진 Ohmega-Ply를 저항층을 사용한 경우에는 이미 도전층 및 저항층이 일정한 패턴으로 형성되어 있기 때문에 미세한 부위까지 포토레지스트를 형성하기 위하여 진공 라미네이션 기술이 이용된다. 그러나, 본 발명의 경우에는 그 특성상 클래딩되지 않은(un-claded) 기질층으로부터 저항층이 형성된 후에 에칭과정을 거친 후에 추가적으로 형성된 평면의 도전층 상에 제2 포토레지스트 코팅층이 형성되기 때문에 전술한 종래 기술이 갖는 고비용의 문제점을 해결할 수 있는 것이다.

그 다음, 패터닝 수단에 의하여 상기 제2 포토레지스트 층을 패턴화하는데, 이러한 패턴화 과정은 다음 단계에서 도전층의 특정 부위만을 에칭시키기 위한 것이다. 따라서, 상기 포토레지스트 층의 현상과정 후에는 에칭될 도전층의 부위가 노출되게 된다. 상기 에칭액은 도전층만을 에칭하고 저항층은 그대로 유지되도록 선택하는 것이 바람직한데, 이러한 에칭액의 종류로는 종래에 알려진 바와 같이 예를 들면, 알칼리성의 암모니아 계통의 에칭액, CuCl₂, FeCl₃등을 사용하는데, 상기 단계는 본 발명에 있어서 매우 중요한 과정으로서 정밀한 제어가 요구된다. 상기 에칭액의 종류에 따라 상기 공정의 조건은 달라지는데, 예를 들면, 에칭액의 온도는 대략 20∼70℃, pH는 5∼8(산성)/7∼11(알칼리성), 비중이 1∼2 및 분사 압력이 20∼40 psi가 되도록 조절할 수 있다. 다만, 상기 과정에서 저항층(12)이 되도록 에칭액에 노출되지 않도록 하는 것이 바람직하다. 상기 에칭과정은 이미 당업계에서 널리 알려져 있다. 에칭과정이 종료하면, 상기 제2 포토레지스트를 스트링핑하게 되는데, 바람직하게는 저항층(12) 상에 남아 있을 수 있는 에칭액에 의한 영향을 제거하기 위하여 에칭과정이 종료된 후에 짧은 시간 내에 상기 제2 포토레지스트 층(15)을 스트리핑한다. 이때, 스트리핑 용액, 예를 들면 에틸렌글리콜 부틸 에테르를 포함한 용액에 의하여 저항층(12)이 공격받을 수 있는 바, 이러한 스트리핑 용액의 저항층에 대한 영향을 측정함으로써, 만약 스트리핑 후의 저항값이 예상값보다 더 높은 경우에는 노출된 저항층이 스트리핑 용액에 의하여 추가적으로 처리될 수 있다.

본 발명의 매립된 저항을 갖는 인쇄회로기판을 제조하는 방법은 종래에 알려진 Ohmega-Ply를 저항층 형성용 물질로 사용하지 않음으로써 수입대체효과가 우수하고, 특히 높은 비용을 요하는 진공 라미네이션 공정을 요하지 않는 등 일반적으로 알려진 공법에 따라 비교적 간편한 방법에 따라 수행할 수 있어 공정의 경제성을 제고할 수 있는 장점을 갖는다.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

Claims

a) 기질층 상에 저항층을 형성하는 단계;

b) 상기 저항층 상에 제1 포토레지스트 코팅층을 형성한 후에 미리 설계된 회로구성에 따라 패턴화하는 단계;

c) 상기 패턴화된 제1 포토레지스트 층을 마스크로 사용하여 상기 저항층을 에칭한 후에 상기 남아있는 제1 포토레지스트 코팅층을 스트리핑함으로써 저항층 패턴을 형성하는 단계;

d) 상기 저항층 패턴 및 상기 저항층 패턴이 형성되지 않은 기질층 상에 도전층을 형성하는 단계;

e) 상기 도전층 상에 평면의 제2 포토레지스트 코팅층을 형성한 후에 미리 설계된 회로구성에 따라 패턴화하는 단계; 및

f) 상기 패턴화된 제2 포토레지스트 층을 마스크로 사용하여 상기 도전층을 에칭한 후에 상기 남아있는 제2 포토레지스트 코팅층을 스트리핑함으로써 도전층 패턴을 형성하는 단계;

를 포함하는 것을 특징으로 하는 매립된 저항을 갖는 인쇄회로기판의 제조방법.
제1항에 있어서, 상기 a) 단계에서 저항층이 0.05∼3㎛의 두께로 형성되는 것을 특징으로 하는 매립된 저항을 갖는 인쇄회로기판의 제조방법.
제1항에 있어서, 상기 저항층이 니켈 포스포로스, 니켈보오란 및 니켈 포르말린으로 이루어진 군으로부터 선택되는 성분으로 형성되는 것을 특징으로 하는 매립된 저항을 갖는 인쇄회로기판의 제조방법.
제3항에 있어서, 상기 저항층이 니켈-포스포로스 성분으로 형성되는 경우, 포스포로스 성분이 2∼15 중량%로 함유되는 것을 특징으로 하는 매립된 저항을 갖는 인쇄회로기판의 제조방법.
제1항에 있어서, 상기 c) 단계에서 사용된 에칭액이 황산동-5수화물과 진한 황산으로 이루어진 용액, 질산 및 염산으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 매립된 저항을 갖는 인쇄회로기판의 제조방법.
제1항에 있어서, 상기 d) 단계에서 도전층이 5∼175㎛의 두께로 형성되는 것을 특징으로 하는 매립된 저항을 갖는 인쇄회로기판의 제조방법.
제1항에 있어서, 상기 f) 단계에서 사용되는 에칭액이 알칼리성의 암모니아 계통의 에칭액, CuCl₂및 FeCl₃로 이루어진 군으로부터 선택되는 것을 특징으로 하는 매립된 저항을 갖는 인쇄회로기판의 제조방법.