JP4115342B2 - 回路配線の形成法 - Google Patents
回路配線の形成法 Download PDFInfo
- Publication number
- JP4115342B2 JP4115342B2 JP2003166153A JP2003166153A JP4115342B2 JP 4115342 B2 JP4115342 B2 JP 4115342B2 JP 2003166153 A JP2003166153 A JP 2003166153A JP 2003166153 A JP2003166153 A JP 2003166153A JP 4115342 B2 JP4115342 B2 JP 4115342B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- forming
- wiring layer
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の属する技術分野】
本発明は、回路配線の形成法に関するものであり、さらに詳細にいえば、本発明は電気・電子機器の小型・軽量化への要求に対応した回路基板あるいは回路素子を製造可能な回路配線の形成法に関する。
【0002】
【従来の技術とその問題点】
電気・電子機器の更なる小型・軽量化の要求のために回路に必要な配線の密度は年々高くなっている。この要求に応えるために単位面積当たりの配線量を向上するため配線は年を追う毎に微細化している。
【0003】
配線の微細化のためにはサブトラクティブ法においては配線厚を薄くし、かつマスクとなるレジストも薄膜化する事で可能となる。また、セミアディティブ法により直流抵抗値を高めることなく微細な配線を形成することも可能である。
【0004】
しかしながら、サブトラクティブ法においてはエッチングレジスト、あるいはセミアディティブ法においてはメッキレジストをフォトリソグラフィの手法で形成するため、露光時の異物やレジスト中の気泡、あるいは配線形成時の異物などが不良の原因となる。特に微細化に際してはこの問題がより顕著になり、厳重な管理が必要となる。
【0005】
回路基板においては受動素子あるいは能動素子の実装が不可欠となる。素子の実装には半田や、金ワイヤ等が用いられるが、素子の小型化、I/O端子の高密度化により、ACFやNCP等も使用されている。
【0006】
しかしながら、上記手法で実装するためには半田や金などのバンプを素子と基板の間に形成する必要があり、あるいは金ワイヤなどではワイヤ引き回しのための空間を確保する必要があるため、回路基板は厚くなる。また、素子の製造、回路基板の製造、実装と工程数が多い。
【0007】
【課題を解決するための手段】
リソグラフィ工程や、配線形成工程における異物等の問題は微細化において顕著となるが、配線間隔や、配線幅を広く取ることで軽減可能となる。
【0008】
そこで本発明では、絶縁性基材上に第一の配線層を形成し、この配線層間に空隙を設けるように前記第一の配線層の外面に第一の配線保護層を形成し、その上から全面に導体層を前記第一の配線保護層の上端よりも厚くなるよう形成し、さらに前記導体層の上面から全面を研磨したのち、不要部分を除去する事で第二の配線層を形成する。
【0009】
この際、第一の配線保護層には配線周囲にのみ絶縁層が形成可能な電着性絶縁樹脂、空隙部の樹脂をフォトリソグラフィの手法にて除去する感光性絶縁樹脂を適用する。あるいは全面に絶縁樹脂を形成した後、乾式あるいは湿式エッチング法を適用することで配線間に空隙を形成することが可能となる。
【0010】
また、全面に形成した導体層の研磨の際、第一の配線保護層の上端まで研磨し、第二の配線層形成後に該配線層に保護層を形成することで第一の配線層より高密度な回路基板が形成可能となり、かつ、第一、第二ともに微細な配線形成工程を必要としないため歩留まり良く高密度配線が製造可能となる。
【0011】
さらに、全面に形成した導体層の研磨の際、第一の配線層の上端まで研磨し、第二の配線層の形成後に例えばSiO2膜を所定の箇所に形成し素子を作り込むことで、実装工程を必要とせず、薄型の実装回路基板を製造することが可能となる。
【0012】
【発明の実施の形態】
図1は本発明の一実施例による回路配線の形成工程図である。まず同図(1)のように絶縁性基材1上に第一の配線層2を形成する。このとき電着時に通電するためのリードも同時に形成する。ここで配線層2はサブトラクティブ法、アディティブ法、あるいは他の剥離可能な基材上に配線を形成し、該絶縁性基材1に転写するなどの手法が可能である。
【0013】
次いで同図(2)の如く電着手法によりポリイミド樹脂、エポキシ樹脂、あるいはフッ素樹脂のような絶縁性を有する樹脂膜を配線層2の外面に析出させることで第一の配線保護層3を形成する。
【0014】
この際、他の素子や基板などとの接続に用いる端子を形成するために予めドライフィルムなど非導電性の除去可能な膜でマスクし、電着後除去するか、あるいは電着後レーザやプラズマやリアクティブイオンエッチングなどのような乾式あるいは樹脂エッチング液による化学的な湿式エッチングにて開口部を形成する。
【0015】
次いで同図(3)のように、絶縁性基材1の配線層2が存在する面を無電解メッキなどの手法により全面を導電化した後、電解銅メッキなどの手法により配線保護層3の上端よりも高く導体層4を形成する。この際、導体層4には銅などのエッチングなどの手法で除去可能な金属を選択する。
【0016】
この後、同図(4)の如く、導体層4を第一の配線保護層3の上端まで研磨する。さらに同図(5)のように必要な導体部のみをドライフィルムなどの除去可能であってかつ導体層4の除去の際に侵されないマスク材5にて被覆し、導体層4の不要部を除去することにより第二の配線層6を形成する。
【0017】
最後に同図(6)の如く第二の配線保護層7を形成する。この際配線保護層7が被覆する範囲は端子部の開口を除き特に問わない。これらの工程により目的とする回路基板を得ることが出来る。
【0018】
【発明の効果】
本発明によれば、微細回路配線の形成の技術を使用することなく微細な配線を形成することが可能となる。このため、高密度の回路基板が歩留まり良く製造可能となる。
【0019】
さらに、第一の配線層まで研磨し、その上に例えば液晶表示素子等を形成することで、実装工程が必要なく、かつ素子との接続のための半田バンプやワイヤの引き回しのための空間などのない薄型で高密度の素子実装回路基板を製造することが可能となる。
【0020】
これら製法上の優位性により本発明は電気、電子製品の小型、軽量化、さらには歩留まり、工程の短縮による低価格化に貢献するものである。
【図面の簡単な説明】
【図1】本発明の一実施例による回路配線の形成法を説明するための工程図である。
【符号の説明】
1 絶縁性基材
2 第一の配線層
3 第一の配線保護層
4 導体層
5 マスク材
6 第二の配線層
7 第二の配線保護層
Claims (4)
- 絶縁性基材上に第一の配線層を形成し、前記第一の配線層各々の外面に第一の配線保護層を、前記第一の配線層がなす平面方向に対し保護層間に空隙を設けるように形成し、その上から前面に導体層を下端が前記第一の配線層の下端と同一面に、上端が前記第一の配線保護層の上端よりも厚くなるように形成し、さらに前記導体層の上面から少なくとも前記配線保護層の上端と同一面となるように全面を研磨したのち、必要な導体部分をマスク材にて被覆し、不要な導体部を除去する事で第二の配線層を形成することを特徴とする回路配線の形成法。
- 前記第一の配線層のピッチを前記第一の配線層と前記第二の配線層とが成すピッチの倍とすることにより効率よく微細配線を形成することを特徴とする請求項1の回路配線の形成法。
- 前記研磨を前記第一の配線保護層まで行い、不要導体部除去後、前記第二の配線層に対し保護層を形成することを特徴とする請求項1又は2の回路配線の形成法。
- 前記研磨を前記第一の配線層上端まで行い、この配線層上に素子を形成することを特徴とする回路素子を含む請求項1又は2の回路配線の形成法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003166153A JP4115342B2 (ja) | 2003-06-11 | 2003-06-11 | 回路配線の形成法 |
TW93123335A TWI245355B (en) | 2003-06-11 | 2004-08-04 | Formation method of conductor pattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003166153A JP4115342B2 (ja) | 2003-06-11 | 2003-06-11 | 回路配線の形成法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005005422A JP2005005422A (ja) | 2005-01-06 |
JP4115342B2 true JP4115342B2 (ja) | 2008-07-09 |
Family
ID=34092391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003166153A Expired - Fee Related JP4115342B2 (ja) | 2003-06-11 | 2003-06-11 | 回路配線の形成法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4115342B2 (ja) |
TW (1) | TWI245355B (ja) |
-
2003
- 2003-06-11 JP JP2003166153A patent/JP4115342B2/ja not_active Expired - Fee Related
-
2004
- 2004-08-04 TW TW93123335A patent/TWI245355B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200607029A (en) | 2006-02-16 |
TWI245355B (en) | 2005-12-11 |
JP2005005422A (ja) | 2005-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6831357B2 (en) | Circuit substrate device, method for producing the same, semiconductor device and method for producing the same | |
US20090288873A1 (en) | Wiring board and method of manufacturing the same | |
US11765826B2 (en) | Method of fabricating contact pads for electronic substrates | |
TW201025529A (en) | Substrate structure and manufacturing method thereof | |
KR20010020083A (ko) | 수동소자 내장형 멀티칩모듈 기판 및 그 제조방법 | |
KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
US6740222B2 (en) | Method of manufacturing a printed wiring board having a discontinuous plating layer | |
US20030089522A1 (en) | Low impedance / high density connectivity of surface mount components on a printed wiring board | |
JP4115342B2 (ja) | 回路配線の形成法 | |
US7427716B2 (en) | Microvia structure and fabrication | |
US20060096780A1 (en) | Thin film circuit integrating thick film resistors thereon | |
WO2019045892A1 (en) | FINE PITCH AND SPACING INTERCONNECTIONS WITH RESERVATION INTERCONNECTION PORTION | |
JP2004221404A (ja) | 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器 | |
US20070257375A1 (en) | Increased interconnect density electronic package and method of fabrication | |
US7383630B2 (en) | Method for making a circuit plate | |
US20130153275A1 (en) | Printed circuit board and method for manufacturing the same | |
JP2004319763A (ja) | インダクタ素子及び電子回路装置 | |
KR20150107141A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2004281608A (ja) | 回路基板の製造法 | |
JP2005129665A (ja) | 半導体装置およびその製造方法 | |
CN1744797B (zh) | 电路布线的形成法 | |
JP2002344120A (ja) | 可撓性回路基板及びその製造法 | |
US20090266587A1 (en) | Flexible printed circuit board and method of forming fine pitch therein | |
JP2004179485A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JPH10173315A (ja) | プリント配線板の製造方法およびプリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080415 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |