CN1744797B - 电路布线的形成法 - Google Patents
电路布线的形成法 Download PDFInfo
- Publication number
- CN1744797B CN1744797B CN 200410074865 CN200410074865A CN1744797B CN 1744797 B CN1744797 B CN 1744797B CN 200410074865 CN200410074865 CN 200410074865 CN 200410074865 A CN200410074865 A CN 200410074865A CN 1744797 B CN1744797 B CN 1744797B
- Authority
- CN
- China
- Prior art keywords
- wiring
- layer
- aforementioned
- forming method
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种电路布线的形成法，在绝缘性基体材料(1)上形成第一布线层(2)，在该第一布线层(2)间设置所需要的空隙地在前述第一布线层(2)的外表面上形成第一布线保护层(3)。在此，比第一布线保护层(3)的上端更厚地整个面地形成导体层(4)，接着，在从前述导体层(4)的上表面研磨整个面之后，通过使用掩膜件(5)除去导体层(4)的不必要的部分来形成第二布线层(6)。在该第二布线层(6)上也可形成第二布线保护层(7)。
Description
技术领域
本发明涉及一种电路布线的形成法，更详细地说，涉及一种可以制造适应电气·电子装置的小型·轻量化要求的电路基板或电路元件的电路布线的形成法。
背景技术
为适应电气·电子仪器进一步小型·轻量化的要求，电路上所必需的布线的密度年年增高。由于为适应该要求而提高单位面积上的布线量，所以布线在逐年向微细化发展。
为实现布线的微细化，在减成法中可通过使布线厚度变薄、并且还使形成掩膜的抗蚀剂薄膜化来实现。而且，通过半加成法也可不增大直流电阻值地形成微细的布线。
但是，由于用光学光刻的方法形成减成法中的蚀刻抗蚀剂层或半加成法中的抗蚀剂涂层，所以曝光时的异物及抗蚀剂中的气泡、或者布线形成时的异物等成为造成缺陷的因素。特别是在微细化时，该问题就更加显著，需要严格的管理。
在电路基板中，无源元件或有源元件的安装不可或缺。尽管在元件的安装中使用焊锡、金线(金ワイヤ)等，但通过元件的小型化、I/O端子的高密度化，也可使用ACF或NCP等。
但是，为用上述方法进行安装，需要在元件和基板之间形成焊锡或金等的凸起，或若用金线等，则需确保用于走线的空间，所以，电路基板变厚。而且，有元件的制造、电路基板的制造、安装，这样工序数较多。
发明内容
光刻工序及布线形成工序中的异物等问题在微细化时变得显著，但可通过加宽布线间隔及布线宽度等来减轻。
因此，在本发明中，在绝缘性基体材料上形成第一布线层，在该布线层间设置空隙地在前述第一布线层的外表面上形成第一布线保护层，从其上整个面地比前述第一布线保护层的上端更厚地形成导体层，进而在从前述导体层的上表面研磨整个面之后，除去不必要的部分来形成第二布线层。
此时，在第一布线保护层中，应用可只在布线周围形成绝缘层的电解淀积性绝缘树脂，和用光学光刻方法除去空隙部树脂的感光性绝缘树脂。或者，也可在整个面地形成绝缘树脂之后，通过应用干式或湿式蚀刻法在布线间形成空隙。
而且，在研磨整个面地形成的导体层时，在研磨到第一布线保护层的上端并形成第二布线层之后，在该布线层上形成保护层，由此，可形成比第一布线层密度更高的电路基板，而且，由于不需要同时形成第一、第二微细布线的工序，所以可合格率良好地制造高密度布线。
进而，在对整个面地形成的导体层研磨时，在研磨到第一布线层的上端并形成第二布线层之后，在规定的部位形成例如SiO2膜，并形成元件，由此，不需要安装工序，可制造薄型的安装电路基板。
根据本发明，可以不使用微细电路布线形成技术地形成微细的布线。所以，可合格率良好地制造高密度的电路基板。
进而，通过研磨到第一布线层，并在其上形成例如液晶显示元件等，可制造不需要安装工序，并且没有用于连接元件的焊锡凸起或用于走线的空间的薄型、高密度的元件安装电路基板。
本发明利用这些制造方法上的优势，有利于电气、电子产品的小型、轻量化，进而有助于利用合格品率、工序的缩短而实现低价化。
附图说明
图1为用于说明根据本发明一实施例的电路布线的形成法的工序图。
具体实施方式
图1为根据本发明的一实施例的电路布线的形成工序图。首先，如图1的(1)所示，在绝缘性基体材料1上形成第一布线层2。此时，也同时形成用于电解淀积时通电的导线。其中，布线层2可通过减成法、加成法、或者在其他可剥离的基体材料上形成布线，并将其转印在该绝缘性基体材料1上等方法形成。
接着，如图1的(2)所示，通过电解淀积方法在布线层2的外表面析出聚酰亚胺树脂、环氧树脂、或氟树脂那样的具有绝缘性的树脂膜，由此形成第一布线保护层3。
此时，为形成连接其他元件及基板等所使用的端子，可预先用干膜等非导电性的可除去的膜形成掩膜，并在电解淀积后除去，或者在电解淀积后用激光或等离子、活性离子蚀刻等那样的干式蚀刻或利用树脂蚀刻液进行的化学的湿式蚀刻来形成开口部。
接着，如图1的(3)所示，在用非电解镀敷等方法对绝缘性基体材料1上布线层2所在的面的整个面进行导电化处理之后，通过电解铜镀敷等方法比保护层3的上端更高地形成导体层4。此时，选择铜等可通过蚀刻等方法除去的金属作为导体层4。
然后，如图1的(4)所示，将导体层4研磨至第一布线保护层3的上端。进而如图1的(5)所示，用干膜等的可除去的并且在除去导体层4时不被侵蚀的掩膜件5只覆盖必要的导体部，通过除去导体层4的不必要的部分来形成第二布线层6。
最后，如图1的(6)所示，形成第二布线保护层7。当然，此时布线保护层7覆盖的范围不包括端子部的开口。通过这些工序就可以得到目标电路基板。
Claims (3)
1.一种电路布线的形成法，其特征在于，在绝缘性基体材料上形成第一布线层，在前述布线层间设置空隙地在前述第一布线层的外表面上形成第一布线保护层，从其上整个面地比前述第一布线保护层的上端更厚地形成导体层，进而在从前述导体层的上表面研磨整个面之后，除去不必要的部分来形成第二布线层。
2.如权利要求1所述的电路布线的形成法，其特征在于，在将前述研磨进行到前述第一布线保护层、并除去不必要的导体部分之后，形成前述第二布线保护层。
3.如权利要求1所述的电路布线的形成法，其特征在于，将前述研磨进行到前述第一布线层上端，在第一布线层或第二布线层上形成元件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200410074865 CN1744797B (zh) | 2004-08-30 | 2004-08-30 | 电路布线的形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200410074865 CN1744797B (zh) | 2004-08-30 | 2004-08-30 | 电路布线的形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1744797A CN1744797A (zh) | 2006-03-08 |
| CN1744797B true CN1744797B (zh) | 2010-06-16 |
Family
ID=36139924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200410074865 Expired - Fee Related CN1744797B (zh) | 2004-08-30 | 2004-08-30 | 电路布线的形成法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1744797B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1460398A (zh) * | 2001-03-28 | 2003-12-03 | 株式会社能洲 | 多层布线基板、多层布线基板制造方法、多层布线基板研磨机及制造布线基板的金属板 |
-
2004
- 2004-08-30 CN CN 200410074865 patent/CN1744797B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1460398A (zh) * | 2001-03-28 | 2003-12-03 | 株式会社能洲 | 多层布线基板、多层布线基板制造方法、多层布线基板研磨机及制造布线基板的金属板 |
Non-Patent Citations (2)
| Title |
|---|
| JP特开2002－246725A 2002.08.30 |
| JP特开2002－319755A 2002.10.31 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1744797A (zh) | 2006-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3220417B1 (en) | Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method | |
| US8373069B2 (en) | Electronic component mounting substrate and method for manufacturing electronic component mounting substrate | |
| US7293353B2 (en) | Method of fabricating rigid flexible printed circuit board | |
| TWI277372B (en) | Printed wiring board with controlled line impedance | |
| US20090288873A1 (en) | Wiring board and method of manufacturing the same | |
| US20170019989A1 (en) | Circuit board and manufacturing method of the same | |
| TWI703682B (zh) | 配線基板 | |
| TW201025529A (en) | Substrate structure and manufacturing method thereof | |
| CN101765341B (zh) | 激光辅助基板线路成型结构与方法 | |
| CN1744797B (zh) | 电路布线的形成法 | |
| JP2010087230A (ja) | 素子搭載用基板、半導体モジュール、携帯機器ならびに素子搭載用基板の製造方法 | |
| US20190350084A1 (en) | Printed circuit board structure and method of forming the same | |
| US11367682B2 (en) | Vias and gaps in semiconductor interconnects | |
| JP2022120066A (ja) | 配線構造体 | |
| US11582872B2 (en) | Circuit board | |
| JP4115342B2 (ja) | 回路配線の形成法 | |
| JP7133329B2 (ja) | 配線基板 | |
| TWI845178B (zh) | 電路板結構及其形成方法 | |
| US12082338B2 (en) | Printed wiring board | |
| KR20040111302A (ko) | 다층 헤비카파 인쇄회로기판 및 그 제조방법 | |
| US20090266587A1 (en) | Flexible printed circuit board and method of forming fine pitch therein | |
| KR101084776B1 (ko) | 전자소자 내장 기판 및 그 제조방법 | |
| JP5184578B2 (ja) | プリント配線基板 | |
| KR101131352B1 (ko) | 인쇄회로기판의 제조방법 | |
| US20110256671A1 (en) | Semiconductor memory module with reverse mounted chip resistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100616 Termination date: 20140830 |
|
| EXPY | Termination of patent right or utility model |