JPH01319996A - 薄膜多層配線基板の製造方法 - Google Patents

薄膜多層配線基板の製造方法

Info

Publication number
JPH01319996A
JPH01319996A JP63153003A JP15300388A JPH01319996A JP H01319996 A JPH01319996 A JP H01319996A JP 63153003 A JP63153003 A JP 63153003A JP 15300388 A JP15300388 A JP 15300388A JP H01319996 A JPH01319996 A JP H01319996A
Authority
JP
Japan
Prior art keywords
film
electrode
resistance
electrode film
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63153003A
Other languages
English (en)
Other versions
JPH069314B2 (ja
Inventor
Akira Murata
旻 村田
Saburo Kanai
三郎 金井
Kenichi Sugano
菅野 憲一
Minoru Tanaka
稔 田中
Mitsuru Usui
臼井 充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63153003A priority Critical patent/JPH069314B2/ja
Publication of JPH01319996A publication Critical patent/JPH01319996A/ja
Publication of JPH069314B2 publication Critical patent/JPH069314B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は薄膜多層配線基板の製造方法に係り。
特に、内層抵抗体とその接続に関連した製造方法°の改
良に関する。
〔従来の技術〕
薄膜多層配線基板の製造方法に関しては、内層抵抗体と
その接続が重要な技術的課題の一つである。
例えば特開昭60 136391号公報には、抵抗体形
状を環状とし、その中心を一方の電極とし、外周全体を
他方の電極とすることにより、抵抗体を基板内の任意の
位置に形成可能とする方法が記載されている。
また、薄膜多層配線基板の入出力端子は、基板裏面に形
成するため、抵抗体の電極は、抵抗体形成層より下層(
基板裏面側の層)の配線と接続されることになる。また
、配線の高密度実装を要求される薄膜多層配線基板は、
下層から一層ず゛つ形成していく逐次積層法とする必要
がある。
そこで、上記特開昭G O’13 G :391号公報
に記載されているように、抵抗体をスルホール導体によ
って下層配線と接続する必要がある。
〔発明が解決しようとする課題〕
、  しかし、特開昭Go−136391号公報に記載
されているように、スルホール導体形成後に電極膜と抵
抗膜を連続的に成膜し、それを加工する方法であると、
スルホール導体と電極膜との間の界面抵抗により接続抵
抗が大きくなり、またその影響により接続抵抗を含めた
抵抗値がばらつくという問題があった。
すなわち、スルホール導体は金属膜を加工して形成する
から、その上に抵抗膜および電極膜を生膜する前に、ス
ルホール導体の表面は大気にさらされ、酸化物などが生
じる。もし、スルホール導体と抵抗膜とが同種材質であ
れば、抵抗膜の成膜直前に短時間のエツチング処理を行
うなどの表面処理を行い、抵抗膜の成膜後に熱処理を施
すことによって、スルホール導体表面が大気にさらされ
ても、スルホール導体と抵抗膜との間の界面抵抗の発生
を防止できる。しかし、スルホール導体と抵抗膜は異種
材質であるから、このような方法によっては界面抵抗の
発生を防ぐことができなかった。
本発明の目的は、上記めような界面抵抗による内層抵抗
体の接続抵抗を大幅に減少させることができる、抵抗内
層WI膜多層配線基板の製造方法を提供することにある
〔課題を解決するための手段〕 上記目的は、絶縁層上に抵抗膜と第1電極膜を連続的に
成膜し、該抵抗膜および第1電極膜を部分的に除去して
該絶縁層にスルホールを形成したのち該第1?!を極膜
と同種材質の第2電極膜を成膜することにより達成され
る。
(作 用〕 抵抗膜と第1電極膜とは同種材質ではないが。
連続成膜であって抵抗膜の表面が第1電極膜の成膜前に
大気にさらされないため、抵抗膜と第1電極膜との間に
界面抵抗は生成しないか、生じても極めて小さな値とす
ることができる。
抵抗体の電極とNもにスルホール導体となる第2電極膜
の成膜前に、第1電極膜の表面は大気にさらされるが、
両方の電極膜は同種材質であるため、第2i1E極膜の
成膜の直前に第1電極膜の表面処理を行い、第2電極膜
の成膜後に熱処理を行うことにより、電極膜間の界間抵
抗の発生を防ぐことができる。
かくして、抵抗膜によって形成される抵抗体とスルホー
ル導体との間の接続抵抗を著しく小さくすることができ
る。
〔発明の実施例〕
以下、本発明の一実施例を第1図、第2図および第3図
を用いて説明する。
第1図は薄膜多層配線基板の抵抗層の一部を示す概略平
面図である。第2図は第1図のA−A″線の概略断面図
であり、抵抗体およびその接続部の構造を示している。
第3図は、第1図および第2図に示した構造を得るまで
の各工程を説明するための概略断面図である。以下、工
程に従って製造方法および抵抗体とその接続構造につい
て説明する。
薄膜多層配線基板10は第3図(a)に示すような状態
まで工程が進んだものとし、その後の工程について順次
説明する。なお、第3図(a)において、20はアルミ
ニウム膜からなる配線である。
この薄膜多層配線基板10の上に、ポリイミドワニス、
例えば日立化成工業(株)製のピー・アイ・キュー(P
 I Q)を回転塗布して硬化させることにより、第3
図(b)に示すように絶縁層30を形成する。
次に第3図(b)に示すように、絶縁層30の上に、ク
ロム−シリコン系の抵抗膜4と、アルミニウムの電極膜
51をスパッタリングによって連続的に成膜する。
前述のように、連続成膜による抵抗膜4と電極膜51と
の間の界面抵抗は、無視できる程度まで小さくすること
ができる。
次に、下層の配線20との接続用スルホールを形成する
部分の抵抗膜4および電極膜51を、通常のホトエツチ
ング工程によって除去し、第3図(c)に示す状態にす
る。なお、抵抗膜4と電極膜51は材質が異なるから、
当然のことながら、まず電極膜51の材質用のエツチン
グ液を用いてレジス1〜マスクを介して電極膜51の選
択エツチングを行い1次に抵抗膜4の材質用のエツチン
グを用い、抵抗膜4の選択エツチングを行うことになる
次に通常のホトエツチング工程により、抵抗膜4および
電極膜51の開口部に対応した部分の絶縁層30をエツ
チングし、第3図(d)に示すように下層の配IJA2
0に達するスルホール6o、61を形成する。
次にスルファミン酸溶液を用い、電極膜51の表面と、
スルホール60,61内の配線20の表面処理を行って
から、第3図(e)に示すように、アルミニウムの電極
膜52をスパッタリングにより成膜し、熱処理する。な
お、電極膜52は抵抗体電極だけでなく、スルホール導
体も兼ねるが、上記表面処理と熱処理により、電極膜5
2と下層の電極膜51との間および配線20との間の界
面抵抗は極めて小さくなる。
次に、通常のホ1−エッチング工程により、スルホール
60を中心に電極膜51.52を環状に除去し、熱処理
を行う。この状態が第3図(f)であり、第1図及び第
2図に示すような構造が得られる。なお、必要ならば、
さらに通常の薄膜工程によって絶縁層と配線層を所定層
数だけ形成することにより、最終的構造を得る。
こ\までの説明から明らかなように、金属膜51.52
を除去して露出させた、抵抗膜4のスルホール60を中
心とした環状の部分4aが抵抗体として働く。そして、
この抵抗体4aは、中心部において電極膜51とスルホ
ール導体(60)を兼ねる電極膜52を介して下層の配
線20と接続され、また周辺部において電極膜51およ
びスルホール導体(6”l)を兼ねる電極膜52によっ
て下層の別の配線20と接続される。
こ−で、上述のように電極膜51と抵抗膜4との間の界
面抵抗、電極膜51.52間の界面抵抗、および電極膜
52と配線20との間の界面抵抗は極めて小さくできる
から、抵抗体4aの接続抵抗は従来よりも大幅に減る0
例えば接続抵抗を10mΩ程度まで減らすことができる
なお、実施例で示した円環形状の抵抗体は、その配置上
の利点があるが、抵抗体の形状はこれに限定されるもの
ではない。
また、抵抗膜と上下の電極膜の材質も必要に応じ変更し
てよい、たりし、界面抵抗を減らすために上下の電極膜
、それと接続する下層配線を同種材質にする。 − 〔発明の効果〕 以上の説明から明らかなように、本発明によれば、内層
抵抗体の接続抵抗を大幅に減らして界面抵抗による影響
を受けに<>シた薄膜多層配線基板を実現することがで
きる。
【図面の簡単な説明】
第1図は本発明の一実施例に係る薄膜多層配線基板の抵
抗層の一部を示す概略平面図、第2図は第1図のA−A
’線の概略断面図、第3図は第1図および第2図に示し
た構造を得るまでの各工程を説明するための概略断面図
である。 4・・・抵抗膜、  4a・・・抵抗体、 20・・・
配線、30・・・絶縁層、 51.52・・・電極膜、
60、61・・・スルホール。 端1図 第  2  図 30 : *H44: aJN4に 51.52 :  tj’ hL          
 60,6’l = スtt * −1し第  3  
図 (α) 第 3 図(し) 第  3  図 (C) 第  3  図 (d) 第  3  図 (CL) 第  3  図 (1)

Claims (1)

    【特許請求の範囲】
  1. (1)絶縁層上に抵抗膜と第1電極膜を連続的に成膜し
    、該抵抗膜および第1電極膜を部分的に除去して該絶縁
    層にスルホールを形成したのち該第1電極膜と同種材質
    の第2電極膜を成膜することを特徴とする薄膜多層配線
    基板の製造方法。
JP63153003A 1988-06-21 1988-06-21 薄膜多層配線基板の製造方法 Expired - Lifetime JPH069314B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63153003A JPH069314B2 (ja) 1988-06-21 1988-06-21 薄膜多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63153003A JPH069314B2 (ja) 1988-06-21 1988-06-21 薄膜多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPH01319996A true JPH01319996A (ja) 1989-12-26
JPH069314B2 JPH069314B2 (ja) 1994-02-02

Family

ID=15552823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63153003A Expired - Lifetime JPH069314B2 (ja) 1988-06-21 1988-06-21 薄膜多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPH069314B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677664A (ja) * 1992-08-27 1994-03-18 Hitachi Ltd 多層配線基板に内装した薄膜抵抗素子およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677664A (ja) * 1992-08-27 1994-03-18 Hitachi Ltd 多層配線基板に内装した薄膜抵抗素子およびその製造方法

Also Published As

Publication number Publication date
JPH069314B2 (ja) 1994-02-02

Similar Documents

Publication Publication Date Title
JP2688446B2 (ja) 多層配線基板およびその製造方法
JPH0964493A (ja) 回路基板の配線構造及びその形成法
JPH01319996A (ja) 薄膜多層配線基板の製造方法
JPH07131155A (ja) 多層配線基板の製造方法及び多層配線基板
JPS617649A (ja) 回路板の形成方法
JPH05259615A (ja) 回路導体の形成方法
JPS63314887A (ja) プリント配線板
JPH06283644A (ja) 半導体装置用部品のめっき方法
JPH04237911A (ja) 薄膜多層構造の製造方法
JPH02312235A (ja) 半導体装置の製造方法
JPS6146973B2 (ja)
JPH11204935A (ja) 導体回路パターンの形成方法
JPH05259616A (ja) 回路導体の形成方法
JPH06140215A (ja) 薄膜抵抗体とそれを内蔵した多層回路基板の製造方法
JPS6075596A (ja) 部分めつき方法
JPS60192348A (ja) 半導体集積回路の多層配線の形成方法
JPH0766551A (ja) 薄膜多層配線基板の製造方法
JPS6195554A (ja) マイクロ波モノリシック回路及びその製造方法
JPS63199487A (ja) 配線基板の製造方法
JPH01290284A (ja) 薄膜抵抗体
JPH0685073A (ja) 薄膜多層回路の製造方法
JPS6370598A (ja) 層間絶縁膜の形成方法
JPH0774467A (ja) プリント配線基板の製造方法
JPH06163814A (ja) 薄膜抵抗体の形成方法
JPS62117342A (ja) 多層配線構造の形成方法