JPH0685073A - 薄膜多層回路の製造方法 - Google Patents

薄膜多層回路の製造方法

Info

Publication number
JPH0685073A
JPH0685073A JP23802092A JP23802092A JPH0685073A JP H0685073 A JPH0685073 A JP H0685073A JP 23802092 A JP23802092 A JP 23802092A JP 23802092 A JP23802092 A JP 23802092A JP H0685073 A JPH0685073 A JP H0685073A
Authority
JP
Japan
Prior art keywords
layer
polyimide resin
thin film
insulating layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23802092A
Other languages
English (en)
Inventor
Eiji Matsuzaki
永二 松崎
Akira Yabushita
明 薮下
Seiji Ikeda
省二 池田
Haruhiko Matsuyama
治彦 松山
Yasunori Narizuka
康則 成塚
Akihiro Kenmochi
秋広 釼持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23802092A priority Critical patent/JPH0685073A/ja
Publication of JPH0685073A publication Critical patent/JPH0685073A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 (修正有) 【目的】層間絶縁層に用いたポリイミド樹脂に対するダ
メージを低く抑えながら、スルーホール抵抗を低減でき
る薄膜多層回路の製造方法を提供する。 【構成】プラズマに対するポリイミド樹脂の保護層4を
設けてから逆スパッタリングや酸素プラズマ処理を行
い、ポリイミド樹脂のスルーホール6開口部に露出した
下層配線層2を清浄にしてから、上層配線層5を設け
る。 【効果】ポリイミド樹脂上に設けた保護層がポリイミド
樹脂をプラズマやイオン衝撃から保護するのでポリイミ
ド樹脂に大きなダメージを与えずにスルーホール抵抗を
低くでき、ポリイミド樹脂を層間絶縁層とした薄膜多層
回路の製造方法を提供できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用範囲】本発明は少なくとも1層の層間絶
縁層としてポリイミド樹脂を用いた薄膜多層回路の製造
方法に係わり、特に、ポリイミド樹脂からなる層間絶縁
層の上層と下層に存在する導電層パターンをポリイミド
樹脂からなる前記層間絶縁層内に設けた開口部を介して
接続する導体層パターンの製造方法に関する。
【0002】
【従来の技術】近年の計算機や通信機器の分野では高速
化・高集積化の要求が高まり、超高速の集積回路チップ
を直接搭載させるための多層配線基板の開発が進められ
ている。この多層回路基板にはセラミック基板上に多層
に導体パターンを高密度で設けた薄膜多層回路が形成さ
れることが多くなっている。誘電率が低く平坦化効果が
大きいことから、ポリイミド樹脂が薄膜多層回路の層間
絶縁層として適用されることが多い。さらに、多層配線
形成工程の短縮,簡略化が期待される感光性ポリイミド
樹脂も適用されるようになっている。
【0003】ポリイミド樹脂(あるいは感光性ポリイミ
ド樹脂)を層間絶縁層とした上記薄膜多層回路では、ポ
リイミド樹脂とその上に形成する薄膜層の密着力が低く
なったり、ポリイミド樹脂中に設けたスルーホール配線
のスルーホール抵抗が高くなるなどの問題が発生しやす
い。これらの問題を解決するため、ポリイミド樹脂上に
配線層を形成する前に逆スパッタリングや酸素プラズマ
処理を行っている。これらについては、特開昭64−4
2152や特開平2−54993などに記載されてい
る。
【0004】
【発明が解決しようとする課題】しかし上記薄膜回路の
製造方法では、逆スパッタリングや酸素プラズマ処理を
施した場合のポリイミド樹脂のダメージや膜減り、ポリ
イミド樹脂中のスルーホール開口部に露出した下層配線
の酸化については配慮されていない。そのため、ポリイ
ミド樹脂と配線層の密着力低下やスルーホール抵抗増加
の原因となり、逆スパッタリングや酸素プラズマ処理の
効果が得られないことがある。特に、スルーホール抵抗
を低減するために逆スパッタリングを強い条件で行う
と、ポリイミド樹脂上に設けた配線層の膜剥離や逆スパ
ッタリングに用いた不活性ガスの吸蔵に起因した膜膨れ
の原因となる。
【0005】本発明の目的は、層間絶縁層に用いたポリ
イミド樹脂に対するダメージを低く抑えながら、スルー
ホール抵抗を低減できる薄膜多層回路の製造方法を提供
することにある。
【0006】
【課題を解決するための手段】上記目的は、プラズマに
対するポリイミド樹脂の保護層を設けてから逆スパッタ
リングや酸素プラズマ処理を行い、ポリイミド樹脂のス
ルーホール開口部に露出した下層配線層の清浄化を図る
ことによって達成される。
【0007】
【作用】ポリイミド樹脂上に設けた保護層は、ポリイミ
ド樹脂がプラズマにさらされること防止し、また、イオ
ン衝撃からポリイミド樹脂を保護する。そのため、ポリ
イミド樹脂のダメージ(たとえば炭化や不活性ガスの打
ち込み)がなくなり、これに起因したポリイミド樹脂上
に設けた薄膜層の密着力低下や膜膨れは発生しなくな
る。また、ポリイミド樹脂のスルーホール開口部に露出
した下層配線層ではプラズマ処理やイオン衝撃により、
清浄な面が露出する。この露出した清浄な面上に上層配
線に用いる薄膜層を形成することにより、スルーホール
抵抗の低いスルーホール配線を得ることができる。
【0008】
【実施例】
実施例1 本発明の第1の実施例を図1〜図3により説明する。1
は薄膜多層回路の一部に設けられた層間絶縁層(第1絶
縁層と呼ぶことにする)を、2は第1絶縁層上に設けら
れた配線層(第1配線層と呼ぶことにする)を、3はポ
リイミド樹脂からなる層間絶縁層(有機膜絶縁層と呼ぶ
ことにする)を、4は有機膜絶縁層3をプラズマから保
護するための対プラズマ保護層を、5は有機膜絶縁層3
上に設けられた配線層(第2配線層と呼ぶことにする)
を、6は有機膜絶縁層3の中に設けられたスルーホール
を、10の矢印はプラズマを示す。以下、本発明の特徴
が現れる、第1配線層2と第2配線層5を有機膜絶縁層
3中に設けたスルーホール6を介して接続するスルーホ
ール配線の製造方法を図1に従って説明する。
【0009】(A) 第1絶縁層1をすでに形成した薄
膜多層回路基板上に、通常のスパッタリング法等の手法
を用いてアルミニウム(Al)の導電性薄膜を成膜す
る。次いで,周知のフォトエッチング法を用いて所定の
パターン形状に加工し、第1配線層2を形成する。この
第1配線層2は、第1絶縁層1中に設けたスルーホール
を介して第1絶縁層1より下層に存在する配線層と接続
される。
【0010】(B) 液状のポリイミド樹脂を薄膜多層
回路基板に回転塗布し、所定のベーキングを行って全面
にポリイミド樹脂を被着する。次いで、周知のフォトリ
ソグラフィーとエッチングにより所定のスルーホール6
を設け、有機膜絶縁層3を形成する。この場合、ポリイ
ミド樹脂の代わりに感光性ポリイミド樹脂を用い、フォ
トリソグラフィー工程のみでスルーホールパターン6を
設けて有機膜絶縁層3を形成しても良い。
【0011】(C) スパッタリング法等によりクロム
(Cr)等の薄膜を薄膜多層回路基板上に成膜する。周
知のフォトエッチング法によりCr膜を所定のパターン
形状に加工し、対プラズマ保護層4を形成する。保護層
4に用いたCr膜の成膜する前にポリイミド樹脂の表面
に対して酸素プラズマ処理を施しても差支えない。次い
で、第2配線層5に用いるA〓等の導電性薄膜を成膜す
るための成膜装置にセットし、アルゴン(Ar)等の不
活性ガスプラズマ10を用いて逆スパッタリングを行
う。必要に応じて、酸素ガスプラズマを用いても良い。
【0012】(D) スパッタリング法等によりAl等
の導電性薄膜を薄膜多層回路基板上に成膜する。次い
で、周知のフォトエッチング法を用いてAl膜を所定の
パターン形状に加工し、第2配線層5を形成する。これ
により、有機膜絶縁層3に設けたスルーホール6を介し
て第1配線層と第2配線層が接続される。保護層4に用
いたCr膜のエッチングを行い、表面に露出しているC
r膜を除去する。
【0013】以上が図1に示した本発明を適用した薄膜
多層回路の製造方法の概略である。本発明の特徴は
(C)において対プラズマ保護層4を設けて逆スパッタ
リングを行った点にある。本実施例では対プラズマ保護
層4としてCr膜を用いているが、Cr膜に限定される
ものではなく電気的導電材料や絶縁材料を目的に合わせ
て選択すれば良い。また本実施例では、対プラズマ保護
層4に用いたCr膜を第2配線層5の下で残存させてい
る。しかし、酸化シリコンや窒化シリコンなどの絶縁材
料を保護層4に用いた場合には、第2配線層5の形成後
に保護層4を除去する必要はなく、図2の(2a)のよ
うに有機膜絶縁層3上に残しても良い。また図2の(2
b)に示したように、逆スパッタエッチング等のプラズ
マ処理を施した後に保護層4を除去し、その上に第2配
線層5を形成しても差支えない。ただしこの場合、第1
配線層2と第2配線層5の間のスルーホール抵抗が大き
くならないことが条件となる。
【0014】本発明の効果を見るため、第2配線層5の
パターン寸法精度と有機膜絶縁層3との密着力を対プラ
ズマ保護層4を設けずに逆スパッタエッチングを行う従
来の製造方法で作製した場合と比較した。その結果を図
3に示す。(A)は第2配線層5のパターン寸法精度に
関する結果であり、(B)は第2配線層5と有機膜絶縁
層3の密着力に関する結果である。明らかに、本発明を
適用することにより、第2配線層5のパターン寸法のフ
ォトレジストパターン寸法からの変化量が少なくなり、
第2配線層5と有機膜絶縁層3の密着力が改善されたこ
とがわかる。そして、本発明を適用した場合と従来の製
造方法で作製した場合のスルーホール抵抗はほぼ同等で
あった。本発明のこれらの効果は、対プラズマ保護層4
を設けて逆スパッタエッチングを行い、第2配線層5を
設けたことによって得られている。
【0015】実施例2 本発明の第2の実施例を図4により説明する。以下、本
発明の特徴が現れる、第1配線層2と第2配線層5を有
機膜絶縁層3中に設けたスルーホール6を介して接続す
るスルーホール配線の製造方法を図に従って説明する。
【0016】(A) 第1絶縁層1をすでに形成した薄
膜多層回路基板上に、通常のスパッタリング法等の手法
を用いてアルミニウム(Al)等の導電性薄膜を成膜す
る。次いで、周知のフォトエッチング法を用いて所定の
パターン形状に加工し、第1配線層2を形成する。この
第1配線層2は、第1絶縁層1中に設けたスルーホール
を介して第1絶縁層1より下層に存在する配線層と接続
される。
【0017】(B) 液状のポリイミド樹脂を薄膜多層
回路基板に回転塗布し、所定のベーキングを行って全面
にポリイミド樹脂を被着する。次いで、周知のフォトリ
ソグラフィーとエッチングにより所定のスルーホール6
を設け、有機膜絶縁層3を形成する。この場合、ポリイ
ミド樹脂の代わりに感光性ポリイミド樹脂を用い、フォ
トリソグラフィー工程のみでスルーホールパターン6を
設けて有機膜絶縁層3を形成しても良い。
【0018】(C) スパッタリング法等によりクロム
(Cr)等の薄膜を薄膜多層回路基板上に成膜する。周
知のフォトエッチング法によりCr膜を所定のパターン
形状に加工し、対プラズマ保護層4を形成する。保護層
4に用いたCr膜の成膜する前にポリイミド樹脂の表面
に対して酸素プラズマ処理を施しても差支えない。次い
で、第2配線層5に用いる導電性薄膜を成膜するための
成膜装置にセットし、Ar等の不活性ガスプラズマ10
を用いて逆スパッタリングを行う。必要に応じて、酸素
ガスプラズマを用いても良い。
【0019】(D) Cr膜5aと銅(Cu)膜5b,
Cr膜5cをスパッタリング法等により薄膜多層回路基
板上に順次成膜する。次いで、周知のフォトエッチング
法を用いて、Cr膜5cとCu膜5b,Cr膜5a,C
r膜からなる保護層4を所定のパターン形状に順次加工
し、第2配線層5を形成する。これにより、有機膜絶縁
層3に設けたスルーホール6を介して第1配線層と第2
配線層が接続される。
【0020】以上が図4に示した本発明を適用した薄膜
多層回路の製造方法の概略である。本発明の特徴は
(C)において対プラズマ保護層4を設けて逆スパッタ
リングを行った点にある。本実施例では、第2配線層5
の最下層を構成する薄膜層5aと対プラズマ保護層4が
同一の材料Cr膜であるため、第2配線層5の加工工程
で保護層4もエッチングされ、表面に露出しているCr
膜は除去される。従って、第1の実施例に比較して、保
護層パターン4と第2配線層5の間の密着力は高まり、
かつ、工程数を削減できることになる。言うまでもな
く、本実施例においても、実施例1と同じ効果が得られ
る。
【0021】実施例3 本発明の第3の実施例を図5により説明する。以下、本
発明の特徴が現れる、第1配線層2と第2配線層5を有
機膜絶縁層3中に設けたスルーホール6を介して接続す
るスルーホール配線の製造方法を図5に従って説明す
る。
【0022】(A) 第1絶縁層1をすでに形成した薄
膜多層回路基板上に、通常のスパッタリング法等の手法
を用いてA〓等の導電性薄膜を成膜する。次いで、周知
のフォトエッチング法を用いて所定のパターン形状に加
工し、第1配線層2を形成する。この第1配線層2は、
第1絶縁層1中に設けたスルーホールを介して第1絶縁
層1より下層に存在する配線層と接続される。
【0023】(B) 液状のポリイミド樹脂を薄膜多層
回路基板に回転塗布し、所定のベーキングを行って全面
にポリイミド樹脂3を被着する。次いで、対プラズマ保
護層4に用いるCr膜をスパッタリング法等により成膜
する。この場合、酸素プラズマ処理を施してからCr膜
を成膜しても差支えない。
【0024】(C) 周知のフォトエッチング法により
Cr膜を所定のパターン形状に加工し、対プラズマ保護
層パターン4を形成する。次いで、ポリイミド樹脂3を
エッチングし、スルーホールパターン6を開口する。更
に、第2配線層5に用いるAl等の導電性薄膜を成膜す
るための成膜装置にセットし、Ar等の不活性ガスプラ
ズマ10を用いて逆スパッタリングを行う。必要に応じ
て、酸素ガスプラズマを用いても良い。
【0025】(D) スパッタリング法等によりAl等
の導電性薄膜を薄膜多層回路基板上に成膜する。次い
で、周知のフォトエッチング法を用いてAl膜を所定の
パターン形状に加工し、第2配線層5を形成する。これ
により、有機膜絶縁層3に設けたスルーホール6を介し
て第1配線層と第2配線層が接続される。保護層4に用
いたCr膜のエッチングを行い、表面に露出しているC
r膜を除去する。
【0026】以上が図5に示した本発明を適用した薄膜
多層回路の製造方法の概略である。本発明の特徴は
(C)において対プラズマ保護層4を設けて逆スパッタ
リングを行った点にある。本実施例は、有機膜絶縁層3
にスルーホール6を形成する前に対プラズマ保護層4に
用いるCr膜を成膜した点で第1の実施例と異なる。本
実施例の場合にも第1の実施例の場合と同じ効果を得る
ことができる。
【0027】
【発明の効果】本発明によれば、プラズマ処理や逆スパ
ッタリングにおいて、ポリイミド樹脂上に設けた保護層
がポリイミド樹脂をプラズマやイオン衝撃から保護する
のでポリイミド樹脂に大きなダメージを与えずにスルー
ホール抵抗を低くでき、ポリイミド樹脂を層間絶縁層と
した薄膜多層回路の製造方法を提供できる効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す工程図である。
【図2】本発明を適用して作製した薄膜多層回路の一部
を示す断面図である。
【図3】本発明の効果を示すグラフである。
【図4】本発明の第2の実施例を示す工程図である。
【図5】本発明の第3の実施例を示す工程図である。
【符号の説明】
1…第1絶縁層、2…第1配線層、3…有機膜絶縁層、
4…対プラズマ保護層、5…第2配線層、5a・5b・
5c…第2配線層5を構成する薄膜層、6…有機膜絶縁
層3に設けたスルーホール、10…プラズマ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松山 治彦 横浜市戸塚区吉田町292番地株式会社日立 製作所生産技術研究所内 (72)発明者 成塚 康則 横浜市戸塚区吉田町292番地株式会社日立 製作所生産技術研究所内 (72)発明者 釼持 秋広 神奈川県秦野市堀山下1番地株式会社日立 製作所神奈川工場内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】少なくとも1層のポリイミド樹脂からなる
    層間絶縁層を有する薄膜多層回路の製造方法において、
    前記ポリイミド膜からなる層間絶縁層に開口部(スルー
    ホール)を設ける工程(A工程)、前記ポリイミド樹脂
    からなる層間絶縁層に対する保護層を設ける工程(B工
    程)、不活性気体または酸素を用いてプラズマ処理を施
    す工程(C工程)、前記ポリイミド樹脂からなる層間絶
    縁層に設けた開口部(スルホール)に前記ポリイミド樹
    脂からなる層間絶縁層の下層と上層に存在する導電材料
    からなる薄膜パターンを接続する導体層パターンを設け
    る工程(D工程)を含み、かつ、前記C工程を前記B工
    程の後工程として設けるとともに前記C工程を前記D工
    程の前工程として設けることを特徴とする薄膜多層回路
    の製造方法。
  2. 【請求項2】請求項1に記載した薄膜多層回路の製造方
    法において、前記B工程を前記A工程の後工程として設
    けたことを特徴とする薄膜多層回路の製造方法。
  3. 【請求項3】請求項1に記載した薄膜多層回路の製造方
    法において、前記A工程を前記B工程の後工程として設
    けたことを特徴とする薄膜多層回路の製造方法。
  4. 【請求項4】請求項1乃至請求項3のいずれか1項に記
    載した薄膜多層回路の製造方法において、前記B工程で
    設けた保護層からなる薄膜パターンを薄膜多層回路の中
    に残存させることを特徴とした薄膜多層回路の製造方
    法。
JP23802092A 1992-09-07 1992-09-07 薄膜多層回路の製造方法 Pending JPH0685073A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23802092A JPH0685073A (ja) 1992-09-07 1992-09-07 薄膜多層回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23802092A JPH0685073A (ja) 1992-09-07 1992-09-07 薄膜多層回路の製造方法

Publications (1)

Publication Number Publication Date
JPH0685073A true JPH0685073A (ja) 1994-03-25

Family

ID=17023970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23802092A Pending JPH0685073A (ja) 1992-09-07 1992-09-07 薄膜多層回路の製造方法

Country Status (1)

Country Link
JP (1) JPH0685073A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015111579A (ja) * 2008-03-25 2015-06-18 味の素株式会社 絶縁樹脂シート及び該絶縁樹脂シートを用いた多層プリント配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015111579A (ja) * 2008-03-25 2015-06-18 味の素株式会社 絶縁樹脂シート及び該絶縁樹脂シートを用いた多層プリント配線板の製造方法

Similar Documents

Publication Publication Date Title
US6426268B1 (en) Thin film resistor fabrication method
CA1079683A (en) Forming feedthrough connections for multilevel interconnection metallurgy systems
JP3139781B2 (ja) 半導体装置およびその製造方法
EP0652590B1 (en) Method of fabricating a semiconductor device with a bump electrode
JPH07307385A (ja) 半導体素子の多層金属配線の形成方法
JPH07120647B2 (ja) 基板上に配線を形成する方法およびリフトオフ膜
CA1120611A (en) Forming interconnections for multilevel interconnection metallurgy systems
US4717449A (en) Dielectric barrier material
JPH02321A (ja) アパーチュア形成方法
KR940003566B1 (ko) 반도체 장치의 다층배선의 형성방법
JPH0685073A (ja) 薄膜多層回路の製造方法
JPH05198948A (ja) 厚膜と薄膜の混成多層回路基板
KR100380150B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP3588193B2 (ja) 半導体装置およびその製造方法
JP2991388B2 (ja) 半導体装置の製造方法
JPH08316633A (ja) 薄膜多層配線基板の製造方法
KR100450845B1 (ko) 반도체 소자 제조 방법
JPH05308182A (ja) 膜回路基板の製造方法
JP3221471B2 (ja) リードフレームの製造方法
JPH07283544A (ja) 配線構造体とその製造法
JPH04320049A (ja) 多層配線構造体およびその製造方法
KR0169761B1 (ko) 반도체 소자의 금속배선 형성방법
KR100390832B1 (ko) 반도체소자제조공정에서의폴리머제거방법
US5599737A (en) Conductive runner fabrication
WO1988005990A1 (en) Cladding of substrates with thick metal circuit patterns